封面故事

車輛發展超過百年，近來正逐漸由機械為主的架構轉向電氣化架構，1918年汽車首次導入蓄電池，隨著起動機的誕生，1920年蓄電池獲得了廣泛應用，當時蓄電池的電壓等級是6V，並且正極接地。由於內燃機排氣量持續增加以及高壓縮比內燃機的出現，1950年電壓等級開始向12V進化，直到現在，12V電壓系統已經使用超過60年。 1988年，美國SAE(Society of Automotive Engineers)曾提議把標準電壓提高至42V，由於當時的技術水平，以及電氣零組件替換的高昂費用，此方向未獲得車商廣泛支持。2011年，Audi、BMW、Daimler、Porsche、Volkswagen等歐系車廠聯合推出48V系統，以滿足日益成長的車載電子負載需求，更重要的是為了滿足2020年嚴格的排放法規，並在隨後發布了48V系統規範LV148。 48V系統可以應用在所有包括內燃機(Internal Combustion Engine, ICE)車、油電混合車與電動車，因為車輛電控系統越來越多，電源管理的需求提升，以基本電學公式來看，在功率不變的狀況下，電壓提升為12Ｖ的四倍，電流就會降低為1/4，電流變小整個傳輸電路安全性也因此提高，而損耗降低，傳輸產生的廢熱也變小。藉由將車電系統的電壓提高，汽車製造商得以在電力系統足以負擔的情況下將許多傳統的機械、液壓系統轉換為電子式的系統，藉此減少引擎負擔、改善排放。另一方面，48V車電系統也能夠驅動過去12V車電系統無法支援的大功率電動馬達，打造微型油電形式的混合動力系統。 48V車用電源效率大幅提高 48V相對於12V，優勢除了更大的電壓能實現更多功能之外，成本僅是高壓混合動力系統的1/3，能夠利用電氣化降低排放，卻能達到其2/3的節能效果，使整車燃油經濟性提高10%~18%。省油效果相對明顯，對現有整車結構改變不大，不會大幅度更改車輛設計或者增加重量，是一種車廠最容易上手、用戶接受度最高的混合動力方案。 整體而言，現今汽車供電有多項趨勢，Vicor應用工程師張仁程(圖1)指出，高輸入範圍與電壓、高輸出功率、高效率、高能量密度(High Power Density)、小體積、低能量/重量比(Power to Weight)、散熱效率(Thermal Dissipation)、遠端管理(Telemetry)、低雜訊等都是發展重點。以750W的供電實例而言，12V系統電流達63A，傳輸使用2AWG電源線，每公尺重量約273公克，3公尺線路損耗約13.6W；而48V系統電流降到16A，使用12AWG電源線，每公尺線路重量僅27公克，3公尺線路損耗8.6W，重量剩下1/10，損耗降低37%。 圖1　Vicor應用工程師張仁程 車輛電源48V系統的技術重點在提升電壓轉換效率。 雖然48V系統在傳輸與應用上有諸多優勢，但在技術上卻帶來許多設計挑戰，張仁程表示，過去12V要轉換到更小的系統應用，通常是降到5V，但是48V降壓到5V，降壓的幅度更大，就降壓效率來看損失必定更大，也就需要透過架構的調整盡量縮小轉換損失(Switching Loss)，因此這些技術就成為接下來新興電源設計的發展重點。 新興ZVS與SAC架構設計將成明日之星 電源轉換效率其實是錙銖必較的領域，對於數位技術來說，每個不同的產品世代效能提升兩倍是家常便飯，但是在類比電源世界，1%的電源轉換效能提升就是一個新世代產品了。目前一般的電壓轉換IC效率大概97%~98%，努力的目標是提升轉換效率到99%，甚至零耗損轉換，升壓轉換又比降壓轉換困難，要做到雙向升降壓都具備高效率更是一大挑戰。 零電壓切換(Zero-Voltage Switching, ZVS)是一種將電流引導到開關中以在開關打開之前均衡任一側電壓的技術，張仁程進一步說明，這有助於減少切換損耗，使切換頻率提高四倍或更多，並縮小元件尺寸，減少大幅壓降的耗損。ZVS利用箝位開關和電路諧振，通過柔性切換有效地操作高端和同步MOSFET，避免了其在常規PWM操作和定時期間產生的損耗。 另一種正弦振幅轉換器拓撲(Sine Amplitude Converter, SAC)是一個處於BCM模組核心位置的動態、高效能引擎。基於變壓器的串聯諧振拓撲結構，在等於初級側儲能電路諧振頻率的固定頻率下工作。初級側的開關FET鎖定為初級的自然諧振頻率，在零交叉點開關，可消除開關中的功耗，提高效率，顯著減少高階雜訊諧波的產生。初級諧振迴路是純正弦曲線，可減少諧波內容，提供更乾淨的輸出雜訊頻譜。由於SAC的高工作頻率，可使用較小的變壓器來提高功率密度和效率。 採用SAC的架構因為雜訊少，張仁程提到，該架構也具有容易濾波、減少EMI、容許使用最高規格的零件、沒有開關損耗、低峰值/平均電流或電壓比例、可以進行雙向傳輸、快速瞬變響應、純電阻及低阻抗輸出、沒有能量儲存等優點。 電源晶片與處理器整合設計為趨勢 另外在電路模組的設計上，就算電源管理晶片本身的效率極佳，在系統設計上也可能因為線路的耗損導致效率降低，這俗稱為「最後一吋(Last Inch)」問題，為了解決類似問題，張仁程解釋，整合電源管理晶片的Power on Package設計越來越受重視，可以縮減90%的pin腳，不過這類設計需要與晶片電路設計整合，加上半導體封裝廠商的專業協助，同時考量電源晶片與處理器晶片互相干擾的問題，預計還要二~三年發展時間。 已經被提出的Power on Package架構有橫向(Lateral Power...

甫於9月中落幕的德國法蘭克福車展，電動車成了最大亮點，各大車廠紛紛秀出新的概念車款，展現全面邁向電動化發展的決心。 與此同時，全球節能規範也不斷提高。歐盟計畫自2020年起推行新的法規，以確保溫室氣體排放能進一步降低。 根據歐洲環境署(The European Environment Agency, EEA)的統計資料顯示，在歐洲，94%的交通工具溫室氣體排放是來自道路交通工具，而其中73%是來自乘用車和輕型商用車(Van)，27%來自卡車、巴士和貨車。 也因此，今年4月，歐盟議會和理事會通過了EU 2019/631號新法規，規定了2020年後歐盟新乘用車和輕型商用車的二氧化碳(CO2)排放新標準，以確保從2030年起，新乘用車和輕型商用車的二氧化碳平均排放量，與2021年水平相比，分別減少37.5%和31%。新的法規將於2020年1月1日開始實施，將取代現行的法規標準。 在降低二氧化碳排放量的法規日趨嚴格下，汽車電氣化與電動化的發展已是不可逆的產業趨勢，再加上車聯網、自駕車等新風潮降臨，汽車內含的電子系統數量正快速增加，包括先進駕駛輔助系統(ADAS)、各式電動車(xEV)的發展，將為半導體元件帶來可觀的市場商機；其中，攸關汽車節能與電動車續航力表現的功率半導體，更是一大成長焦點。 市場研究機構分析，一輛汽油車平均內含的半導體元件金額約330美元，而電動車約高達750美元，其中絕大多數都是用在功率元件，特別是主逆變器、車載充電器(On-board Charger)和DC-DC Converter。隨著電子產品和電動車增加，對於利用精密電力電子解決方案降低電力損耗、系統重量，以及整體擁有成本的需求，也將隨之上升，因而吸引各式功率半導體業者積極展開搶攻。 目前車用功率半導體，主要以矽基技術的MOSFET、IGBT為主，因為技術、製造、供應鏈都已非常成熟。不過，為了達到更高的節能效益與性價比，相關半導體業者也已加緊投入新的寬能隙(Wideband Gap)半導體技術，包括碳化矽(SiC)與氮化鎵(GaN)皆有不少廠商投入，其中也不乏台灣業者。 在功率半導體市場，英飛凌可說是全球龍頭，從MOSFET、IGBT到新興的SiC/GaN技術，皆已有完整布局(圖1)，在汽車市場更已打下一片江山，2018年更與中國最大汽車製造商上汽集團，合資成立汽車功率半導體公司，為中國電動車市場製造功率模組；近期更積極擴建12吋晶圓廠與薄晶圓製程，期進一步鞏固市場領先地位。 圖1　從應用的電壓範圍來看，英飛凌功率半導體產品布局相當完整。中間區塊為汽車部門鎖定的範圍。 資料來源：英飛凌 儘管龍頭大哥地位難以撼動，不少功率半導體廠仍舊看好汽車市場成長前景，積極展開布局。其中，以二極體起家的達爾(Diodes Inc.)已將汽車視為未來成長的關鍵引擎。 挾強固/可靠/性價比　達爾力拓車用MOSFET市場 看好汽車電子發展潛力，達爾自2011年即開始投入，並於2013年正式成立汽車產品部門。達爾全球離散元件產品副總裁唐逸鵬(圖2)表示，要發展汽車電子方面的業務，除了須有堅強的產品陣容外，更要有良好的組織體質、財務能力與支援架構。特別是車廠的零部件需求量很大，太多供應商會導致管理成本變高，因此對功率離散元件供應商來說，產品組合要愈完備愈好，才能提供一站購足式的服務。 圖2　達爾全球離散元件產品副總裁唐逸鵬指出，汽車應用對穩定性、可靠度及強固性要求甚高，是產品開發時的首要考量。 唐逸鵬進一步指出，2008年達爾收購了英國離散元件開發商Zetex，當時這家公司約有30~40%的產品都是賣給汽車客戶，雖然產品不錯，但因公司小、缺乏組織架構，經營得很辛苦，規模很難壯大，所以達爾在收購後決定建立更完善的組織架構，成立了汽車電子部門，從2013年成立之初，汽車產品僅占公司總營收3%，如今已經成長至10%的比重，接下來將朝20%占比的目標前進。 唐逸鵬強調，功率離散元件的基本技術是一樣的，但隨著終端應用不同，功率離散元件要提供的價值也不同。以汽車應用來說，車用功率離散元件方案必須要很堅固，要以長期可靠性為賣點，而不是一味追求超高效能，而要達到此一目標，須從晶圓的設計、製程、到生產製造，每個環節都要好好掌控、費心調製，才能創造最大的價值。 舉例來說，達爾在幾年前所投資的新MOSFET技術：IntelliFET，便可大幅提升MOSFET的強固性，滿足汽車電子對可靠性的要求。這種自我防護型MOSFET將功率MOSFET與完整的保護電路陣列整合，有效防護靜電放電(ESD)、過電流、過電壓和過溫的情況。只要「智慧型」MOSFET感測到發生以上任一種可能造成災難的狀況，就會同時保護自己和與其相連的負載。整合這些保護功能，就能提高整體的系統可靠性。此外，狀態標示等新的功能，則透過提供診斷的能力，協助偵測並修正車輛內的故障，進而提高整體系統效能。 唐逸鵬解釋，車子使用的環境，很容易讓MOSFET受到損壞；IntelliFET是將控制器和MOSFET做在一起，並整合所有的保護功能。很多高檔車就用這種MOSFET來驅動，比起使用機械式繼電器，這種方案不會損壞，因而可省下大筆維修成本，所以頗獲車廠青睞。目前全球只有英飛凌、意法半導體、安森美、恩智浦和達爾這幾家，擁有這樣的產品技術。 唐逸鵬強調，MOSFET市場競爭非常激烈，要脫穎而出，一定要紮好馬步、練好基本功，將技術、製程做到最好，再者生產製造到封裝也要有整體的競爭力，如此才能打造出性價比最好的產品，從而站穩要求最嚴格的汽車電子市場。 延攬人才/厚植研發能量　強茂全力搶進車用MOSFET 另一方面，已在全球二極體與離散元件市場占有一席之地的台灣廠商強茂，近年來也積極轉進汽車市場，並從組織架構、產品研發、生產製造，以及業務拓展等層面，規畫了縝密的長期布局計畫；今年8月宣布投資6,800萬美元於八吋晶圓產品設備的重大訊息，即是強攻汽車電子市場的一連串動作之一。 強茂大中華區營業事業體副總經理陳佐銘(圖3)談到，強茂已是33年的老字號，在大中華區的消費性電子市場已奠定深厚基石。不過，公司這兩年組織大調整，從銷售、研發到製造，全都展現新的氣象，除延攬許多一線大廠的資深專業人才加入，更成立創新事業體(Innovation Business Unit, IBU)，並於新竹、矽谷設置研發中心，厚植產品研發能量，為的就是搭上汽車電子成長契機。 圖3　強茂大中華區營業事業體副總經理陳佐銘談到，強茂自3年前即開始布局汽車電子市場，如今已逐步展現成果。 強茂集團策略長李學寒進一步指出，創新事業體主要將鎖定MOSFET、IGBT及SiC三大產品進行研發；其中，MOSFET會最先發展，將採用遮罩閘(Shielded Gate)技術，開發60~200V的產品，與溝槽式(Trench)、分離式閘極(Split Gate)技術的MOSFET進行區隔，以確保產品毛利，避免陷入價格戰泥淖。預計2020年第一季，強茂會先推出100V Trench MOSFET，第四季則可以提供Shielded Gate Trench MOSFET樣品，包括汽車、工業、消費性市場皆是可應用的範疇。 過去，強茂在業界主要以二極體為產品主力，但這幾年積極朝MOSFET布局，2018年一百多億總營收裡，MOSFET占比已將近15%；為進一步提升MOSFET產品競爭力，因此決定投入技術門檻相對較高的Shielded Gate Trench技術，並投資8吋晶圓設備，建立MOSFET晶圓設計及關鍵的核心製程能力。李學寒強調，未來該公司將以國際大廠做為標竿，藉由5年的發展計畫，在MOSFET市場深根發芽，期能躋身全球前五大廠之列。 除了積極研發新產品外，過去幾年，強茂也已陸續先讓原本消費性解決方案通過車規驗證，預計到2019年底有八成產品可以成為車規等級方案。換言之，強茂三萬顆料號中，80%的料號是符合AEC-Q101標準，能夠直接提供給車電領域的客戶。預計至2021年，所有產品都要通過車規要求。 陳佐銘透露，2018年汽車電子占強茂總營收比重已到8%，2019年預計可達一成，但目前貢獻營收的主力產品仍為二極體；未來，隨著創新事業體研發的新產品陸續上市，MOSFET產品線的比重將可日益攀高。 在生產製造方面，強茂也已導入MES製造執行系統，設立汽車產品製造專線及高效能製造產線，樹立汽車產品製造管理系統觀念。目前該公司已取得AEC-Q101、IATF 16949：2016等重要汽車行業品質規範的審核認證。除此之外，自2017~2019年，強茂也已陸續通過多家車電廠評審合格。陳佐銘談到，近期強茂正緊鑼密鼓的與新的一級車電製造商展開工廠稽核作業。有車電廠甚至承諾，只要強茂產品通過驗證，它就直接導入量產機種，將是明年很重要的成長機會。 陳佐銘分析，受到全球車市低迷，以及中美貿易戰影響，車廠面臨極大的經營壓力，許多中國與歐美汽車大廠紛紛開始尋求新的供應商，一來增加供應鏈應變彈性，二來可降低成本，因而為強茂開啟進入車電市場的大門。而強茂也已做好準備並已有一隻腳跨入；未來，隨著新產品問市，以及在一次次與車廠驗證過程中學習後，該公司體質將可更加脫胎換骨，真正站穩汽車電子市場。 電動車成長可期　車用IGBT前景看俏 相較於MOSFET可被廣泛應用，IGBT在汽車領域的用武之地，主要是以電動車馬達驅動、車載充電器為主。由於電動車出貨量將持續攀升，以及在工業方面的應用也大有可為，加上IGBT的價格較高，吸引不少業者投入，如台灣的茂矽、強茂近來都已展開布局。  IGBT主要分為離散式(Discrete)IGBT和IGBT模組兩種方式，各有適合的運用情境，以市場規模來看，後者相對較大，約達26億美元規模。然而，目前IGBT市場主要由英飛凌所把持，無論在離散式IGBT或IGBT模組領域都擁有30%以上的市占，遙遙領先其他業者(圖4)。 圖4　英飛凌在IGBT晶片和模組市場市占率皆超過3成。 資料來源：IHS Markit、英飛凌 對後進廠商來說，能否掌握IGBT晶片來源，是最大的成敗關鍵，因為晶圓占IGBT的成本結構很高，若只能仰賴外部採購，獲利空間有限。以強茂為例，即打算在未來2~3年內先投入場截止型(Field...

光罩製造商正面臨重大的光罩量測挑戰，亟需那些不僅具有成本效益也能提供更為嚴格的對準規格和圖案對準認證的解決方案。 電子束光罩曝光機的局部對準誤差可能對光罩至晶圓的疊對誤差產生關鍵影響，這是因為該誤差非常局部並且在標準的質量控制方案和採樣條件下難以將其發現。當然，光罩誤差特徵依賴於寫入策略；但也可能由殘餘的偏移器對準問題而引起，並導致了晶圓上非常局部但可能是不可校正的關鍵微影疊對誤差。由於氟化氬浸沒(ArFi)光罩和EUV光罩所採用的電子束曝光機策略之間並無顯著差異，我們預期這兩種光罩類型具有相似的誤差特徵。 標準光罩對準策略所採用的資料採樣的區域密度不足以揭示這種局部對準(LReg)誤差，因為其所需的測量數量會對週期時間產生影響，並且導致產量降低和造成光罩對準機台的成本效益過低。因此，為了驗證電子束曝光機導入的實際局部誤差和偏移器的對準性能，如今的電子束曝光機控制方案依賴於那些每週或以更長時間間隔製造的特殊測試光罩。 通常觀察到的LReg誤差特徵需要一個幾十微米的感興趣區域，並且光罩圖案特徵表現為該局部感興趣區域的橫向偏移增加，LMS IPRO7採用新的方法，允許在合理的產量下提供關鍵的採樣密度，從而針對每個關鍵產品光罩實現電子束曝光機的實際性能測試。 採用順序測量確定光罩曝光特徵 LMS IPRO7平台採用順序測量的方法，可以提供高精度和可重複的標準光罩量測應用。該方法通過後續的平台移動、圖像採集和圖像處理獲取光罩上整個有效區域的網格資料點。 對光罩量測系統的產量進行量化的標準度量是其移動、獲取和測量(MAM)的時間，對於每個網格測量點這個時間通常是幾秒鐘。為了確定產品光罩圖案的電子束光罩曝光機特徵，因其所需的採樣密度和視場尺寸所對應的MAM數量級，將導致總測量時間為數天。 LReg測量採用了一種新穎的方法，其圖像採集不是完全按照順序，而是利用量測系統的整個視場同時確定幾個點的位置。因此，對於光罩上100μm長度和寬度的感興趣區域(ROI)的典型LReg測量時間可以減至不足一個小時。在該感興趣區域內，可以針對密集圖案中臨界尺寸(CD)低於200nm的單個特徵進行高精度測量；如果推算至單點MAM這相當於週期時間減少104倍。因此，LReg使得商業光罩的實際認證成為可行。 電子束曝光機引起的LReg誤差可能源於各種原因，因此採用了量測機台的網格校準方法以確認所觀察到的誤差特徵不是由局部對準測量自身引起的偽像。為了證明無旋轉變化，對光罩上相同的感興趣區域以標準光罩方向(0。)和90。旋轉方向進行測量。 結果證實了所觀察到的LReg誤差特徵相對於光罩坐標系沒有變化。為了測試LReg測量方法無平移變化，對感興趣區域以小於視場內特徵週期的距離進行移動並比較誤差特徵。此外，對相同的感興趣區域還以不同的採樣密度進行LReg測量，以排除採樣策略對LReg誤差特徵的影響。 通過LReg測量對不同光罩進行研究，其中包含兩個向量式電子束曝光機供應商提供的量產製造(HVM)--質量測試光罩。對HVM標準的ArFi光罩以及領先EUV測試光罩進行了研究。在LReg測量中，感興趣區域的最大長度和高度為100μm，並定義於光罩布局的密集元件圖案之上。 LMS IPRO可以進行x-方向和y-方向上週期長度<300nm的採樣。因為結果包含了幾千個測量點中的每個點x軸和y軸的LReg誤差分量，也因此，LReg結果的訊息密度很高。 局部量測助力電子曝光校正 為了將測試結果的LReg誤差的橫向分布可視化，簡單起見，本文採用兩個熱圖分別顯示一個LReg資料集的x分量和y分量。LReg誤差是每個測量位置與其對應的設計坐標之間的偏差。圖1顯示了150nm CD密集導線陣列的ArFi測試光罩上LReg測量的可視結果。x偏差的橫向分布在圖1a中顯示為熱圖，y偏差的橫向分布如圖1b所示並採用了相同的比例。在圖1a中可以觀察到週期長度為10μm的網格狀的系統性LReg誤差特徵。LReg誤差的y分量表現為與x軸相平行的分割線。兩個誤差分量的幅度均大於4nm。 圖1　在ArFi-HVM測試光罩A上，對150nm CD密集導線圖案上的面積為100μm乘100μm的感興趣區域進行測量。LReg誤差的x分量如圖1a所示，測試光罩採用標準方向(0O)。在圖1b中，顯示了同一測量中LReg誤差的y分量。 該LReg資料集總計測量了32,231個點。 本研究測試的一個主要目的是識別電子束曝光機本身所產生的特徵。因此，必須確認在LReg結果中觀察到的特徵不是由LReg測量方法本身造成的。圖2顯示了在光罩的相同ROI上兩個不同光罩方向的LReg測量結果。結果顯示使用了實際的光罩坐標系。因此，與LMS IPRO測量機台相關的任何誤差，例如由光學元件或橫向平移台引起的誤差，將在圖1a中相對於圖2b旋轉90。 圖2　在EUV測試光罩上，對200nm CD密集導線圖案上的面積為100μm乘100μm的感興趣區域進行測量。圖2a中顯示的LReg誤差的x分量，是測試光罩採用標準方向(0O)的結果，而在圖2b中顯示光罩圍繞z軸旋轉90O的測量結果。圖2b中的資料已經過反向旋轉，因此圖2a和圖2b中的x軸和y軸分別相互對應。該LReg資料集總計測量了4,875個點。 LReg誤差的幅度以任意單位縮放，但是圖2a和2b採用了相同的顏色代碼縮放。x偏差的橫向分布在圖2a中顯示為熱圖，可以觀察到平行於y軸的等距線的特徵(圖2)。對於x偏差這些線的周期長度約為9μm，而對於y偏差這些線的周期長度約為27μm(未顯示)。兩者的局部橫向偏移的幅度均大於4nm。圖2中顯示的兩個圖像在測試光罩的坐標系中表現出非常相似的LReg誤差特徵，因而可以確認無旋轉變化。 為了驗證LReg測量方法是否無平移無變化，採用ArFi光罩在200nm CD密集導線圖案上通過將兩個軸的ROI向正方向移動1.6μm進行測試。x偏差的結果如圖2所示，其中1.6μm的偏移相當於一個像素。圖3a中顯示出8μm週期長度的總體LReg特徵在圖3b中向原點中心偏移了一個像素，這確認了當ROI偏移時LReg特徵相對於光罩的設計坐標系保持不變，y偏差的數量級相同並且具有相似的周期長度。 圖3　 b)中的感興趣區域相對於a)向正x軸位移1.6μm，並且向正y軸移位1.6μm，這相當於一個像素。a)和b)測量均使用測試光罩E並以相同的分辨率和光罩標準方向進行。 該LReg資料集總計測量3,969個點。 為了確認採樣策略不會在LReg特徵結果中產生偽影，採用EUV測試光罩以不同的採樣率相同的ROI進行了相同方向的量。LReg特徵的x偏差如圖4所示。儘管圖4b中的特徵由於採樣率降低而非常模糊，但可以確認整個週期長度為9μm和幅度大於4nm，這與圖4a是一致的。 圖4　採用EUV測試光罩C的LReg測量X分量。對相同的感興趣區域的兩次後續測量中，b)的採樣率低於a)。在a)和b)中都觀察到平行於y軸的LReg特徵線。 b)的採樣率沿x軸相對於a)減小1.5倍。在該LReg資料集中，a)總計測量4,875個點並且b)總計測量3,225個點。 表1概括了不同測試的結果。並不是所有的不同測試光罩的LReg結果資料都顯示在表中。在分析中，採用了EUV光罩和ArFi光罩，並使用兩個主要供應商不同世代的向量式電子束曝光機對其寫入。可以說，對於所有測試光罩，至少有一個誤差分量，即x軸或y軸，都顯示出週期性特徵。對於所有的LReg特徵，橫向移位的幅度都超過4nm。所觀察到的LReg特徵(光罩域)被縮放到晶圓級別(晶片域)，以顯示LReg特徵對晶圓圖案疊對誤差產生的實際影響。即使對於領先的10nm節點光罩，晶圓疊對的影響也超過1nm。 圖2、圖3和圖4中顯示的結果都支持這樣的假設，結果中的系統橫向偏移實際上是向量式電子束曝光機引起的LReg特徵。透過證明誤差特徵無平移變化，無旋轉變化，並獨立於採樣率，可以排除可能與LMS IPRO測量方法本身相關的誤差特徵偽影。 ArFi光罩B(表1)的周期長度是42μm，並且可能與電子束曝光機的子偏移器視場設置有關。測試光罩A、B和C採用領先電子束曝光機寫入，而在這些光罩上所觀察到的誤差幅度都高於領先HVM光罩的疊對臨界值。 相比A、B和C，測試光罩E採用同一製造商的更早世代電子束光罩曝光機製造，因此LReg誤差的幅度甚至更大。光罩D採用另一供應商的向量式電子束曝光機製造，因此對於兩個主要供應商都觀察到顯著的LReg誤差。 EUV測試光罩C顯示出與ArFi測試光罩A和B類似的LReg誤差特徵。這正如預期，因為EUV微影的電子束寫入策略沒有重大差異。根據LReg誤差的周期性和觀察到的周期長度，可得出通過電子束曝光機校正來解決LReg誤差的結論。由於LMS IPRO是一種高精度的對準機台，因此可以從所呈現的LReg資料集中推導出必要的校正參數。所有資料均採用單次測量，每次測量持續不到一小時，考慮到測得的週期長度可以允許將ROI縮減，因此可以在15分鐘內對產品光罩做出表徵(ROI相對於特徵)。 為了評估LReg特徵(光罩域)測量對於不可校正的晶圓圖案疊對誤差產生的影響，在表1中的晶圓域一項下列出了計算數值。對於ArFi和EUV，為了對應於曝光機的縮小倍數4，週期長度和幅度均除以因子4。晶圓疊對的計算是基於兩個光刻層使用具有相同LReg誤差的光罩這樣的假設。因此，對於平均晶圓圖案疊對誤差，幅度乘以2並除以2的平方根。這也意味著局部誤差的極大值甚至可能更大，例如，對於14nm節點，它大於1.5nm。本文中提供的方法是一個能夠在不到15分鐘內對任何產品光罩上進行系統LReg誤差表徵的程序。 圖5顯示採用LReg測量的前饋例程的提議方案。其中，除了產品光罩的標準規格，即圖案的精度和準確度之外，還加入執行LReg測量。如文中所顯示的結果，該LReg測試僅僅會增加15分鐘的總光罩認證時間。根據LReg的結果，可以實施電子束曝光機校正和校準的改進，這將提升圖案疊對。 圖5　光罩車間在發貨之前適用於產品光罩的加強型質量控制(QC)的建議流程。100x100μm2的LReg測試區域可以位於適當的元件圖案上，也可以位於產品光罩功能圖案之外的相鄰測試圖案上。 本文針對ArFi和EUV微影技術展示了在領先光罩上進行的準確並有成本效益的LReg誤差特徵測量。其中測得的誤差幅度高於領先HVM光罩的疊對臨界值。高採樣率允許在密集周期性圖案上對LReg誤差進行測量，並且大ROI允許對相應的電子束曝光機校正進行推導，這可以顯著改善後續微影步驟的層間圖案疊對。 (本文作者皆任職於KLA)

多年來，電子產業早就意識到，元件和系統設計驗證會占用整個設計時間的絕大部分。現在當開始邁入超深次微米的時代之後，亦開始瞭解，相關驗證正在演變成一大問題。對縮小元件的技術而言，難度最高的是和電壓、製程以及晶片老化有關的變異；這些可能導致短期或長期產品問題，到最後造成設計團隊的困擾。 考量製程和製造過程產生變異的影響。長期下來，元件尺寸(Feature Size)已大幅縮小。就7奈米而言，約30個矽原子就能構成一個電晶體，任何製造缺陷都會影響電晶體的行為。此外，電介質層(Dielectric Layer)僅有一到兩層分子厚度。現在的FinFET約有10個參雜原子(Dopant Atom)，因此在製造後第8或第11個原子可能造成電晶體的行為差異。在這些嚴格的物理限制下，可能難以達成完美的製造。 矽晶片設計充滿變數/挑戰 製程變數不是唯一的設計挑戰，而這讓問題更為複雜。每個電晶體都處在不同的局部環境，電壓、溫度和供電也會從不同來源注入雜訊和擺動(Wiggle)。更糟的是矽晶片不會保持不變，它會老化，而且不像酒一樣越陳越香。因為劣化的關係，矽晶片可能5~10年後就停止運作。然而，由於設計攸關人命的系統，例如自駕車平台、醫療系統以及裝在難以構及基地台內的5G元件，需正常運作壽命長達數十年而非數年，如此一來掌握晶片的變異就變得更為重要。 長期施加電壓在元件上會造成矽晶片退化。例如將1伏特施加於1奈米上，電場強度高達每米10億伏特；這會將龐大的電場強度壓力施加在元件上，即使電流通過的導線都會因流經這些細小導線的高電流密度，導致電壓提升。 導線的問題包括電子遷移(EM)和靜電放電(ESD)，而元件的問題包括會導致故障的ESD、時間相關介電層崩潰(TDDB)。EM是一種時間相關(Time-based)故障現象，也就是大量電流長時間流經細導線會侵蝕金屬導線並形成峰谷，導致開路或短路，縮短產品壽命；而ESD是一種事件相關故障，成因是短時間施加足以導致金屬導線蒸發或閘級氧化層分解的高電壓。 就電晶體層級而言，除ESD問題外，還有其他過載效應，這會造成長時間的中等壓力，進而引起TDDB造成的氧化層磨損。這種狀況下，跨介電質的電場會將離子植入介電質。這可能導致模仿持續充電狀態的行為，防止邏輯閘在狀態從1變成0時完全放電。因為電晶體運作不再正常，開始非對稱運作(相較於正常設計行為)TDDB將導致元件故障(圖1)。 圖1　行動裝置效能變慢 此外，FinFET的老化原因還包括負偏壓溫度不穩定性(NBTI)和熱載子注入(HCI)。因此老化感知系統單晶片(SoC)時脈收斂對確保FinFET設計的長期穩定性非常重要。跨電晶體閘級的電場會慢慢使元件介電質退化。主要物理效應包括溫度不穩定性(Bias Temperature Instability, BTI)和熱載子注入(HCI)。 就電氣特性而言，徵候為臨界電壓偏移，這會導致驅動電流隨時間減少，進而導致延遲增加，最終導致時序故障。老化效應通常需時數年(2、5或10年)。常見的為個別電晶體效能緩慢衰退。部分電晶體的衰退可能很明顯，其他類似的電晶體卻不會受影響。老化現象對使用方式極為敏感，常見的設計技術如時脈閘控(Clock Gating)可能使問題更嚴重。 Monte Carlo SPICE處理異常值曠日廢時 半導體產業很早就知道上述效應。如果製程不先進、效應小，可以從設計限界(Margin)處理這些問題。而且以設計限界為基礎的方法很容易採用，大多數設計團隊也都用這種方法。但到了7奈米的層級，必須處理達30~40%的變異。在這種狀況下，靠設計限界處理的難度就很高(圖2)。 圖2　超低電壓運算意味著設計限界極小，變異非常嚴重 資料來源：ITRS Past, Present and Future(左圖), TSMC: Physical Design Challenges and Innovations, ISPD 2017(右圖)。 臨界電壓從28奈米到現在的變化並不大，因為晶片的限制，不能再改動臨界電壓，它一直在0.2伏上下。大多數電源敏感設計都以0.5V和0.6V運作，因此剩下空間有限；系統開始以類比方式運作，任何行為改變都有指數效應，不再能靠設計限界或擴展。這種簡單的機制以前能應付所有不想面對的問題，但現在已不再實用。 因此，接下來該怎麼辦？如果不能靠設計限界處理變異問題，就必須測量它。設計人員需要替所有相互作用的效應建立模型，並進行模擬，考量所有效應並準確預測晶圓代工廠會產生的問題；這種方法速度要快才有生產力，還要準確到讓設計團隊可以運用。 這就是當前變異挑戰諷刺的地方。產品必須要成功的負擔已從製造商轉移到設計團隊身上，後者以前從來就不需要處理製造變異問題，現在設計師要負責模擬變異行為及提供最高良率的設計保證。這是個不小的挑戰。 為了處理這個問題，大多數走在最前端的設計師採用的流程到了設計最後，都會藉由執行完整的Monte Carlo SPICE處理異常值。這種做法的主要挑戰在於，SPICE每次只會模擬一小部分，設計師必須進行數千次模擬，每次設定都有些微差異，這可能導致7奈米的特定路徑需進行多達35,000次的電晶體模擬。對於有效率工程而言，這實在太昂貴耗時了。 換言之，工程成本是另一大挑戰。專案時程非常重要，任何影響時程的因素都有增加成本和錯過重要市場商機的風險。甚至Monte...

隨著半導體產業的成長已不再僅受限於個人電腦、伺服器，甚至手機和平板電腦等各種運算裝置的銷售，各大半導體業者看到了來自多樣化市場的成長機會；例如雲端儲存、機器學習(ML)或人工智慧(AI)、虛擬實境(VR)和擴增實境(AR)、機器人、醫療和汽車，甚至包括自駕車的興起，都是挹注產業成長的重要應用。 市調機構例如Yole Développement認為，到了2035年，有超過一半售出的車輛都將擁有LEVEL 3的自主程度，這意味著，這些汽車將能在無需駕駛隨時關注道路的情況下進行自動駕駛。 另一方面，物聯網(IoT)也成為串聯各個市場區隔的關鍵。市場研究公司IHS預測，IoT連網裝置的數量將持續成長，到2020年將增加至300億台。 IoT應用驅動IC銷售量 對IoT應用來說，雖然感測器不可或缺(圖1)，但也涉及了通訊和智慧，需要微控制器、電源管理IC，以及類比和混合訊號晶片。通訊系統需要RF和MEMS元件，以及光電IC。資料中心的資訊處理則需要更多的邏輯、記憶體、儲存以及矽光子元件。 圖1　IoT不僅與感測器有關，在無縫的使用者體驗背後，它還涵蓋了感測、通訊和運算IC。 在未來，具完全自主程度的LEVEL 5自駕車將不僅依賴先進的感測器；在本質上，它可被視為一台裝著輪子的自動感知伺服器。IC Insights最近發布的McClean報告凸顯出IC及其製造的重要性。報告揭示，在2017~2022年期間，IoT和汽車IC終端使用者市場將是成長最快的領域，複合年成長率(CAGR)均超過13%。2017年，兩個市場的IC銷售額已分別達到209億美元和280億美元。 不同技術結合實現IoT應用 可使IoT和自駕車中的裝置結合在一起的不僅是感測或機器對機器(M2M)通訊，而是各種不同技術的匯聚。在邁向連網社會或萬物互聯世界的過程中，半導體業者需要發揮巧思，把各種的製造技術，包括材料與技術節點，創新地組合在一起，才能順利實現此目標。 目前使用中的製程技術包括：用來製造邏輯元件的互補金屬氧化物半導體(CMOS)製程、用於電源管理IC的雙極CMOS(BiCMOS)或雙擴散MOS(DMOS)、用於記憶體的DRAM、用於儲存的3D NAND、碳化矽(SiC)等寬能隙元件、MOSFET和氮化鎵(GaN)HEMT壓電材料如PZT、用於RF濾波器和MEMS感測器的氮化鋁(AlN)和鈧(Sc)摻雜AlN，以及用於RF IC的矽鍺(SiGe)。而在主要市場中，元件製造的特徵尺寸範圍從180奈米以上到28奈米以下都有，採用的製程設備有用來處理8吋晶圓的舊設備，也有12吋晶圓的新設備。 蝕刻/尺寸為晶圓廠共同挑戰 晶圓廠正面臨著保持蝕刻深度和關鍵尺寸(CD)控制均勻度的挑戰。即使是蝕刻的特徵幾何形狀或傾斜也會對良率帶來嚴重影響。這些都是在先進技術節點必須解決的問題。對於12吋晶圓，取決於晶粒大小的不同，外圍的8公厘邊緣包含了約10%的晶粒，而外圍2毫米邊緣約占3%的晶粒，這使邊緣處發生的情況成為影響整體生產力的重要因素。因此，在蝕刻過程中，材料、溫度和電場的邊緣不連續性會對良率造成顯著影響(圖2)。 圖2　無論晶圓廠是處理8吋或12吋晶圓，晶圓上發生的物理現象是一樣的。 雖然晶圓邊緣的不連續性會影響CMOS的主要效能，但同樣地，蝕刻深度控制、CD控制和傾斜的幾何控制等問題也會影響最新一代的MEMS、功率和類比元件。這是因為晶圓上發生的物理現象是一樣的。因此，如果半導體設備業者能解決先進技術節點的相關物理挑戰，便可在其他的應用中借助這些有用的經驗。 先進設備增添8吋晶圓良率/產量 除了技術挑戰之外，晶圓廠還面臨著需以最佳成本建置產能的挑戰。現在，既有的晶圓廠能夠以遠低於在最先進技術節點增加設備的價格來掌握IoT和汽車市場商機。 以科林研發(Lam Research)旗下的Versys Kiyo45導體蝕刻產品為例，該產品發揮Lam在先進12吋晶圓取得的經驗，並將其應用於8吋晶圓，因此提高了再現性(Repeatability)、減少缺陷，實現更佳的晶圓間均勻度和更高的生產量。 同樣地，Lam的VECTOR PECVD系統已在重要的12吋晶圓電漿輔助化學氣相沉積(PCVD)應用中擴大了市場占有率，雖然此系統一開始並不是為8吋晶圓所設計。然而，由於它在12吋晶圓的成功，使得客戶也希望半導體設備業者提供適用於8吋晶圓的機台。其8吋晶圓版本自去年推出以來，已被廣泛採用，並能協助業者順利過渡到12吋晶圓。 把先進技術應用於8吋晶圓的回報並不止於此。電源、混合訊號應用、MEMS、CMOS影像感測器，甚至包括系統級封裝(SiP)在內的一些封裝應用，都能因在8吋晶圓導入Lam最新一代的深矽晶蝕刻(DSiE)製程模組而獲益，該模組採用了從Lam的12吋晶圓Versys Kiyo45系統和Syndion TSV蝕刻機台學習到的經驗與特性(圖3)。 圖3　把12吋晶圓的製程能力應用到8吋晶圓，可大幅提升晶圓製造環境的靈活性。 透過升級策略滿足市場需求 目前，市場上仍然有數千台的8吋晶圓Lam Alliance機台在運作中，而其中有許多都已經使用超過10年的時間。然而，這些機台仍然被大量利用，同時Lam的Reliant業務也繼續建構新的、整修過的版本支援客戶。另外，Lam的客戶還可以採用Lam 2300平台的先進控制系統和軟體架構來升級舊的Alliance機台。Alliance C升級還可讓機台執行先前並不支援的功能(圖4)。 圖4　透過提供舊機台的升級服務，Lam可協助客戶顯著提升其資產的效益。 只需升級控制系統架構和軟體，Alliance C升級就可以提高機台的時序和再現性。根據客戶的實際採用，它可提升46%的腔體到腔體CD標準差，同時製程能力指數(CPK)從2.3上升到4.5。 Alliance C升級還支援增加其他的升級功能，如生產量最佳化(TPO)、自動預防性維護(AutoPM)和濕式清洗最佳化(WCO)。無論何時更改製程組合或重新調整機台，TPO軟體演算法都會分析和最佳化設置，以提高機台效能。AutoPM是透過執行腳本以自動化大量的手動事件，並系統地、再現地使機台重新上線，因此能免除耗用不必要的工程資源並將其用於更重要的工作上。WCO功能是軟體引導的清洗指南，可以根據特定機台組合進行客製化，並減少勞動時間和非預期的清洗工作。 Lam Research已建立了深厚的12吋晶圓專業技術以及可滿足特定需求的完備產品組合，包括壓電和寬能間隙材料、以及高效能深矽晶蝕刻應用。但是，IoT和汽車市場的快速成長推動了對8吋晶圓產能擴充的需求，而且通常是28奈米以上的製程節點。透過發揮12吋晶圓設備的先進技術並將其利用硬體和軟體升級應用到現有的8吋晶圓產品線，現在已能以最適切的成本解決方案來克服這些挑戰，以滿足IoT和汽車的市場需求。 (本文作者為Lam Research公司CSBG策略行銷資深總監)

簡化製程　EUV扮關鍵要角 艾司摩爾(ASML)資深市場策略總監Boudewijn Sluijk(圖1)表示，VR/AR、自動駕駛、5G、大數據及AI等，持續推動半導體產業發展，為滿足各式應用、資料傳輸，以及演算法需求，晶片效能不斷提高的同時，還須降低成本，而極紫外光(EUV)在先進製程中便扮演關鍵的角色。 圖1　ASML資深市場策略總監Boudewijn Sluijk表示，自動駕駛、5G、AI等新應用推升晶片性能發展。 Sluijk指出，過往採用ArFi LE4 Patterning或是ArFi SAQP進行曝光的話，要實現7nm、5nm，須經過許多步驟。例如用ArFi LE4 Patterning需要4個光罩、4次曝光；用ArFi SAQP需要6個光罩、9次曝光，而EUV只需1個光罩、1次曝光(圖2)。採用EUV技術不但可有效簡化製程，加快產品設計時程，也因為曝光次數明顯減少，因而可有效降低成本，滿足晶片設計高效能、低成本的需求，因此，市場對於EUV的需求有增無減。 圖2　EUV技術可有效減少曝光次數，進而降低成本。 資料來源：ASML 據悉，ASML的EUV系統現在可用於7nm生產，滿足客戶對可用性、產量和大量生產的需求。截至2019第二季季末，半導體界已經有51個EUV系統被建置(包含NXE：33xx、NXE：3400B)，而該公司在2019年的銷售目標為30台EUV。 據悉，ASML目前已出貨11台EUV極紫外光系統，而在第二季再度接獲10台EUV極紫外光系統的訂單，顯示市場對於EUV設備的需求相當強勁。因此，ASML的出貨計畫將著重於2019年下半年和第四季，而2019年的整體營收目標維持不變。 然而，隨著晶圓產能不斷增加，ASML也持續推出生產力更高的EUV設備。Sluijk透露，目前EUV系統在晶圓廠客戶端每天生產的晶圓數量超過1,000片，而ASML持續強化EUV微影系統「NXE：3400C」的量產效能，不僅在ASML廠內展示每小時曝光超過170片晶圓的實力，在客戶端實際生產記憶體晶片的製造條件下，也成功達到每天曝光超過2,000片晶圓的成果，甚至達到2,200片的紀錄。另外，ASML也計畫在2020上半年推出生產力更高的設備，將NXE：3400C的生產率提升至>185wph。 除提升設備生產量之外，因應未來先進節點，ASML也計畫推出全新EUV設備，名稱為EXE，不僅擁有新穎的光學設計和明顯更快的平台，且數值孔徑更高，為0.55(High-NA)，進一步將EUV平台延伸至3nm節點以下，擴展EUV在未來先進節點中的價值。 Sluijk說明，此一產品將使幾何式晶片微縮(Geometric Chip Scaling)大幅躍進，其所提供的分辨率和微影疊對(Overlay)能力比現有的NXE：3400高上70%。EXE平台旨在實現多種未來節點，首先從3奈米開始，接著是密度相近的記憶體節點。另外，EXE平台有著新穎的光學設計，並具備更高的生產力和更高的對比度，以及更高的生產量，每個小時>185wph，且Reticle Stage比NXE：3400快上4倍；Wafer Stage比NXE：3400快上2倍。 Sluijk指出，該公司的EUV平台擴展了客戶的邏輯晶片和DRAM的產品路線圖，透過提供更好的分辨率、更先進的性能，以及逐年降低的成本，EUV產品將會在未來十年到達一個經濟實惠的規模。 滿足晶片設計PPAC需求　蝕刻/沉積技術不容小覷 科林研發(Lam Research)副總裁Yang Pan(圖3)認為，在高級節點，最重要的趨勢是垂直縮放(Vertical Scaling)以滿足「功率-性能-面積-成本(Power Performance Area Cost, PPAC)」的需求，特別是記憶體和邏輯晶片；垂直縮放過去5年徹底改變了NAND產業，目前3D NAND的出貨量多於平面NAND(Planar NAND)。垂直縮放的實現須透過沉積和蝕刻中的High Aspect Ratio(HAR)製程實現，而這是該公司所擅長的。 圖3　Lam...

人工智慧(AI)、車聯網、5G等應用相繼興起，且皆須使用到高速運算、高速傳輸、低延遲、低耗能的先進功能晶片，在製程微縮技術只有少數幾家晶圓代工、IC製造業者可發展的情況下，異質整合(Heterogeneous Integration Design Architecture System, HIDAS)成為IC晶片的創新動能。同時，隨著應用市場更加的多元，每項產品的成本、性能和目標族群都不同，因此所需的異質整合技術也不全然相同，有的需要記憶體+邏輯晶片，而有的則需感測器+記憶體+邏輯晶片等，市場分眾化趨勢逐漸浮現。為此，IC代工、製造以及半導體設備業者也持續推出新的異質整合技術，以滿足市場需求。 成本/效能需求不同　異質整合走向分眾化 工研院電子與光電系統研究所所長吳志毅(圖1)表示，所謂的異質整合，廣義而言，就是將兩種不同的晶片，例如記憶體+邏輯晶片、光電+電子元件等，透過封裝、3D堆疊等技術整合在一起。換句話說，將兩種不同製程、不同性質的晶片整合在一起，都可稱為是異質整合。 圖1　工研院電子與光電系統研究所所長吳志毅表示，依產品性能、成本不同，異質整合將走向分眾化。 異質整合是目前半導體產業熱門議題，也有許多業者投入發展，進而市場上有著許多解決方案。對此，吳志毅說明，在異質整合發展上，各家廠商著重的市場和技術都不一樣，因而會衍生出許多種整合方式，例如有所謂的2.5D、3D或是採用封裝的方式。然而，不論是何種技術，其核心價值都是將兩種完全不同的晶片整合成一個，這便是異質整合的概念；換個例子來說，要將兩樣物品黏在一起，可以選擇膠水、膠帶或強力膠等，有很多種方式，異質整合便是同樣的道理，端看業者的市場和成本考量人選擇要用何種整合技術。 吳志毅補充，半導體技術著重的永遠都是成本和效能。部分業者之所以會發展3D整合方案，主要原因是3D IC具有更好的效能，但相對的3D IC的成本也較高，因此適用於高階產品市場，例如AI晶片。至於原有的2.5D整合技術，並非3D IC問世之後就沒有市場，2.5D IC的性能雖然不比3D IC，但相對的成本也較低，適用於有成本考量的企業或產品。 吳志毅說，換個方式譬喻，當7奈米製程出現後，不代表所有產品都會轉成7奈米，像是14、16、28奈米，甚至是90奈米，都還有其市場，業者會依應用市場、產品設計需求和成本，選擇所需的製程技術，而異質整合也是同樣，業者會根據所需的產品性價比、效能以及市場，選擇最適合的異質整合技術。也因此，未來異質整合勢必將會出現市場分眾化的趨勢。 吳志毅認為，這對於晶圓代工廠，或是晶片製造商等也是一個新的機會。現今半導體產業只剩三家業者(台積電、三星、英特爾)能繼續推進摩爾定律(製程微縮化)，而其他業者如聯電、格芯是否就沒有其他發展空間？並非如此，異質整合便是一個新的機會。這些晶圓代工、IC設計或者是封裝業者不一定要發展更先進的製程，但是卻可以透過異質整合，將原本不同性質的晶片整合成體積小、高性能的晶片，實現更多創新應用。 IC代工/製造/設備商全體動員 上述提到，異質整合為半導體產業發展帶來新契機，同時因應多元的應用市場，異質整合日後將朝分眾化發展，為此，晶圓代工業者、晶片商或是半導體設備商皆積極投入發展，各式解決方案也紛紛亮相。 英特爾再推三大封裝新技術 英特爾(Intel)日前展出先進封裝技術並推出了一系列全新基礎工具，包括將EMIB和Foveros技術相互結合的創新應用，以及全新的全方位互連(Omni-Directional Interconnect, ODI)技術。 英特爾指出，晶片封裝在電子供應鏈中看似不起眼，卻一直發揮關鍵作用，而隨著電子產業正在邁向以資料為中心的時代，先進封裝將比過去發揮更重大的作用。封裝不僅僅是製造過程的最後一步，同時也正成為產品創新的催化劑。先進的封裝技術能夠整合多種製程的運算引擎，將大幅提高產品性能，同時又可縮小面積，並對系統架構進行全面改造。為此，英特爾分享三項全新技術，分別為Co-EMIB、ODI和MDIO。Co-EMIB能連接更高的運算性能和能力，並能夠讓兩個或多個Foveros元件互連，設計人員還能夠以非常高的頻寬和非常低的功耗連接模擬器、記憶體和其他模組。 ODI技術則為封裝中小晶片之間的全方位互連通訊提供了更大的靈活性。頂部晶片可以像EMIB技術一樣與其他小晶片進行通訊，同時還可以像Foveros技術一樣，通過矽通孔(TSV)與下面的底部裸片進行垂直通訊。同時，該技術還利用大的垂直通孔直接從封裝基板向頂部裸片供電，這種大通孔比傳統的矽通孔大得多，其電阻更低，因而可提供更穩定的電力傳輸；並透過堆疊實現更高頻寬和更低延遲。此一方法減少基底晶片中所需的矽通孔數量，為主動元件釋放了更多的面積，優化裸片尺寸。 至於MDIO技術為基於其高級介面匯流排(AIB)實體層互連技術，支援對小晶片IP模組庫的模組化系統設計，能提供更高能效，實現AIB技術兩倍以上的回應速度和頻寬密度。 格芯/台積紛推3D方案 為搶搭異質整合浪潮，晶圓代工業者格芯(GlobalFoundries)近期宣布旗下基於Arm架構的高密度3D測試晶片已成功投片生產，可滿足資料中心、邊緣運算和高階消費性電子產品應用的需求。 據悉，此款晶片可提升AI、機器學習(ML)和高階消費性電子及無線解決方案等的運算系統性能與效能，其採用該公司12nm Leading-Performance(12LP)FinFET製程製造，並運用Arm 3D網狀互連技術，讓資料數據更直接地傳輸至其他內核，達到延遲最小化，提高資料傳輸速率，滿足資料中心、邊緣運算和高階消費性電子產品應用的需求。 此外，兩公司還驗證一種3D可測試設計(Design-for-Test, DFT)方法，使用格芯的混合式晶圓對晶圓接合，每平方公厘多達100萬個3D連接，拓展12nm設計在未來的應用。 格芯發言人表示，3D可測試設計方法為屬於異質整合技術，該公司和Arm共同驗證了此一測試設計方法，使用混合式晶圓對晶圓接合，使得每平方公厘的3D連接數多達100萬個。用於3D IC的DFT架構實現了各種晶片的模組測試方法，其中具有嵌入式IP核心、基於穿透矽通孔的晶粒間互連和外部I/O可作為獨立的單元進行測試，進而可靈活優化的3D IC測試流程。DFT是一項能夠採用3D技術的重要測試設計方法，而3D DFT架構具備支持板級互連測試的特色；該公司的差異化F2F晶圓鍵合技術為工程設計人員提供了異構邏輯和邏輯/記憶體整合。 格芯發言人說明，3D晶圓架構具有減少線長的本質能力，是減輕下一代微型處理器設計中互連問題的最有潛力的解決方案之一；而3D技術和異質整合功能為新設計方法提供了低延遲、高頻寬的優勢。對於異質整合來說，雖然沒有其餘的技術層面挑戰，但針對規劃、執行和驗證2.5D和3D IC的設計工具、薄晶圓處理技術、熱管理和測試等，這些製程仍需要更好的解決方案。 由於目前異質整合生態系統成熟緩慢，主要的挑戰在於單位成本高昂、低產量和實行風險，業界正在努力降低製程成本並簡化整個產業合作。未來格芯會與所有主要EDA合作夥伴密切合作，將3D IC放置在庫中，然後使用晶圓對晶圓鍵合進行組裝，使複雜的晶圓設計和組裝成果更快且更低成本。 另一方面，繼整合型扇出(InFO)和CoWoS封裝技術後，台積電也於之前發表的「3D多晶片與系統整合晶片(SoIC)的整合」論文中，揭露了完整的3D整合技術。此項系統整合晶片解決方案將不同尺寸、製程技術，以及材料的已知良好裸晶直接堆疊在一起。 論文中提到，相較於傳統使用微凸塊(Micro-bumps)的3D積體電路解決方案，此一系統整合晶片的凸塊密度與速度高出數倍，同時大幅減少功耗。此外，系統整合晶片是前段製程整合解決方案，在封裝之前連結兩個或更多的裸晶；因此，系統整合晶片組能夠利用該公司的InFO或CoWoS的後端先進封裝技術來進一步整合其他晶片，打造一個強大的「3D×3D」系統級解決方案。 台積電全球營銷主管Godfrey Cheng於部落格上指出，該公司可透過先進的封裝技術，包括基於矽製程的中介層(Interposer)或扇出製程的小晶片(Chiplet)等方法，將記憶體及邏輯晶片核心緊密整合，未來還能夠將晶圓及晶圓堆疊，提供客戶更好的晶片密度及效能。 實現異質整合　EVG/Lam各有解方 除了晶圓代工、IC製造業者積極發展異質整合技術外，半導體設備商也不落人後。EVG亞太區業務總監Thorsten Matthias(圖2)表示，如今許多新元件因無法突破技術或成本上的關卡，想要從傳統元件微縮和從系統單晶片架構下手以提升效能，已不再是可行的選項。而隨著現今許多技術領先的製造廠藉由投入影像感測器製造及矽穿孔晶圓級封裝，在異質整合方面已累積數年與數百萬片晶圓製造的經驗，使得異質整合成為半導體製造的另一項利器。 圖2　EVG亞太區業務總監Thorsten Matthias表示，異質整合的各項優點與好處已廣受業界認可。 Matthias指出，異質整合的各項優點與好處多年來已廣受業界認可，包括降低設計與測試的複雜度、縮短上市時程及降低成本；異質整合也顛覆許多層面，包括設計、架構、製程技術及整個供應鏈和從晶圓委外到封裝測試(OSAT)產業生態系統。 然而，要實現異質整合也非是一蹴可幾，需要新技術、新電晶體架構和材料等，像是薄膜轉移(Layer...

目前工業傳動通常採用一般所熟知的矽基IGBT逆變器(Inverter)，但最近開發的碳化矽MOSFET元件，為這個領域另外開闢出全新的可能性，不但每單位面積的導通電阻非常之低，切換效能絕佳，而且跟傳統的矽基續流二極體(FWD)相比，內接二極體關閉時的反向恢復能量仍在可忽略範圍內。考量到幫浦、風扇和伺服驅動等工業傳動都必須持續運轉，利用碳化矽MOSFET便有可能提升能源效率，並大幅降低能耗。本文將以意法半導體(ST)旗下的碳化矽MOSFET產品為例，比較1200 V碳化矽MOSFET和Si IGBT的主要特色，兩者皆採ACEPACK封裝(表1)，同時利用ST的PowerStudio軟體，將雙脈波測試的實驗數據和統計測量結果套用在模擬當中，模擬20kW的工業傳動，並評估每個解決方案每年所耗電力，還有冷卻系統的要求。 矽基IGBT應用限制 以逆變器為基礎的傳動應用，最常見的拓撲就是以六個電源開關連接三個半橋接電橋臂。每一個半橋接電橋臂，都是以歐姆電感性負載(馬達)上的硬開關換流運作，藉此控制它的速度、位置或電磁轉距。因為電感性負載的關係，每次換流都需要六個反平行二極體執行續流相位。 當下旁(Lower Side)飛輪二極體呈現反向恢復，電流的方向就會和上旁(Upper Side)開關相同，反之亦然；因此，開啟狀態的換流就會電壓過衝(Overshoot)，造成額外的功率耗損。這代表在切換時，二極體的反相恢復對功率損失有很大的影響，因此也會影響整體的能源效率。跟矽基FWD搭配矽基IGBT的作法相比，碳化矽MOSFET因為反向恢復電流和恢復時間的數值都低很多，因此能大幅減少恢復耗損以及對能耗的影響。 圖1和圖2分別為50A-600VDC狀況下，碳化矽MOSFET和矽基IGBT在開啟狀態下的換流情形。請看深色區塊，碳化矽MOSFET的反向恢復電流和反向恢復時間都減少很多。開啟和關閉期間的換流速度加快可減少開關時的電源耗損，但開關換流的速度還是有一些限制，因為可能造成電磁干擾、電壓尖峰和振盪問題惡化。 圖1　開啟狀態的碳化矽MOSFET 圖2　開啟狀態的矽基IGBT 除此之外，影響工業傳動的重要參數之一，就是逆變器輸出的快速換流暫態造成損害的風險。換流時電壓變動的比率(dv/dt)較高，馬達線路較長時確實會增加電壓尖峰，讓共模和微分模式的寄生電流更加嚴重，長久以往可能導致繞組絕緣和馬達軸承故障。因此為了保障可靠度，一般工業傳動的電壓變動率通常在5~10V/ns。雖然這個條件看似會限制碳化矽MOSFET的實地應用，因為快速換流就是它的主要特色之一，但專為馬達控制所量身訂做的1200V矽基IGBT，其實可以在這些限制之下展現交換速度。在任何一個案例當中，無論圖1、圖2、圖3、圖4都顯示，跟矽基IGBT相比，碳化矽MOSFET元件開啟或關閉時都保證能減少能源耗損，即使是在5V/ns的強制條件下。 圖3　關閉狀態的矽基MOSFET 圖4　關閉狀態的矽基IGBT 圖5　比較動態特質 靜態與動態效能比較 以下將比較兩種技術的靜態和動態特質，設定條件為一般運作，接面溫度TJ= 110℃。圖5為兩種元件的輸出靜態電流電壓特性曲線(V-I curves)。兩相比較可看出無論何種狀況下碳化矽MOSFET的優勢都大幅領先，因為它的電壓呈現線性向前下降。反觀IGBT的電壓呈現非線性下滑(VCE(sat))，這是集極電流的作用之一。即使碳化矽MOSFET必須要有VGS=18V才能達到很高的RDS(ON)，但可保證靜態效能遠優於矽基IGBT，能大幅減少導電耗損。 兩種元件都已經利用雙脈波測試，從動態的角度加以分析。兩者的比較是以應用為基礎，例如600V匯流排直流電壓，開啟和關閉的dv/dt均設定為5V/ns。圖6為實驗期間所測得數據之摘要。跟矽基IGBT相比，在本實驗分析的電流範圍以內，碳化矽MOSFET的開啟和關閉能耗都明顯較低(約減少50%)，甚至在5V/ns的狀況下亦然。 圖6　動態特色的比較 電熱模擬顯現工業傳動應用效能 為比較兩種元件在一般工業傳動應用的表現，本文利用意法半導體的PowerStudio軟體進行電熱模擬。模擬設定了這類應用常見的輸入條件，並使用所有與溫度相關的參數來估算整體能源耗損。 用來比較的工業傳動，標稱功率為20kW，換流速度為5V/ns。設定4kHz和8kHz兩種不同切換頻率，以凸顯使用解決方案來增加fsw之功能有哪些好處。 因為考量到隨著時間推移，所有馬達通常要在不同的作業點運轉，所以本文利用一些基本假設來計算傳動的功率損耗。依照定義IE等級成套傳動模組(CDM)的EN 50598-2標準，還有新型IES等級的電氣傳動系統(PDS)，將兩個作業點套用在模擬之中：一是50%扭矩所產生的電流，第二個則為100%，對應用來說這代表著輸出電流分別為24和40Arms。 若以最大負載點而論(100%扭力電流)，兩種元件的散熱片熱電阻都選擇維持約110℃的接面溫度。圖7在50%扭力電流和切換頻率4~8kHz的狀況下，比較碳化矽MOSFET和矽基IGBT解決方案的功率耗損。 圖7　50%扭力電流下每個開關的功率耗損 圖8則是在100%扭力電流下以同樣方式進行比較。功率耗損分為開關(傳導和切換)和反平行二極體，以找出主要差別。和矽基IGBT相比，碳化矽MOSFET解決方案很明顯可大幅降低整體功率損耗。有這樣的結果是因為無論靜態和動態狀況下，不分開關或二極體，功率耗損都會減少。最後，無論是4或8kHz的切換頻率，兩種負載狀況的功率耗損減少都落在50%範圍以內。 圖8　100%扭力電流下每個開關的功率耗損 從這些結果可以看出，這樣做就能達成更高的能源效率，減少散熱片的散熱需求，對重量、體積和成本來說也都有好處。表2總結了整個逆變器相關功率耗損的模擬結果(作業點100%)，以及為了讓兩種元件接面溫度維持在110℃所必需的相關散熱片熱電阻條件。在模擬所設定的條件下，當8kHz時Rth會從矽基IGBT的0.22C/W降到碳化矽MOSFET的0.09C/W。大幅減少代表散熱片可減容5:1(就強制對流型態的產品而言)，對系統體積、重量和成本有明顯好處。在4kHz的狀況下，Rth會從0.35降到0.17C/W，相當於4:1容減。 能源效率影響工業成本 當工業應用對能源的需求較高且必須密集使用，能源效率就成了關鍵因素之一。為了將模擬的能源耗損數據結果轉換成能源成本比較概況，必須就年度的負載設定檔和能源成本這些會隨著時間或地點而有所不同的參數，設定一些基本假設。為達到簡化的目的，我們把狀況設定在只含兩種功率位階(負載因素100和50%)的基本負載設定檔。設定檔1和設定檔2的差別，只在於每個功率位準持續的時間長短。為突顯能源成本的減少，我們將狀況設定為持續運作的工業應用。任務檔案1設定為每年有60%的時間處於負載50%，其他時間(40%)負載100%。任務檔案2也是這樣。 對於每個任務檔案全年能源成本的經濟影響，乃以0.14/kWh為能源成本來計算(歐洲統計局數據，以非家庭用戶價格計算)。從表3可以看出，碳化矽MOSFET每年可省下895.7~1415kWh的能源。每年可省下的對應成本在125.4~198.1歐元之間，如電壓變動比率限制不那麼嚴格，則可省更多。 碳化矽MOSFET具成本/效率優勢 本文針對採用1200V矽基IGBT和碳化矽MOSFET之工業傳動用逆變器，進行了效能基準測試。內容還特別探討馬達繞線和軸承保護所導致在電壓變動比率方面的技術限制，接著在20kW工業傳動條件下，針對上述技術與限制進行比較。結果顯示，使用碳化矽MOSFET取代矽基IGBT可大幅增加電力能源效率，即使換流速度限制在5V/ns。比較成本後也發現，在特定的假設條件下，這種做法可減少一般工業傳動應用的能源費用支出。 (本文作者皆任職於意法半導體)

為此，汽車充電必須要採取另一種截然不同的全新方法。目前開進充電站或在充電站停留的概念仍有其關聯性，但或許只適用於較長的旅程。更可行的方式，可能是趁電動車停在公司、購物中心或車站時一邊進行充電，確保汽車隨時充了再開。 電動車充電選項多樣　前瞻性概念逐漸萌芽 多數車輛皆支援透過標準家用的單向交流電(AC)電源進行充電，讓所有消費者能在家利用晚上時間為汽車充電。AC充電解決方案的範圍包括，將車輛接到家裡的電源插座，再接到線上控制與保護裝置(IC-CPD)，最後接到整合在電源插座和車輛之間的小接線盒。部分解決方案可能裝載於壁掛式固定裝置內，也就是所謂的「壁掛式機櫃」充電器。此方法通常會在電源裝置和車輛之間加裝一個通訊元件，並內含接地和保護功能。 不過，電池充電需要的是直流(DC)電源，因此車輛內建的充電電子元件必須將AC轉換為DC。包括空間、散熱、效率和重量等設計限制全都變成限制充電時所能傳送的電池容量，以及限制電池充電速度的因素。再清楚不過的一種做法，就是利用車外通用型DC充電器為各種車輛提供電力，如此便不需要將AC-DC轉換器放在車內(圖1)。  圖1　各種電動車充電選項 隨著各國開始出現大容量電池，許多前瞻性的概念開始萌芽，亦即將這些電源整合到我們日常的電力需求之中。有些概念考慮將這些需求結合到太陽能發電策略中，利用家庭和商業大樓內的再生能源為電動車充電，同時在發生斷電狀況時將其做為備用電力，或是用來緩解尖峰需求。這種Vehicle-to-Building(V2B)方式已在美國底特律市使用一批可雙向輸電的Fiat 500e電動車完成測試。 這個創意甚至還能加以延伸，考量全國的電力需求，將電力需求往上提升，更全面地轉移到再生能源搭配Vehicle-to-Grid(V2G)的實作。荷蘭與三菱汽車(Mitsubishi)合作，利用OUTLAND PHEV進行V2G的試驗，將家庭平均每日用電量儲存在車內。這樣的創意確實增加了充電解決方案的需求，因為它不只需要提供高效率的AC-DC轉換，還需要額外執行DC-AC轉換，以將電力回送到電網內(圖2)。 圖2　替代的充電方式 充電標準儘管同時反映V2B和V2G的需求，但對於如何精準實作到全國或國際上卻未有足夠的說明。其他選項似乎未能得到廣泛的支援，像是用充飽電的電池替換用完的電池。不過，這種解決方案在印度等特定市場較受到青睞，尤其是針對二輪和三輪車及巴士的解決方案。 感應式充電仍是解決一切問題的妙計，讓汽車能利用埋在停車場地底下的線圈，將電力傳送到車上的線圈來充電。雖然這種充電方式已經使用在行動手持裝置上，但對齊兩個線圈的過程中會產生耗損，還有需要傳送的電量，使得這種方法目前只能侷限在特定的使用案例。 複製加油便利性　快速DC充電架構不可少 如果要將內燃機車輛加油的便利性，複製到電動車使用者身上，充電站將需要提供大量電力。典型的22kW充電解決方案可提供AC充電，供應足夠行駛120分鐘200公里的電力，適合用在車主上班時能整天充電的汽車。但如果要將200公里的充電時間縮短到16分鐘，則需要靠150kW的DC充電站。甚至提高到350kW後，供應相同電量所需要的時間，將與現在進入加油站所需要的時間差不多，大約7分鐘。但要注意的是，要加快充電速度，汽車電池也必須支援此充電方式(圖3)。 圖3　充電系統的基本結構 快速DC充電器的終極目標，就是廣泛將架構標準化，包括輸出電壓的範圍和支援的電力傳送。輸入電力預期介於300Vac至400Vac，並透過AC-DC和DC-DC轉換器轉換為連接汽車所需要的DC電壓。另外，也需要實作資料傳輸通道，以提供關於汽車和電池充電狀態的資訊。汽車資訊和車主資料還可成為最終元件的一部分，作為用來處理付款作業的安全資料通道。 雖然目前多數的實作都限定在50kW左右，但目前所定義的仍為350kW高充電功率。電源連接器定義能容納未來所需要的電力汲取，支援最高1000Vdc電壓，200A電流。 針對家庭使用，電力汲取則受限於本地基礎設施。壁掛式機櫃充電器雖然可以供應兩相或三相電力，但無法支援22kW以上的功率。不過，針對原本便設計供大規模電動車充電的環境，像是停車場和高速公路休息站，可以預期將會有完整的充電停車位。10至30kV的中電壓隔離式變壓器能為高功率充電器供電，每一部可供應到最高350kW的功率，同時以全速為多輛汽車進行超快速充電。在變壓器隔離的情況下，除簡化電力電路，也能改善整體效率。 另一方面，充電站也會廣設在商場或購物中心的停車場。充電點的形態與大小將類似於一座加油機，尺寸大約可提供最高150kW的功率。不過，由於是用三相低電壓的電網連線，因此並非所有充電器都能同時以全功率運作(圖4)。 圖4　DC充電生態系統概覽 充電點本身通常會是壁掛式機櫃或充電樁(如上所述的一部直立裝置)。其實作方式包括從單一充電次單元，到日後可隨需升級為更高充電功率的多重次單元。 充電器次單元(經常遭誤解為模組)目前可提供AC轉DC的轉換，最高功率介於15kW至20kW，次單元經過堆疊，可提高充電樁供應的整體功率。 但隨著對加快充電速度的需求提高，趨勢開始轉為使用每部大小約50kW以上的次單元。次單元本身的結構結合了獨立元件或功率模組，主要取決於其想要達成的設計規格。 標準化建構基礎實現安全/充電通用化 汽車的能量來源轉型，衝擊到許多產業，將許多原本鮮少涉及汽車業或甚至完全無關的新廠商拉了進來。與半導體業關係久遠的汽車原始設備製造商(OEM)則為例外，他們的角色能為這個開發中市場的部分其他廠商提供連結。 如同現在的汽車OEM不會自己經營加油站，未來他們也不會將重心放在為電動車提供充電基礎設施，因為這是充電器製造商的工作，這些製造商已有相關的經驗，瞭解如何為類似應用開發電力管理解決方案。至於安裝與管理則交給充電點營運商，他們會設法選出最具能源效率和經過成本最佳化的解決方案；他們的後端系統將管理需求，預測更適當的能源價格，同時處理安全付款機制。最後一片拼圖是能源供應商，他們的支援是確保整個基礎設施專案能實現，確保電網將電力送到需求點的必備要素。 充電樁的標準化工作已經在進行中，目的是為了確保消費者能有一個安全、簡單且全面通用的方式來為其汽車充電。來自歐洲和美國的相關廠商(包括英飛凌)合作成立了CharIN e.V.協會，一個專為開發及推廣聯合充電系統(Combined Charging System, CCS)而設立的組織。他們的規格定義從充電順序和資料通訊，到實作的插頭類型等範圍。此外，也有一些類似的組織成立，在日本推廣CHAdeMO和在中國推廣GB/T等替代方案，另外像Tesla也有自家的專有系統。 CharIN標準可透過單一連接器同時支援AC和DC充電，已獲得國內和國際性標準機構的認證。其AC充電符合IEC 61851第1節和第22節的要求，DC充電則符合第1節和第23節的涵蓋範圍。在插頭和插座方面，則應參考IEC 62196第2部分關於Type 2 AC連接器和第3部分Combo 2 DC連接器(歐盟)，以及第1部分Combo 1連接器(美國)的內容。 快速充電須考量多樣要素 電池充電可視為恆定電流應用的實作，不需要考量過載的情況。一般電池充電是在恆定電流(CC)模式下以¼C實作，其中的C定義電池在一小時內的充電或放電速率。當充電程序達到80%左右時，電流仍會保持固定，但電壓則持續穩定提高，直到達到電池的Vmax。一個200Ah電池組需要的時間大約是4小時，之後電池將改以恆定電壓(CV)模式充電。 快速充電需在前20分鐘用2C的速率為電池充電，後面的階段用1C充電10分鐘，最後則用½C繼續充4分鐘。一個200Ah的電池組可在34分鐘內達到80%電量，約等於300公里的行駛里程。只不過，DC快速充電還是存在許多限制。首先，它受限於所用的電池充電技術。除此之外，電池的配置、熱管理實作，以及電池芯的互連方式也都必須納入考量(圖5)。 圖5　典型的快速充電設定 在充電器方面，CharIN規格設想的最高恆定電流輸出在700Vdc下為500A，支援至最高920Vdc。但電池系統也必須另外建立一些機制，以應付快速充電所導致的衰退情況，並整合最高1000Vdc的隔離功能。最終解決方案的效率應該要達到95%以上，並在日後提升到98%。最後別忘了，300kW耗損1%的效率，等於耗損掉了3kW。此外，纜線在500A全負載下每公尺也會發生100W的功率耗損。 功率循環的影響與其他功率應用相較下偏低，熱循環對私人設備的影響微乎其微，甚至毫無影響，但對公用充電站的設計來說則是一大挑戰。例如，私家車在10至15年使用壽命內每年充電最多5,000次，而大眾運輸車輛(例如巴士)的充電器在15至20年使用壽命期間的充電次數則可能達到30,000次。 遵循兩大方法達到快速DC充電 高功率DC充電器的設計方式主要遵循兩種基本方法，一種是將輸入的三相AC電源轉換為可變的DC輸出，饋入DC-DC轉換器。充電器必須經過與車輛通訊，才能定義出精準的DC電壓；另一種方法是將輸入的AC電源轉換為固定的DC輸出，然後再經由DC-DC轉換器轉換為汽車所需要的電壓(圖6)。 圖6　兩種有潛力的高功率DC充電器方式的方塊圖 這兩種方法都同樣適用於本應用，沒有重大的優點或缺點。但與其將重心放在轉換方法上，最主要的考量還是在於實作如何將所需的散熱效果降到最低、提高功率密度，以及縮小整個系統尺寸。 高功率密度需要靠強制進氣散熱(現行的標準)，但新一代充電解決方案正在尋找可行的水冷式解決方案。精簡型解決方案必然需要考慮更高的切換速度，也就是32kHz至100kHz之間的範圍，以縮小磁性元件的尺寸。 最簡單且符合成本效益的AC-DC轉換方法，就是使用二極體整流器。但其簡化設計讓設計人員只能視本地的三相供應電壓使用固定的輸出電壓，還有不理想的總諧波失真(THD)。雖然線路電流的諧波失真可透過實作多脈衝整流器來加以改善，但卻需要採用更複雜的變壓器和額外的整流二極體。 使用三相主動前端(AFE)則可解決THD的問題，其可以提供正弦形的輸入電流，同時供應可變DC輸出電壓至後續的輸出級。為減輕額外的複雜度，閘極驅動器需使用隔離式電源供應器，另外也需使用輸入濾波器，而這類拓撲已經過詳實的記錄和研究，並已通過考驗，是適合本應用的解決方案。 另一種雖然現行較少使用，但越來越受歡迎的選擇，則是Vienna整流器。這是一種三相三階的PWM整流器，只需要三個主動式開關，並具備雙重升壓型功率因子校正(PFC)(圖7)。可以控制輸出電壓，甚至在電力不平衡或其中一相中斷的情況下也能運作。這種整流器也很堅固耐用，即使控制電路故障，輸出或前端仍不會短路。與AFE相同，其輸入電流為正弦波，各種實作所顯示出來的功率因素最高可達到0.997，THD低於5%，效率達97%以上。 圖7　AC-DC轉換器的整流器與PFC選項 在DC-DC轉換級中，諧振拓撲因效率的緣故而較常被採用。在整體實作需要的情況下，也可在其中加入電氣隔離。此種設計可實現更高的功率密度並縮小體積，尤其在變壓器整合一次側電感器的應用中；零電壓切換(ZVS)能夠降低切換耗損，對提高整體系統效率有所幫助(圖8)。在電網隔離架構中，多重交錯式降壓轉換器是最適合的DC-DC拓撲選擇，其優點包括可跨相分享負載，減少漣波和濾波器的尺寸，但代價是需要的元件數量較多。 圖8　DC-DC轉換主要搭配串並聯LLC諧振轉換器實作 快速DC充電器實作方式 中國市場擁有目前最成熟的快速DC充電實作，普及率達80%(相較下，歐洲、中東及非洲為15%，美洲只有5%)。這裡15kW以下的解決方案最普遍，但預計2020年時20kW會成為最主要的次單元選項，另外到2023年也會出貨大量的30kW和超過60kW的單元。這反映出市場趨勢是往350kW的高功率充電發展。為此，電源方案供應商如英飛凌，開始發展各式矽解決方案，像是功率模組、閘極驅動器IC、微控制器解決方案等，也提供可靠的驗證解決方案和安全控制器，保護付款與系統安全性(圖9)。 圖9　英飛凌的DC電動車充電設計產品 建議採用的方法，取決於欲達到的總功率輸出目標，同時也會影響到次單元的拓撲和建構方式。針對30kW以下的壁掛式裝置和充電樁，建議採用獨立的功率裝置，至於350kW則有專用於實作的功率模組。介於50至150kW之間的應用，是否選擇獨立功率元件或功率模組，則從環境因素、空間和價格作決定。 30kW至150kW為常見解決方案 常見的做法是使用15kW至30kW的次單元建構快速充電器，再將其堆疊成150kW的電動車充電解決方案。採用獨立裝置的15至30kW次單元和充電器實作，則可選擇Vienna整流器來進行40kHz的PFC級切換(圖10)。 圖10　由獨立裝置製成的充電器典型拓撲 用於氣冷系統的三相、380V/50Hz電源，TRENCHSTOP 5 IGBT與CoolSiC肖特基二極體的結合，經過整合後會是很適合具成本考量之應用的解決方案。使用碳化矽(SiC)二極體，其效率比傳統Si二極體高出0.8%，支援的功率輸出也能多出80%。將IGBT換成600V CoolMOS P7 SJ MOSFET，則能改善0.5%的效率。 在DC-DC轉換器中，通常使用諧振轉換器來進行頻率最高達300kHz的切換，並依電池充電電壓供應200V至700V。其中600V CoolMOS CSFD，或用於30mΩ以下RDS(on)的600V CoolMOS CFD7...

多元新興應用(AI、5G等)崛起，使得IC不僅要高效能，同時還要小體積、低功耗，這也使得IC設計的複雜度與時間大增。要達到這些條件，IC設計時所需的運算資源是過去的數倍，面對高運算、成本效益的考量，加上為了加快IC設計時程，半導體產業開始結合雲端技術，將雲作為IC設計平台，雲端技術用來輔助IC開發的契機也因而湧現。 台積電推雲端聯盟引領IC設計上雲風潮 台積電在2018年宣布首度在開放創新平台(Open Innovation Platform, OIP)上提供「虛擬設計環境(Virtual Design Environment, VDE)，協助客戶靈活運用雲端運算環境，充分使用台積電的OIP設計基礎建設，安全地在雲端進行晶片設計。 OIP VDE是台積電與OIP上最新成立的「雲端聯盟」的創始成員合作，包括亞馬遜雲端服務(AWS)、益華電腦(Cadence)、微軟Azure(Microsoft Azure)以及新思科技(Synopsys)的合作成果，在雲端提供RTL-to-GDSII的數位設計以及schematic capture-to-GDSII的客製化設計能力。 OIP VDE裡的數位設計以及客製化設計流程，皆於雲端運算的環境上，結合製程技術檔(Process Technology File)、製程設計套件(Process Design Kit, PDK)、基礎矽智財(Foundation IP)，以及設計參考流程(Reference Flows)等的OIP晶片設計輔助資料檔，並通過了充分的測試。 同時，為了降低客戶首度採用雲端的門檻，並且確保客戶獲得充分的技術支援，Cadence與Synopsys將扮演單一窗口的角色，協助客戶架設VDE並且提供第一線的支援。 台積電技術發展副總經理侯永清表示，雲端無所不在，並且會全面影響未來晶片設計的進行。台積電是第一家與設計生態環境夥伴與雲端服務公司合作提供雲端設計解決方案的專業積體電路製造服務公司。OIP VDE提供客戶彈性、安全，透過矽晶認證的雲端設計解決方案，能夠幫助他們按照需求有效地擴充運算設備，進而加速下一代系統晶片的上市時間。 而台積電在2018年推出OIP雲端聯盟後，也持續擴增其規模，添加更多合作夥伴，像是明導國際(Mentor)便成為新的聯盟生力軍，拓展此一平台生態系統的規模。 台積電指出，Mentor已成功通過台積電的認證成為雲端聯盟的新成員，其於雲端保護矽智財的程序皆符合台積電的標準。此外，台積電驗證了Mentor Calibre實體驗證電子設計自動化解決方案，能夠有效地藉由雲端運算的擴展性加速完成晶片實體驗證。 侯永清指出，自從台積電率先成立雲端聯盟後，已經看到越來越多的晶片設計業者採用雲端解決方案。因此，我們更進一步擴大雲端聯盟的規模，並且深化夥伴關係。看到不同規模的客戶在利用台積電的先進製程進行設計時，藉由雲端運算來提高生產力。目前已經有客戶採用雲端聯盟的解決方案完成7奈米的產品設計定案。此外，台積電也利用雲端來進行5奈米的開發，以更快速地提供記憶體、標準元件庫、以及電子設計自動化設計基礎架構給客戶，幫助客戶取得競爭優勢，更快的將產品上市，並且達到更高的品質。 降成本/高運算需求增雲端方案趁勢起 晶片設計日趨複雜是推動雲端設計的主要動力之一。Cadence雲端業務開發副總裁Craig Johnson指出(圖1)，每種應用領域各有其需要解決的獨特問題。此外也有一些是關於改用先進製程節點、提升產能以及符合嚴苛時程要求等共通挑戰。像是5G這樣的領域追求對於整合極限的突破，因此從事此類設計的公司最為積極採用先進製程技術。這些業者需要製程所能提供的性能及處理能力，相應而來的問題是最新製程節點通常需要成熟時間，而在此過渡時期可能出現意料之外的狀況。至於AI設計的應用在於提供高度客製化的高性能晶圓，因此數量上持續成長，這為過去視為合併至多功能裝置的半導體產業帶來新的機會。 圖1　Cadence雲端業務開發副總裁Craig Johnson指出，雲端已受到越來越多的關注，而Cadence也推出各式雲端產品組合因應市場需求。 整體而言，雲端已受到越來越多的關注，已有許多企業正在評估研擬雲端策略。雲端資源吸引人之處在於能夠利用幾乎無限的運算資源，大幅提高產能並且加快產出時間，而毋須購入以約4年作為最大限度使用投資回報率的衡量標準。此外，企業可以選擇將其IT焦點從硬體的管理轉移到應用程式的管理。這些任務的區分可更趨明確，提升支出效益。 Cadence台灣區總經理宋栢安(圖2)則說，如今IC設計開始朝雲端發展，有幾個重要因素。首先是上述提到的，晶片設計愈來愈複雜的情形。隨著AI、5G和物聯網(IoT)等新興應用崛起，晶片的設計複雜度、難度明顯增加，而在難度大增的情況下，IC設計和分析所需的運算能力也越來越多。另一個原因則是為了因應短期而大量的設計需求，比如說當IC設計公司接到的案子是要在一個月內完成，但沒有這麼強大的系統因應晶片設計時所需的大量驗證與運算時，便可以租用雲端方案，採用雲端業者的高運算系統進行IC設計。 圖2　Cadence台灣區總經理宋栢安說明，雲端技術不僅提供高運算方案，也可因應短期且大量的產品設計需求。 像是新創晶片設計公司 SiFive已採用OIP VDE平台完成28奈米製程的單晶片設計。此設計架構由SiFive與Cadence於微軟Azure運算雲端平台上聯手完成，搭載SiFive自行開發的64位元多核開放原始碼指令集架構(Multi-Core...