搶攻先進製程市場，三星電子(Samsung)推出3nm GAE設計套件(PDK) 0.1版本，能幫助客戶儘早開始設計相關工作，提高設計競爭力，同時縮短周轉時間(TAT)。此款晶片電晶體底層結構經過重新設計，與7nm技術相比，可提升35%的速度、減少45%使用空間、減少50%電力消耗。
三星電子製造業務總裁兼負責人ES Jung表示，面臨第四次工業革命，現在是一個講求高效率計算與連接的新時代，地球上每個人的日常生活都將受到影響。三星電子充分地理解，實現有效可靠的矽解決方案不僅需要最先進的製造和封裝技術以及設計解決方案，還需要合作夥伴的支持與信任。三星致力於在矽解決方案領域不斷地進步。
不讓台積電專美於前，三星積極布局先進製程。三星透露其發展藍圖，計畫發展四種基於FinFET的製程，從7nm到4nm製程、採用極紫外線(EUV)技術、3nm GAA與MBCFET。在2019年下半年，三星計劃開始量產6nm技術元件並完成4nm技術的開發。另外，三星5nm FinFET技術的產品設計將於4月開發，預計將於2019年下半年完成，並於2020年上半年開始量產。
同時三星近日也宣布正在開發3奈米製程「環繞式閘極結構」(Gate-All-Around, GAA)技術。三星指出3奈米GAA製程技術(3GAE)的研發完全依照進度，PDK 0.1版已在4月釋出。此基於GAA的技術有望在下一代應用中被廣泛地採用，例如手機、網路、汽車，人工智慧(AI)和物聯網(IoT)。
基於奈米線的傳統GAA技術因為其有效通道寬度較小而須要堆疊更多。但三星的GAA專利技術多橋通道FET(Multi-Bridge-Channel FET, MBCFET)採用奈米片(Nanosheet)結構，可實現更高的電流量。
與現在FinFET不同之處在於，MBCFET透過控制奈米片寬度提供更高的設計靈活性。此外，MBCFET可與FinFET技術兼容，表示兩者可以共享相同的製造技術和設備，進而加速技術開發與生產。
