- Advertisement -
首頁 標籤 CPU

CPU

- Advertisment -

四大垂直應用先舉紅旗 中國半導體市場逐漸關門

除了斥資扶植之外,近日台灣工業電腦業界盛傳,中國政府已發布紅頭文件,針對國防、網路、金融、運輸這四大類垂直應用,設備供應商應盡可能使用中國本土IC設計供應商所提供的元件,以維護國家安全。由於事涉敏感,多家工業電腦業者都不願公開證實,但私下確認已收到政府有關部門的通知,並已經開始針對產品線做出調整。 工業電腦業者表示,未來出貨給中國的工業電腦,如果最終應用落在上述四大領域,將會推出採用「中國芯」的設備。不過,業者也補充說明,對台商而言,中國政府的指令只會影響到三個領域的業務拓展,因為台商基本上無法接觸到國防工業市場。 中國半導體本土化逐步落實 在半導體業內,關於中國政府將對部分採購標案內容進行限制,要求設備供應商必須使用中國自產晶片的傳言,已經醞釀了好幾個月。據業內人士表示,由於中國本土的上海兆芯及天津海光已經具備x86處理器的開發與供貨能力,加上電源、類比等領域,也有許多中國當地的IC設計公司可以提供解決方案,因此中國政府正在考慮對部分設備採購標案進行限制,要求設備供應商必須使用中國本土廠商提供的晶片。 日前,工業電腦大廠研華在法說會上表示,該公司針對今後5年,已提出了新的成長計畫,強調將透過深度在地化及人才培育等方式,為研華今後奠定成長的基礎。 研華表示,將針對北美、歐洲、中國大陸與新興市場等四大區域,分別設計制定從2019年到2024年的5年成長計畫。規劃中,將擴大各區域在地投資與人才經營。期待藉由IoT SRP(Solution Ready Package)的軟硬整合服務,驅動新一波的成長。此外,研華也透露,目前物聯網軟體平台部分,已有超過150家付費VIP客戶;而2020年將會是SRP由平台建置階段,邁入應用整合階段的關鍵時刻。 在中國市場方面,根據規畫,研華北京二期大樓增建計畫目前已進入建築規劃階段,透過投資展現研華深耕大中華市場的決心,擴大相關軟體研發人才的投資,並加速工業物聯網第二波在能源、製造等不同產業應用領域的實現。 研華中國區總經理羅煥城指出,大中華市場過去十年是研華穩定的成長引擎,期待在未來5年也仍會是重點成長區域。因此,該公司將在中國市場率先推出以客戶為導向的服務內容,期望藉此實踐5年營收倍增的目標。此外,羅煥城也將「中國芯」議題拉上檯面,並表示為了符合中國政府跟當地市場、客戶的要求,該公司將會推出採用中國本土晶片的設備產品,這也與研華落實全球在地化的精神一致。 事實上,除了研華之外,針對中國市場,多家台系工業電腦業者也有意推出使用中國當地晶片的設備產品,但大多數業者都希望對此保持低調,不願具名評論。有工業電腦業者指出,中國政府目前確實已經發出正式公文,也就是俗稱的紅頭文件,內容要求只要是應用在國防、網路、金融與運輸這四大具敏感性的垂直應用,設備供應商就應該盡可能使用中國本土供應的晶片,只有在中國本土晶片商還無法提供解決方案,或產品技術還不夠成熟的情況下,才可以使用外商提供的晶片。 來自工業電腦產業的消息,證實了幾個月前在半導體圈子裡傳得沸沸揚揚的消息,正在逐步成為現實。對國際半導體業者而言,工業電腦屬於利基型市場,目前中國的政策要求,又僅針對工業電腦中比較具有敏感性的應用做出規範,因此外商半導體業者在中國的營運不會立刻受到巨大影響,但倘若中國政府持續推動半導體進口替代政策,其半導體市場對外開放的程度,恐怕會越來越低。 半導體供應商各自面臨不同挑戰 在這波中國工業電腦/工業設備半導體本土化的浪潮下,來自不同地區的半導體供應商,由於產品跟經營策略的差異,受到的影響跟挑戰也大不相同。 整體來說,相較於歐美日,台灣跟韓國的邏輯/類比晶片供應商在工業市場的著墨較少,而是以消費性市場為主,因此受到的影響較為輕微。但由於韓國的半導體出口是以DRAM跟NAND Flash為主,在中國也大力培植自家記憶體產業的情況下,受到的影響不可等閒視之。這或也是三星電子(Samsung Electronics)積極強化晶圓代工布局,要與台積電一爭長短的主因之一。 至於歐美日晶片業者,在工業市場的布局則遠比台廠來得深,因此在這波中國工業用半導體市場逐步本土化的過程中,將是首當其衝。當然,這些國際外商也不是省油的燈,只要手上還握有中國本土業者還沒有完全掌握的核心技術,暫時就還不用擔心會被中國本土晶片商取代。這個情況在射頻前端、FPGA、GPU等領域最為明顯,例如目前中國半導體業者在低雜訊放大器(LNA)、高速數位類比轉換器(ADC)等射頻前端會用到的元件方面,技術還不是很成熟;至於FPGA,中國半導體產業才剛開始有廠商投入。 至於台灣的半導體產業,在這波中國半導體市場逐漸展開進口替代的過程中,究竟會受到何種影響,則得看個別公司在產業鏈中的地位而定。對半導體製造族群來說,由於中國封測產業的技術能力跟台廠的差距比較小,因此相較於前段製造,後段封測業者的壓力是比較大的。至於前段製造,目前台積電跟穩懋,在良率、供貨能力上,跟中國同業相比,還是有一段比較明顯的領先優勢。因此,在中國半導體市場走向進口替代的過程中,前段製造還比較不須擔心,甚至還有可能接到新的客戶訂單。 至於在IC設計端,前面已經提到,因為中國的政策是從台灣業者布局較少工業領域開始推動,故即便營運會受到些許衝擊,影響還是不大。事實上,台灣IC設計業者之中,還有不少公司根本就沒有工規產品線。 另一方面,有部分台灣IC設計業者早已透過與中國合資設立子公司,完成在地化布局。因此,在中國政府推動半導體進口替代的大計畫中,這些台商已經被中國視為「自己人」。例如上海兆芯本身就是威盛跟中國政府的合資企業,其x86處理器的效能雖然還不能與英特爾(Intel)、超微(AMD)的最先進產品相提並論,但對工業應用來說,其實也已經夠用了。 中國客戶自造晶片威脅更大 雖然目前中國政府僅就與國安有高度關聯性的電子設備做出半導體供應本土化的要求,但對台灣的半導體產業來說,中國半導體市場逐漸封閉,仍是一個不可等閒視之議題。除了華為早已有強大的晶片設計能力之外,OPPO、小米、格力等手機/消費性電子產品業者,也都開始在晶片設計領域投入重資,想開發出自己的晶片解決方案。 雖然業界對於中國的終端應用廠商投入晶片研發一事,一直有不少懷疑的論調,畢竟晶片設計本身也是一門專業,為了喝牛奶而養一頭牛,不見得是最具經濟效益的選擇,但在中國政府有意推動半導體進口替代的情況下,終端應用廠商投入研發自己的晶片,仍會受到政府鼓勵。加上EDA工具跟IP生態系統的成熟,現在要開發出一款晶片,技術難度已經比過去要低。只要這些中國終端產品業者堅持下去,假以時日,還是有機會開發出自己的晶片。 換言之,對台灣的IC設計公司來說,最大的隱憂或許不在中國政府頒布的法令規定,而是當地客戶對半導體領域的雄心壯志。事實上,相較於政府直接指點江山,匡列重點半導體品項並投入資金發展,官方結合民間力量發展半導體產業的作法,對台灣的半導體產業是更有威脅性的。 用計畫經濟的思維來發展半導體,其實是風險很高的作法。科技進步日新月異,但計畫經濟通常是五年為一期,要負責產業規畫的官員猜測五年後半導體市場會是何種風貌,有哪些現在還沒成熟的技術、產品會竄起,是非常困難的事。計畫經濟適合運用在某些已經存在多年的產品、市場,例如CPU、記憶體,就還有計畫經濟發揮的空間。但官民力量結合則不然,民間企業本身對市場、技術的脈動,會有更靈敏的嗅覺,成功的機率也會比較高一些。
0

TE推出全新LGA 4189插槽/硬體支援Intel新一代CPU

TE Connectivity(TE)宣布推出全新LGA 4189插槽和硬體產品,支援Intel新一代效能更高、系統拓展性更強的中央處理器(CPU)。LGA 4189插槽支援PCIe Gen 4高速資料傳輸,可用於四核及八核的處理器系統架構。此外,TE也擁有LGA 4189插槽同系列的硬體組件,提供全方位解決方案。 TE作為業界信賴的合作夥伴,能為Intel現有及未來的中央處理器提供相關技術支援認證;特別是TE彈性的開模技術可縮短原型的製作工時,在客戶產品設計的初始階段即可提供對應的插槽模型。LGA 4189插槽及Intel新一代CPU應用範圍廣泛,包括伺服器、儲存系統、資料中心以及高速運算系統等。 TE Connectivity產品經理Ellen Liang表示,TE Connectivity是業界少數幾家能提供Intel硬體解決方案的供應商之一。隨著Intel不斷突破其每一代處理器的效能,TE有信心持續供應符合最新款CPU設計的插槽和硬體組件,為Intel的產品提供最強而有力的支援。
0

晶心推出N22商業等級RISC-V CPU FreeStart計畫

32/64位元高效能、低功耗、精簡CPU核心領導供應商晶心科技,採用其CPU晶片的總出貨量於2018年超過一年10億顆,宣布推出RISC-V FreeStart計畫,提供各界可以簡單又快速的方式得到商業等級RISC-V CPU核心N22來打造可靠的SoC。AndesCore N22是極精簡、低功耗和高效能的入門級RISC-V CPU IP,現已開放免費下載。N22效能達同級別間最高的3.95 Coremark/MHz,並提供豐富的可配置功能,包括乘法器、中斷控制器、本地記憶體、指令快取、除錯支援和可選用的AHB平台。透過RISC-V FreeStart計畫,無需CPU IP前期授權費用,工程師便能設計出基於RISC-V架構的SoC。 晶心科技總經理林志明表示,RISC-V可被快速採用並創造高需求,尤其是MCU級別的應用。工程師需要小型、低功耗又高效能的商業等級RISC-V核心來打造多元的SoC。不像一般開源RISC-V CPU不僅功能有限、缺乏說明文件,還須先經SoC工程師驗證;而採用商業等級的晶心科技N22 CPU便能跳過這些耗時又無法增加最終SoC價值的步驟,並將寶貴研發資源集中於提升產品價值。 晶心科技技術長暨執行副總經理蘇泓萌表示,N22 CPU是小型雙級管線的32位元RV32I/EMAC RISC-V CPU核心,具備16或32個一般用途暫存器、乘法器以及壓縮指令。N22也支援許多獨特可配置功能,例如硬體堆疊保護的StackSafe、有效管理能源的PowerBrake、可有效精簡程式碼技術的CoDense、以及提升效能的本地記憶體和指令快取。FreeStart計畫亦提供一年的技術支援和預先整合的AHB平台及常用的周邊IPs,省下尋找供應商和整合設計的時間。除此之外,RISC-V FreeStart計畫還能利用晶心科技全球下載量已超過1.5萬次的專業軟體開發環境AndeSight IDE,加速整體開發速度。AndeSight IDE現也開放免費下載,歡迎大家使用。 RISC-V FreeStart計畫已正式推出,無論是產業人士、研究界或學界都歡迎參加並簽署線上授權協議下載N22處理器來進行評估效能、實驗、研究、出版論文、專案開發或推出原型產品(Prototyping),例如FPGA或晶片樣品等等活動。FreeStart計畫亦提供量產方案,讓業界、研究機構和學術單位等都能設計商用晶片或作為研究之用。設計團隊亦能選購技術支援方案,此方案包括線上e-service技術支援、用於SoC整合的AHB平台RTL程式碼、以及一套Corvette F1 FPGA 開發板。
0

好還要更好 Arm持續提升CPU效能滿足5G需求

5G高速、低延遲、大頻寬的特性,使無線傳輸的頻寬持續加大,資料量也跟著與日俱增,且邊緣的運算需求也不斷提高。因此Arm積極布局5G相關領域,透過提供更快速的CPU處理,提升使用者體驗。 Arm市場行銷副總裁Ian Smythe表示,對於運算密集的機器學習(ML)、擴增實境(AR)與其它在裝置上全新與新興的使用案例,5G都是不可或缺的需求。它會帶來更快的速度、超高的流量(介於5~20 Gbps)、全新的觀賞體驗、8K解析的影片串流,以及360度影像。 Ian也提到,5G就緒是一個前所未有的機會,而目前最重要的就是要能夠支援各種新興案例和服務類型所需的龐大運算量。5G的推出可能會帶來許多系統設計挑戰,這些挑戰將集中在三個方面,尺寸、功耗和效能。如果產品不符合標準,5G的機會將是多餘的。 然而5G的速度提升對於設備的功率和散熱將是一大挑戰,且設備和電池越來越薄,因此設計也更加困難。此外,5G更高的傳輸量將挑戰整個系統運算的極限。因為5G有無限的潛力,但仍然有許多未知的挑戰。但Ian表示,客戶對運算量的需求是永無止境的,而Arm的目標就是提供更快的CPU處理效能,讓客戶可以有良好的使用體驗。 為此,Arm推出了Cortex-A77,Cortex-A77在提供效能與效率提升的同時,全新CPU也延續當初Cortex-A76所實現的各種功能。把時光回溯到2018年,Cortex-A76超過20小時的電池續航力是當時的關鍵功能,而Cortex-A77也將持續此一趨勢。這意謂著與Cortex-A76一樣能提供多日的電源續航力,且效能更提升。 Ian透露,Arm也計劃於2020年推出一個效能更好的產品。由於人們對運算量與傳輸速度的要求不斷上升,Arm承諾將不斷提升CPU運算效能,迎接無論是5G或是其他未來的挑戰。
0

高整合PMIC新功能發威 高密度運算應用小巧省電

虛擬實境系統 虛擬實境(VR)頭盔電路框圖如圖1所示。VR頭盔屬於高密度運算應用環境。圖像顯示要求專用的圖形處理器(GPU)和影像處理器(IPU)來增強用戶體驗。音訊處理部分則要求高速數位訊號處理器(DSP),而整個系統由中央處理器(CPU)協調。 圖1 VR頭盔電路框圖 VR系統需要經過優化的電源管理方案,以支援資料處理、通訊和感測器功能。負載是動態的,並趨向於使用更低的供電電壓,這對負載瞬態電壓的跌落要求將更加嚴格。由於處理器所在設備會包裹在頭部周圍,散熱成為選擇電源管理IC的另一個關鍵指標。  AP電源管理方案 圖2所示為典型的VR電源管理方案,以及系統運行所必需的協助工具。須要多路電壓輸出為CPU、記憶體及其他功能電路供電。即時時脈(RTC)和32kHz晶振(XTAL)支持高精確度計時。GPIO擴展器提高通斷控制靈活性以及模組和感測器管理。 圖2 典型AP電源管理 如果使用分離IC實現這些複雜功能,將面臨多方面巨大挑戰: 1.AP系統要求嚴格的上電順序,以便在電壓和溫度變化條件下成功啟動。這一要求很容易造成系統被過度保護、體積龐大。 2.如果在正常工作期間遭遇系統或穩壓器故障,系統必須能夠發出處理器報警並確定下一步操作。這種優先順序和順序檢測至關重要。 3.較大的方案面積、較長的PCB走線將對穩壓器效率產生不利影響,縮短設備的執行時間,增加系統發熱程度。 4.分離式設計方案增加了電路板的元件數量,事實證明這種情況會因為裝配問題造成較高故障率,以及較差的訊號完整性。 5.分離式方案中使用IC非常多,占用更多的I2C匯流排資源,造成額外的處理器資訊讀取延遲。 整合方案 全整合方案能夠克服分離式電源配置所面臨的挑戰。圖3所示為單晶片整合PMIC為AP供電的示意圖,可有效減小PCB尺寸、重量和體積,且不會犧牲效能。 圖3 全整合式AP電源管理 MAX77714為完備的電源管理IC,特別適合運用於系統單晶片(SoC)應用處理器功能。兩路大電流降壓調節器(SD0和SD1)優化用於AP的CPU和GPU供電,且輸出電壓支援動態電壓調節(DVS),範圍為0.26V~1.52V。輸出級MOSFET的RDS(ON)經過優化,提供優異的轉換效率,如圖4靜態分析所示。這些調節器也支援強制脈寬調變技術,大幅降低輕載條件下的紋波。另外兩路調節器(SD2和SD3)具有較寬的輸出範圍,通用性更強。全部四路開關穩壓器均具有內部補償,將外部元件需求降至最低。 圖4 效率優勢 MAX77714還提供9路可靈活配置的低壓差(LDO)線性穩壓器,電流範圍為150mA~450mA,適用於系統的雜訊敏感電路供電。全部LDO都具有兩種軟啟動速率,以限制啟動期間的浪湧電流,支援較寬的輸出電壓範圍。8個GPIO接腳可靈活配置。其中4個GPIO接腳可配置用作電源排序(FPS)控制,3個GPIO接腳可配置為32kHz時脈輸出,用於同步外部系統。最後,第8個GPIO接腳則可配置為系統喚醒接腳。 即時時脈配合外部晶振工作,提供計時和喚醒功能。如果不使用該功能,則可使用內部矽振盪器,以節省BOM成本。可靠的開/關控制狀態機驅動FPS實現上電/斷電、故障處理和電源模式控制,最大程度減少AP的介入。此外,整合看門狗計時器用於系統監測,避免AP操作掛起狀態。 PMIC採用70焊球、4.1mm×3.25mm ×0.7mm、0.4mm焊距晶圓級封裝(WLP),是空間受限應用的理想選擇;此外,較高的工作頻率允許使用小尺寸被動元件,最終獲得PCB面積僅為230mm2的總體方案(圖5)。 圖5 PCB 230mm2 PMIC具有多個可配置暫存器,可以透過I2C進行自訂,實現眾多產品的量身定制。 虛擬實境應用中的AP供電在靈活性、效率和尺寸方面都帶來了諸多設計挑戰。高度整合的PMIC方案提供靈活配置,非常適合各種空間受限的應用處理器供電。低RDS(ON) FET提供優異的轉換效率,同時高頻工作允許使用小尺寸被動元件,進一步降低PCB尺寸和成本。 (本文作者為Maxim半導體工程師)
0

鞏固資料中心市場優勢 英特爾攜產業龍頭成立CXL聯盟

繼NVIDIA正式宣布併購以色列晶片製造商Mellanox Technologies之後,英特爾(Intel)隨即發布將攜手阿里巴巴、思科、Dell EMC,Facebook、Google、Hewlett Packard Enterprise、華為和微軟等產業龍頭,共同成立Compute Express Link (CXL)聯盟,以開發CXL技術,藉此鞏固在資料中心市場的優勢地位,並建立更完善的高速互聯生態體系。 英特爾資料中心事業群執行副總裁暨總經理Navin Shenoy表示,不同產業所面臨的共通挑戰,便是需要從大量資料中獲取更多價值。為此,該公司與阿里巴巴、思科、Dell EMC,Facebook、Google、Hewlett Packard Enterprise、華為和微軟合作成立聯盟,開發CXL技術,這是一種開放式互聯技術,可提高效能,並消除CPU和專用加速器的運算密集型工作負載瓶頸。 Shenoy進一步說明,資料的爆炸性成長和專業工作負載,如壓縮、加密和人工智慧(AI)的快速創新,都使得異質運算逐漸興起,其中專用加速器能與通用CPU並行工作。這些加速器需要與處理器之間有高效能的連接,並且在理想情況下能共享公共儲存空間以減少負擔和延遲。CXL是一種關鍵科技,可以實現加速器和CPU之間的記憶體一致性,提供極高的頻寬,並使用基於PCI-Express Gen 5且易於理解的基礎架構。 具體而言,CXL在CPU和工作負載加速器(如GPU、FPGA和網路)之間建立了高速、低延遲的相互連結,能維持裝置之間的記憶體一致性,允許資源共享以實現更高的效能,降低軟體堆疊複雜性並降低整體系統成本。 Shenoy指出,雖然市場上存在其他的互聯性協議,但CXL獨特之處在於能夠提供CPU/裝置記憶體一致性,降低裝置複雜性,並且在單一科技當中整合產業標準的實體和電子介面,以實現最佳的隨插即用體驗。 總結來說,CXL技術旨在解決CPU和專用加速器不斷成長的高效能運算工作負載,滿足人工智慧、媒體、圖像和語言處理、加密與其他領域的新興資料處理應用。預計CXL第一代規格將在2019年上半年提供給聯盟成員,預估將從英特爾的2021資料中心平台中首先看到整合CXL科技的產品,包括Intel Xeon處理器、FPGA、GPU和SmartNIC。
0

揪團搶攻AIoT商機 台灣RISC-V聯盟成軍

為讓台灣資通訊產業進入人工智慧+物聯網(AIoT)客製化設計核心,並從嵌入式CPU開放架構上切入商用市場,台灣RISC-V聯盟在3月7日舉辦啟動儀式,同時舉辦RISC-V開放架構與AIoT應用技術研討會,期透過產、學、研三方合作方式,共同協助將RISC-V開放架構導入台灣,並串聯海內外RISC-V生態系資源,讓台灣資通訊產業在AIoT應用上,成為重要核心解決方案供應鏈之一。 台灣RISC-V聯盟啟動儀式合影。由左至右依序為:晶心科技林志明總經理(聯盟副會長)、經濟部工業局呂正欽副組長、台灣物聯網產業技術協會黃崇仁理事長、科技部工程司徐碩鴻司長、力晶科技王其國總經理(聯盟會長)、智成科技黃振昇總經理(聯盟副會長)。 具開放原始碼特性的新興處理器指令集架構RISC-V可望加速在台發展。在台灣物聯網產業技術協會(TwIoTA)理事長黃崇仁倡議,與力晶、智成、神盾、晶心、聯發科、瑞相、力積電、力旺、嵌譯等企業協助下,台灣RISC-V聯盟7日正式成立,未來將致力推動RISC-V架構在台灣發展,建構完整生態圈,協助台灣產業順利從嵌入式中央處理器(CPU)開放架構切入,搭上AIoT應用大商機。 台灣RISC-V聯盟王其國會長表示,聯盟成立主要目的,是希望透過產、學、研三方合作方式,共同協助將RISC-V開放架構導入台灣,並串聯海內外RISC-V生態系資源,讓台灣產業從研發、設計到應用,都能具備AIoT整合能力,並搭上5G通訊趨勢與商機,進而提升台灣產業競爭力。 黃崇仁在致詞時提到,RISC-V開放架構可以讓廠商快速開發新應用,尤其對於新創業者來說,不僅能在開發階段省下授權費用,也能依照自己需求增加專屬指令集,而不受原始授權限制,是台灣科技產業的新機會,值得大家一起投入。 上海芯原微電子董事長,同時也是中國RISC-V聯盟理事長戴偉民,也特地來台分享RISC-V在中國的發展狀況,他指出,中國CPU一直朝著自主、可控、創新繁榮之路前進,而RISC-V將是極佳的發展機會。他分析,舊有的CPU商業模式,是先尋找供應商,然後取得其指令集架構;而RISC-V所建構的新商業模式,則是先選擇RISC-V指令集架構,再尋找供應商,搭建自己的核心(Core),或採用開放資源的Core。RISC-V在獲取CPU Core資源上擁有極大的自由度,有助於創新的發生。 戴偉民談到,2018年RISC-V已逐步在中國商業化並建立生態圈,包括華為、中興微電子、獵戶星空、華米科技、阿里巴巴旗下的中天微電子、君正、芯原、樂鑫、廈門半導體、致象爾微電子(Tangram Technologies)、芯來科技(Nuclei System Technology),以及中國清華大學、中科院計算所等,都已投入RISC-V發展,甚至已有成果推出。2018年10月,中國RISC-V產業聯盟也正式成立,至2019年1月底,已有99家廠商加入。   中國RISC-V生態現況 戴偉民認為,人工智慧與物聯網將是RISC-V發展的兩大機會。在AIoT應用當中,開發專用的嵌入式CPU可以有效提高效率,而RISC-V開放架構的推出,對於想要開發專有領域架構用CPU的廠商來說,不僅可以縮短開發時程,也能降低授權所需成本。他認為兩岸能夠在RISC-V開放架構上進行合作,並且開發各式各樣AIoT應用,進而擴大市場規模與應用商機。 晶心科技總經理,同時也是台灣RISC-V聯盟副會長林志明也表示,RISC-V開放架構可以讓IC設計業者依照需要,增加特用指令集,進而針對消費電子、通訊與物聯網、電腦運算與儲存、工業應用與影像監控等領域,推出具備端運算或AI運算能力的嵌入式CPU,強化相關應用領域效能,也藉此為廠商創造利基與商機。 林志明指出,要健全台灣RISC-V生態圈,首要須建立起基於RISC-V架構的晶片與系統兩大支柱,期望台灣資通訊及IC設計領域的業者都能一同加入,透過共同分工,開創可獲利的商業模式,做大市場大餅。他也邀請對RISC-V架構有興趣的業者,參與RISC-V基金會在3月12、13日於新竹市國賓飯店舉行的研討會,進一步了解RISC-V指令集架構的發展現況與未來機會。   台灣RISC-V聯盟期望建立的生態體系  
0

瑞薩發表新方案加速感測器網路閘道器設計

瑞薩電子近日宣布,推出新的IO-Link主站開發套件,以加速開發在工廠智慧化中,用於工業網路設備上,以IO-Link為基礎的應用。 RZ/N1S IO-Link主站解決方案,可降低物料清單(BOM)成本,並縮小尺寸。該解決方案由兩個獨立執行的CPU來支援,並與大容量的內建SRAM同時運作。IO-Link主站有8個埠,由一顆CPU控制;另一顆CPU採用R-IN引擎架構,而且支援工業乙太網路,用來與上層(如PLC)通訊,不必再用任何外部微控制器、微處理器,或是DDR之類的記憶體。將兩個CPU整合在一個12mm×12mm的小型LFBGA封裝中,也有助於設計出小巧的PCB。 開發套件包括由TMG所提供的電路板,以及通過預審的樣本軟體。電路板有8個IO-Link連接器,讓開發人員可以馬上連接IO-Link從屬設備,並啟動評估流程。開發套件易於使用,有利於縮短從原型到量產流程的時間,並有助於減少工程師的開發負擔。 RZ/N1S IO-Link主站解決方案強大的開發環境將系統評估期縮短了六個月,全功能開發套件,讓使用者可以輕鬆的馬上開始評估,並加快產品上市速度。另外,電路板提供快速原型設計,具有八埠IO-Link連接,並且可以連接到任何IO-Link從屬設備。合作夥伴TMG TE的預審樣本軟體,亦縮短了傳統上從原型到量產所需的時間。 25年來,瑞薩為工業自動化市場提供了各種解決方案,並為客戶提供了工業4.0的支援。這個全新的IO-Link主站解決方案,由TMG支援其協定堆疊,將幫助開發人員更輕鬆,更快速地將創新的應用產品導入市場,並於工廠智慧化中,開拓了使用以IO-Link為基礎的應用產品。
0

運算力效能跳躍成長 專用型語音DSP設計嶄露頭角

AI語音服務越來越多樣化,例如化身家庭管家、私人主播,或營養管理師角色,為消費者提供即時又便利的服務,其背後AI演算法的運算能力更是不斷強化,進一步刺激專用型語音DSP的需求。 Cadence亞太區IP銷售總監陳會馨表示,AI語音辨識需求急速攀升,帶動IP相關產品的詢問度與訂單快速增加,同時也造成應用處理器(AP)設計產生改變,催生專用型語音DSP設計當道。 事實上,早期智慧音箱發展起飛時,內部大多採用Arm為基礎的CPU架構,但從2016年開始,許多晶片商為了滿足智慧語音識別處理所需的效能,開始研發專用的語音處理晶片,也開始導入語音DSP在其中。追根究柢,導致晶片設計改變,主要原因在於「運算能力需求的增加」。 眾所皆知,在智慧語音識別過程中,首先須要對進來的語音做前處理,此處理過程包含多麥克風陣列、遠場、波束增強、噪音消除等功能,這些技術對於在地端的運算能力有龐大要求,促使語音DSP技術於近兩年發展快速。換言之,過去可能是單一通道處理技術,如濾波的技術,演變至今,有許多神經網路技術也開始導入其中。 陳會馨指出,現有許多噪音辨識乃是透過人工智慧學習演算法,對原始資料進行分類,進而瞭解資料內部結構,該技術稱之為非監督式學習(Unsupervised Learning Network)。這種演算法的引進,對於晶片硬體的運算能力要求將會比過去AP晶片的要求高出許多,若採用舊有AP晶片技術,將難以滿足此類型技術的運算能力需求。 陳會馨分析,過去AP設計大多並未導入DSP設計,僅採用Arm基礎的CPU架構。雖然仍有部分廠商採用通用型DSP進行訊號處理,但相較於一顆專為語音辨識量身打造的語音DSP,後者能採取較低的工作頻率,完成AI語音所需的工作運算能力與技術規格要求,對於語音處理的效能也將相對提升。基於此,專用型語音DSP設計,無疑開啟另一波殺手級AI語音應用的關鍵推手。
0

ACAP平台彈性/智慧高 Xilinx轉型全面擁抱AI

2012年的ImageNet機器學習影像辨識學術競賽,被喻為是正式掀起這一波人工智慧(Artificial Intelligence, AI)浪潮的關鍵活動之一,GPU平行運算架構在圖形辨識上的高效能,讓深度學習網路可以大幅增加層數,以提升影像辨識準確率;也旋即於2015年以3.57%的錯誤率超越人眼,揭開AI產業化與產業AI化的大門,運算平台除了近期超熱門的GPU之外,CPU、FPGA與新興的神經網路處理器(NPU),更亟欲搶占AI深度學習網路運算與推論市場大餅。 人工智慧發展全面展開,可編程邏輯廠商美商賽靈思(Xilinx)認為,未來已經沒有一個架構可以滿足所有的應用需求,因此該公司正式踏上轉型之路,2018年3月啟動策略轉型工作,宣示從元件廠商轉型為平台廠商,提出自行調適運算加速平台(Adaptive Compute Acceleration Platform, ACAP),並舉辦賽靈思開發者大會(XDF),發表未來幾年的技術與產品重點,全面擁抱人工智慧的發展趨勢,以資料中心(Data Center)為發展策略的起點,目標為打造靈活應變、萬物智慧的世界。 自行調適/運算加速/平台化策略 多年來以可編程邏輯元件技術立足產業的Xilinx,為了在AI的創新浪潮中注入下一波成長動能,啟動成立以來最大規模的轉型工程,Xilinx總裁暨執行長Victor Peng(圖1)表示,在AI無所不在的時代,相關應用日新月異,晶片設計週期已經落後創新的速度,FPGA彈性的特點則可以應用在AI的創新上。目前一般新晶片設計週期高達24個月,透過ACAP平台的協助,可將AI模型加以拆解,變成數個不同的發展(Develop)、優化(Optimize)、部署(Deploy)流程,該平台動態範圍廣泛彈性,可針對不同的應用調整需要的加速範圍。 圖1 Xilinx總裁暨執行長Victor Peng表示,該公司自行調適運算加速平台ACAP目標為打造靈活應變、萬物智慧的世界。 因此Xilinx未來不再是元件供應商,而是平台化解決方案開發與供應商。而資料爆炸、AI興起、摩爾定律放緩,顛覆了原有的市場和業務,Peng認為,平台策略在這樣的大環境下中也就顯得更加重要,系統和基礎設施在全球迅速擴張,對於運算能力和頻寬也有了前所未有的要求。同時,也要更加迅速地滿足不斷變化的要求和標準。就像自然界「物競天擇,適者生存」的自然法則一樣,在數位世界,靈活應變的系統也是最具彈性和可持續性的。 Xilinx於10月推出第一款ACAP平台產品Versal,Peng指出,Versal字面上是由Variety與Universal組合而成,希望在技術與應用上可以兼顧多樣性與通用性。Peng強調,ACAP平台是整體軟體的堆疊,不僅僅是晶片,還包括高整合度工具、最佳化函式庫、作業系統等,還有AI框架標準,只須利用符合業界標準設計的流程就能針對其硬體與軟體進行編程與最佳化,針對整體應用的加速,而不僅止於深度學習網路。 Versal架構專為AI應用開發 Versal的架構將發展兩個系列、六個應用區隔,兩個系列以有無AI核心為主要差異,未搭載AI引擎的系列,運算能力由低至高為Prime、Premium以及HBM三個產品線;而搭載AI引擎的系列,主要以應用區隔為AI核心、AI邊緣以及AI RF系列。未搭載AI引擎系列,針對市場上廣泛適用性進行設計,並就作業負載的連結與線上加速進行最佳化。搭載AI核心的系列,針對雲端、網路以及自駕車應用進行最佳化,該系列配有5個元件,並提供128至400個AI引擎。 在架構上,Xilinx FPGA與SoC產品管理暨行銷資深總監Kirk Saban(圖2)解釋,Versal架構中有幾個主要的核心,包括:純量處理引擎(Scalar Processing Engine),搭載Arm Cortex-A72與Arm Cortex R5應用處理器,還有可完全軟體編程的平台管理控制器;自行調適硬體引擎(Adaptable Hardware Engine),可動態重新配置,即時加速能力最高達八倍;DSP引擎可提供高準確性浮點運算與低延遲,針對客製化資料路徑的細微性控制;AI引擎具有高傳輸率、低延遲與高效率,可協助AI推論與高階訊號處理,搭配先進記憶體和介面技術,可提供強大的異質加速能力。 圖2 Xilinx FPGA與SoC產品管理暨行銷資深總監Kirk Saban解釋,自行調適硬體引擎,可動態重新配置,即時加速能力最高達八倍。 而在軟體支援與開發環境部分,Xilinx軟體業務執行副總裁Salil Raje說,AI人工智慧有兩個階段,訓練和推論。在訓練階段,資料科學家將海量的資料放到模型中,然後微調模型、改善模型以減少誤差,之後將訓練模型部署到應用當中。在推論過程當中,資料量相對較少,在推論階段,回應速度與功耗就顯得更加重要,如果部署在搭載電池的邊緣設備當中,要盡量降低功耗。未來幾年,推論需求的成長性將明顯高於訓練(圖3)。 圖3 AI推論需求將持續攀升 資料來源:Barclays Research(05/2018) AI創新與應用日新月異 而推論帶來的挑戰包括:AI創新的速度,低延遲、高通量和高效能與整體的應用加速。Raje指出,幾年前AI關注圖像的分類以及推薦的引擎,但是AI應用和AI模型的使用數量成長的速度非常快,包括目標識別、分割、語音辨識、異常檢測等,在每個應用當中都有很多的創新發生在AI的模式上。2012年的AlexNet促成AI模型的大爆炸,在過去六年,絕大多數的創新都是為了改善精確度。最近則是想提高AI模型的效率,以應用於行動裝置和IoT終端。 現在AI的應用、AI模型和精度方面有很多的創新,Raje舉例,有一個最先進的深度學習網路,等專為其設計的晶片生產時,技術已經產生了變化,此固定功能晶片,只為了支援一個舊的網路架構。所以固定晶片架構不是好選項,要靈活應變的硬體如賽靈思FPGA和ACAP元件,使得使用者能夠客製資料流程以針對最先進的網路,同時可彈性調整,而不需更換晶片。靈活應變的硬體也能夠客製記憶體的層次結構,可以用更多的On...
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -