技術頻道

碳化矽MOSFET具有較低的導通電阻，可以在開關狀態之間快速地來回切換。因此，它們比絕緣閘雙極性電晶體(IGBT)消耗的功率小得多，IGBT具有較慢的關斷速度和較高的關斷開關功率損耗。此外，碳化矽的寬能隙(Wide Bandgap)使碳化矽元件能夠在高壓下運轉。相反地，矽基MOSFET不能同時實現高阻斷電壓和低導通電阻。因此，碳化矽元件在高功率應用中變得越來越重要。 圖1　閘極驅動評估平台包括主機板、兩個外掛程式閘極驅動器模組，以及支援高達5,000瓦輸出功率的散熱器和風扇 由於碳化矽元件具有較高的功率水準，因此設計人員必須評估碳化矽元件本身及其閘極驅動器電路。碳化矽技術仍是較新的技術，因此目前在各種條件下的元件性能還沒有得到充分的發揮。 評估平台將協助設計工程師評估在轉換器電路應用中連續運轉的碳化矽MOSFET、碳化矽肖特基二極體以及閘極驅動器電路。有助於加速碳化矽功率轉換器的設計週期，進而加速最終產品上市。 功率轉換電路設計挑戰 為了使功率輸出和功率轉換電路的效率最大化，設計人員必須確保： 電源設備可在額定功率和電流下運行，並提供負載足夠的功率。 電路將內部功率損耗降至最低，以獲得最大效率。 該設計包含用於碳化矽功率元件的保護電路。 印刷電路板(PCB)布局大幅減少寄生電感和電容。 電磁干擾(EMI)輻射在允許範圍內。 該設計使用最少的無源元件，有助於降低成本、尺寸和重量。 閘極驅動器有助於實現上述目標，並可將熱能維持在規定的溫度額定值內。 圖2則為閘極驅動評估平台的簡化圖。其電源配置為半橋輸出式，未顯示的去耦電容器靠近碳化矽元件放置，以在元件切換期間保持電源電壓；去耦電容器和碳化矽元件兩端的電容器作為低通濾波器，以消除直流電源線上的開關雜訊；下方則為閘極驅動環路中的寄生電容和電感。 圖2　閘極驅動評估平台簡化圖 閘極驅動評估平台可幫助設計人員應對這些挑戰。該平台可以連續在高功率下運轉，以表徵所選碳化矽MOSFET和二極體的性能。該平台還可以在多種測試條件下比較不同的閘極驅動器，並可評估閘極驅動器的熱能表現、抗電磁干擾能力，以及驅動功率元件的能力，以使其高效運轉。最後，該平台可對設計進行分析，以提高效率、減少EMI、降低成本、減小尺寸和減輕重量。 閘極驅動評估平台本質上是一個功率級參考設計平台，它由一個主機板和一個以半橋配置的兩個碳化矽MOSFET-碳化矽肖特基二極體對組成。半橋電路在800伏直流總線電壓下可輸出最大5,000瓦的功率。主機板可以容納兩個獨立的閘極驅動器模組板，每個開關位置一個。因此，不同的閘極驅動積體電路和閘極驅動設計可以快速方便安裝在主機板上，以評估閘極驅動性能以及驅動器如何影響輸出功率。 閘極驅動評估平台的第三個主要元素是熱管理，其針對散熱器和冷卻MOSFET-二極體對的風扇。散熱器風扇子系統使功率電路能夠在頻率高達200kHz的MOSFET二極體對切換時，連續輸出高達5kW的功率。 閘極驅動評估平台的印刷電路板布局最小化迴路電感和電源電路與閘極電路之間的耦合；兩個閘極驅動電路則允許獨立評估頂部和底部閘極的驅動品質。 碳化矽MOSFET和二極體的選擇以及閘極驅動器的選擇是功率轉換設計最重要的關鍵。MOSFET必須具有電壓、電流和功率規格，才能滿足轉換器的要求。閘極驅動器有更複雜的要求。它應具有較寬的電壓範圍和足夠的輸出電流來驅動功率MOSFET。 圖3使用降壓轉換器作為負載的閘極驅動器開關損耗測試。此處顯示的是閘極驅動電壓、MOSFET漏源電流和MOSFET漏源電壓。 圖3　使用降壓轉換器作為負載的閘極驅動器開關損耗測試 推薦的驅動電壓為15至20V，以便將MOSFET切換到導通狀態；推薦電壓為0至-5V，以便將MOSFET切換到關閉狀態。閘極驅動器的峰值輸出電流範圍為1至15A，具體取決於MOSFET的功率處理能力。驅動器需要提供高脈衝電流，以減少開關瞬態期間MOSFET的開關損耗。此外，高持續電流和較小的外部閘極電阻可降低碳化矽MOSFET的高頻開關期間的驅動器溫度。 快速碳化矽MOSFET開關引起的高dv/dt使得高共模電流將流經閘極驅動器和功率轉換電路的其餘部分；高共模電流會影響控制電路中的參考電壓節點，進而導致誤操作。共模電流的大小由MOSFET dv/dt和共模電流路徑中的阻抗決定。因此，閘極驅動器積體電路及其電源都需要較高的隔離阻抗以減小共模電流。而閘極驅動器的隔離電容應小於1pF，電源的隔離電容則應低於10pF。 閘極驅動器實現電路穩定運作 傳統的做法是由光耦合器隔離，新的整合電路技術則可以採用電感或電容隔離，這些新方法被稱為數位隔離器技術。光耦合器和數位隔離器既有優點也有缺點—光耦合器提供電流，進而使其輸入不易受到EMI的影響。但是，光耦合器不能處理像數位隔離器一樣高的資料傳輸速率，並且會帶來更長的脈衝寬度失真時間。脈衝寬度失真時間是指透過驅動器積體電路的訊號延遲時間。在半橋電源轉換拓撲中，過多的延遲會產生波形失真和低頻雜訊。 光耦合器的性能隨驅動器電壓、溫度和設備壽命改變而變化。使用數位隔離器的驅動器在整個溫度範圍內具有更穩定的參數。由於數位隔離器在電壓輸入下運轉，因此它們更容易受到EMI的影響。但總體來說，與使用碳化矽MOSFET功率轉換電路閘極驅動器中的光耦合器相比，數位隔離器更穩定的運轉參數使其成為更好的選擇。 對於大功率電路，必須採用保護機制來防止元件熱失控以及由於故障而損壞元件和電路。強烈建議採用帶有保護電路的閘極驅動器積體電路。閘極驅動積體電路應具有去飽和(De-sat)保護，故障情況下的軟關斷、米勒(Miller)鉗位電路和欠壓鎖定(UVLO)。 發生負載短路時，去飽和保護電路會關閉MOSFET。軟關斷可避免較大的瞬態電壓過衝，並在直通故障期間(兩個MOSFET同時導通)關閉MOSFET。Miller鉗位電路透過從寄生漏極-閘極電容中釋放電流來避免直通條件，進而避免閘極電壓的瞬態上升。鉗位電路可防止MOSFET在應處於關閉狀態時導通。如果用於閘極驅動器輸入或隔離輸出電路的電壓供應過低，則UVLO電路會關閉閘極驅動器，以保護MOSFET免受錯誤的開關時序的影響。這些保護電路確保更堅固和安全的電源轉換電路。 PCB板布局對動態電路(如高效功率轉換電路)的性能則有重大影響。PCB走線和接地層的寄生電容和電感會增加電路中的寄生電容和電感；閘極驅動迴路中的寄生元件會降低MOSFET的開關性能；閘極-源極電容則迫使閘極驅動器積體電路產生更高的驅動電流。雜散電感會增加閘極-源極電壓的過衝，並導致在MOSFET開關期間產生振鈴。 為了減少雜散電容和電感，可將閘極驅動器、閘極電阻和去耦電容靠近MOSFET閘極，使閘極路徑盡可能較短。透過將閘極返回路徑直接布置在閘極電源走線的正下方，可將環路電感降至最低。最大化MOSFET閘極走線和漏極走線之間的距離，以減小閘極-漏極電容的大小。這種做法會切斷進入閘極的電流，進而降低米勒效應。 此外，電源轉換電路下方的接地層會增加電容耦合；避免在使用MOSFET開關的功率轉換電路中使用接地層。所有這些PCB布局建議均已在閘極驅動評估平台中實施，以避免訂製測試板的設計、布局和測試(圖4)。 圖4　產生波形的測試條件：輸入電壓=800V、輸出電壓=400V、開關頻率=100kHz、輸出功率=2.5kW 閘極驅動評估平台透過使用不同的閘極驅動積體電路，可以方便比較開關損耗和開關瞬態，並考量在連續開關條件下運轉的降壓轉換器，評估閘極驅動器的情況。降壓轉換器的運轉頻率為100kHz，輸出為2.5kW。 驅動器整合電路的驅動能力和所使用的外部閘極電阻將影響碳化矽MOSFET的開關瞬變和整體開關損耗。在此測試中，第一個閘極驅動器的額定驅動電流為14A，第二個閘極驅動器的額定驅動電流為2A。每個閘極驅動器均使用10Ω和1Ω閘極電阻進行測試(圖5-1)。 圖5-1　具有兩個不同驅動器積體電路和一個10Ω閘極電阻的MOSFET導通瞬變。 10Ω閘極電阻消除了閘極驅動器性能上的差異。10Ω的閘極電阻會降低MOSFET的瞬態開關速度，進而增加開關損耗。高輸出電流驅動器和低輸出電流驅動器之間的差異更加明顯。當以較低的閘極電阻使用高輸出電流驅動器時，MOSFET的開關速度更快。與較高的閘極電阻相比，較低的閘極電阻確實在開關轉換期間產生更多的振鈴。設計人員必須找到閘極驅動器、閘極電阻和MOSFET的較佳組合，以大幅降低開關損耗(圖5-2)。 圖5-2　具有兩個不同驅動器積體電路和一個2Ω閘極電阻的MOSFET導通瞬變。 閘極驅動器評估平台可藉助散熱器和風扇來評估驅動器積體電路的熱能表現，這些散熱器和風扇使MOSFET能夠在連續開關輸出狀態下運轉。該平台還可用於測試驅動器保護功能。 簡而言之，閘極驅動評估平台是一種有助於評估碳化矽元件和閘極驅動器的工具。透過將閘極驅動模組插入主板，設計人員可以很容易比較不同閘極驅動器積體電路的效率和熱能表現。設計人員可以使用評估平台上的PCB布局技術和推薦元件來克服碳化矽元件的設計挑戰，進而開發高效、熱可控和受保護的電源轉換電路。因此，該評估平台可以更快設計高效的功率轉換電路，並加快產品上市時間。 (本文作者皆任職於Littelfuse)

多射頻系統共存及抗干擾設計面臨新挑戰 從射頻的角度來看，5G技術先進性的原因之一是因為5G通訊設備工作在更高的頻率，擁有更多頻寬。根據3GPP的定義，5G包括了如下圖所示的兩個頻譜範圍，分別是Sub-6GHz和毫米波(mmWave)頻段，在每個範圍內又細分了數十個頻段號，分配給不同國家的不同電信運營商使用。 以中國為例，中國移動得到了2515MHz~2675MHz和4899MHz~4900MHz兩個頻段，中國電信得到了3400MHz~3500MHz頻段，而中國聯通則被分配到了3500MHz~3600MHz頻段，放眼全球則各個電信運營商頻段的分配就更加複雜。 不同頻段在5G通訊設備裡，都對應著特定的射頻前端系統的硬體支援，對於5G通訊設備而言，如何在擁擠而複雜的頻譜環境中讓自己不被其他頻段設備干擾就成為了設計師必須要考慮的問題。 此外，5G移動終端設備除了支持5G通訊制式以外，還必須向下相容老的移動通訊制式，比如2G GSM、3G WCDMA/CDMA2000/TDSCDMA、4G TD-LTE/FD-LTE等在未來相當長時間內仍然會繼續提供服務，所以隨著通訊技術的不斷發展，通訊設備上務必會搭載越來越多種類的通訊系統(圖1)。 圖1　典型5G手機的手機模擬模型 比如華為推出的Mate 30 Pro 5G手機，便採用了最先進的5G天線設計，機身共有21根天線，搭載了包括5G、4G、3G、2G、Wi-Fi、BT、GPS、NFC等在內，多達8種無線通訊系統，這些系統在單獨工作的時候不會產生干擾問題，但當不同的通訊系統同時工作的情況下，產生的互調/交調頻譜分量或者雜訊信號很可能被抬高，導致某些極度敏感的無線系統(比如GPS)被嚴重干擾到無法正常工作。 5G通訊技術下，物聯網應用場景大量爆發，除了移動通訊設備外，在汽車、工業設備，國防設備等平台上也會搭載包括5G通訊在內的導航、探測、通訊、測控、數傳等眾多射頻系統，豐富多樣的系統特性包括了複雜的調製類型、超寬的頻率範圍、豐富的功率電平等。 這些平台上往往包含數十個射頻發射設備，這些發射設備中的倍頻器、混頻器、功率放大器等由於諧波洩漏、雜散輻射等會產生大量的交調產物，而擴頻調製、調頻工作等使雜散輻射頻譜大量增加。 同時這些平台上還包括了相當數量的射頻接收設備，這些接收設備的工作頻段各有不同，其敏感頻率(如鏡像頻率、諧波頻率等)也各有不同，隨著軟體無線電、數位化中頻、寬頻接收等技術的採用，使這些接收系統受到干擾的潛在風險大大增加，這些複雜的電磁干擾以及與電磁頻譜相關的軍事力量、設備、系統和平台的影響，成為決定整體系統和平台效能至關重要的因素。 射頻系統抗干擾模擬方案需具備五大要素 ANSYS射頻系統抗干擾模擬方案提供了一個複雜射頻環境中電磁干擾模擬的資料管理與分析的整體框架，將尖端的模擬引擎與多保真參數化模型相結合，實現對任何環境下共址干擾的準確預測，如運載平台、通訊基地台以及個人電子設備的共存和靈敏度降低等。並且針對不同傳真度登記的已知數據，可以進行不同層級的模擬分析。 這套模擬解決方案的設計理念是允許設計師在設計早期階段就開始模擬，直至整個系統設計完成後的維護階段。在設計和整合的早期就可定位出共址干擾問題，當定位出干擾問題，在對設備或系統進行否認和修改之前，便可以在軟體中進行改善策略的探索對比，從而說明客戶節省大量成本。 射頻系統共址及抗干擾模擬解決方案，所需要注重的能力包括以下幾個方面。 內建無線電模型庫和RF部件庫 多通訊系統共存情況下的射頻抗干擾模擬的第一步是對射頻系統的建模，射頻系統包含了收發機、濾波器、雙工器、放大器、混頻器、天線等諸多元件，能夠支援用戶方便快捷地實現射頻系統建模成為抗干擾模擬工具的重要技術要求。 ANSYS EMIT內置了多種通用的無線電模型庫(圖2)，包括GSM、CDMA、WCDMA、LTE、GPS、Wi-Fi、藍牙、VHF/UHF通訊、SINCGARS、CDL等許多通用的無線電模型，使用者可以直接調出使用。對於實現特殊功能的定制化無線電模型，客戶也可以通過參數化輸入對其發射頻譜和接收頻譜進行定義，也可通過導入測試資料的方式實現對未知無線電模型的建模。 圖2　EMIT內建的無線電模型庫以及可擴充的無線電模型 EMIT軟體中的無線電模型(Radio)可以是收發信機(Tranceiver)、發射機(Transmitter)或接收機(Receiver)，一個無線電模型中可以定義多個頻段(Band)，EMIT可對每個頻段配置相應的頻率、功率電平、調製方式等無線系統參數。對於發射機頻譜可以配置頻譜類別、發射功率、近端相位雜訊、遠端相位雜訊、諧波、雜散等指標，對於接收機頻譜則可以配置帶內敏感度閾值、混頻器產物、帶外雜散、飽和電平等參數。 ANSYS EMIT是用於複雜環境中射頻干擾(RFI)模擬的軟體。EMIT與ANSYS HFSS緊密配合，將射頻系統干擾分析與產業領先的電磁模擬相結合，能夠對天線到天線耦合進行建模，能夠可靠地預測多天線環境(具有多個發射器和接收器)中的RFI影響。眾所周知，在測試環境中診斷複雜環境內的RFI非常困難而且成本高昂，但是，利用EMIT的動態連結結果視圖，就可以通過圖形化信號跟蹤和診斷總結功能顯示干擾信號的源頭以及其到達接收器的路徑，從而快速確定任何干擾的根源。一旦找到干擾原因，EMIT就能快速評估各種RFI緩解措施，從而實現解決方案優化。 除了對無線電模型的快速參數化建模外，EMIT還內置包含濾波器、多工器、環形器、隔離器、功分器、放大器、線纜等在內的全面RF部件庫，這些寬頻部件模型可以生成搭建射頻系統所用的模組，這些部件模型可以利用EMIT內置參數化模型指定指標，或者通過其他模擬工具或測量獲得的特性資料生成模型。射頻系統模型中用到的無線電模型、RF部件和天線等模型的定義可保存在EMIT部件庫中以供將來使用，也可以共用給其他用戶使用。 支援多種傳真度的天線耦合模型 射頻系統的干擾路徑主要基於各系統天線之間的空間耦合，所以天線耦合資料成為決定射頻系統抗干擾模擬準確性的重要組成部分。對於設計初期的系統共存模擬驗證工作而言，該階段一般尚不具備搭載通訊系統的平台設備模型以及各系統天線的具體設計模型，所以此時並不能通過傳統電磁場模擬工具得到天線耦合資料。 而EMIT有多種天線耦合資料的定義方式，提供包括恒定耦合、路徑損耗、路徑損耗+增益、以及S參數等在內的多傳真度天線耦合資料供使用者選擇，耦合資料的精度隨之增加。 定耦合是指天線耦合量為使用者設定的與頻率無關的常數，用於系統設計初期的天線耦合度指標分配。路徑損耗天線模型的耦合量為基於自由空間內天線之間的路徑損耗，用於在設計初期考慮天線放置的不同位置對干擾程度的影響。 EMIT還可以考慮自由空間內天線之間路徑損耗以及相對方向上的增益計算得到的耦合量，用於獲悉天線設計類型之後的更準確的天線耦合資料提取，最準確的方法則是通過測試或電磁場模擬得到的寬頻S參數資料用於表徵耦合量，此資料充分考慮搭載通訊系統平台和天線的相互影響，適合用於系統設計完成後的最終抗干擾性能模擬驗證(圖3)。 圖3　EMIT多傳真度的天線耦合數據模型 EMIT內置了多種近似天線耦合模型，用於在具備更精確的天線隔離資料之前進行系統共址的抗干擾分析，在缺乏特定耦合資料的情況下，EMIT也可以用來計算避免產生干擾所需的天線間的耦合量。 快速準確的天線耦合模擬演算法 為了實現更準確的系統抗干擾模擬，使用者需要用到更準確的天線耦合資料來實現對射頻系統的建模，EMIT能夠導入天線測試資料作為耦合模型，支援使用工業標準Touchstone檔案格式描述的寬頻多埠隔離資料，而無需將所有的資料容納在單個Touchstone檔中，因為EMIT會將所有待考慮天線間的多組資料自動整合在一起。 EMIT還可以與ANSYS高頻電磁場模擬工具HFSS聯合工作，使用其商業化的電磁求解器對多天線、大尺寸的問題進行快速準確求解得到天線耦合資料。 HFSS具有的增強彈跳射線法(SBR+)求解器，利用射線追蹤技術求解天線在載入到大型平台上以後的輻射性能和耦合資料，而且SBR+在傳統的彈跳射線法基礎上添加了多種改良演算法，可以計算以前SBR演算法無法求解的邊緣電流修正、入射波衍射、陰暗區電流分佈、以及平台表面爬行波等各方面的影響，是業界最精準的射線法求解工具，可以輕鬆得到多副天線的互耦資料。 除了演算法層面，HFSS作為專業的電磁場模擬軟體還具有其他方面的巨大優勢，整合了天線設計庫，包含有數十種實際工程中常見的天線種類，使用者可以直接方便快捷地調用各種天線形式，還具備其他射線追蹤工具所不具備的物理模型，擁有與業界主流三維MCAD軟體的介面，準確高效地實現大型平台模型的導入匯出。 軟體具有強大的圖形介面，可以直觀地瞭解天線在大型平台上的輻射場圖，以及表面電流的分佈情況等。絕大多數任務都在不超過8G記憶體下完成求解，再配合HPC，利用硬體多核CPU和GPU加速，實現快速模擬得到結果。 考慮多射頻系統所有干擾因素 EMIT的1對1收發系統模擬對一對單獨Tx/Rx通道進行模擬，同時包括了收發系統相關的元件(如濾波器、電纜、放大器等)和天線的耦合度(ATA)，最後計算出接收機Rx的射頻干擾冗餘度(圖4)。 圖4　以EMIT功率流分析模擬射頻系統干擾 EMIT寬頻射頻干擾冗餘度模擬結果如圖5所示，上面的線條為接收機的敏感度閾值，該線條代表了接收機的寬頻敏感度指標。 圖5　接收通道寬頻射頻干擾冗餘度模擬結果 由於接收通道上混頻器的非線性效應，所以不僅接收帶內的干擾信號會影響靈敏度，在帶外某些頻點的干擾信號與接收混頻器進行高階互調，產生的互調產物也可能落在接收帶內，從而引起接收機敏感度惡化，所以接收通道需要同時考慮頻道內和頻道外干擾信號對靈敏度的影響。 圖5下面的線條是從發射系統耦合至接收埠的頻譜分量，低於上方敏感度閾值的頻點表示不會對接收機靈敏度造成干擾，而對超過閾值的頻點則是引起接收通道性能惡化的來源。 EMIT還能計算帶內的峰值射頻干擾餘量。由於混頻器、放大器等通道上的多個非線性器件，導致經過多次複雜交調互調後可能落在接收帶內的干擾信號譜非常豐富，如果分別考慮這些信號對接收敏感度的影響，從上面的寬頻射頻冗餘度結果來看都不會對接收系統靈敏度造成干擾。 但是，這些信號疊加起來產生的頻道內雜訊電平就很有可能超過接收機敏感度閾值，造成靈敏度惡化。所以如圖6所示，EMIT的頻道內峰值射頻干擾餘量則把多個落在接收帶內的干擾信號疊加起來，觀察是否超越了接收機閾值。 圖6　頻道內峰值射頻干擾餘量  EMIT還可以模擬當多個發射系統同時工作時，在多通道之間產生的有源互調交調產物，這些產物主要來源於兩個方面。 第一是多發射機同時工作，產生的發射頻譜耦合到接收機後與接收通道上的射頻前端非線性器件(如低雜訊放大器、混頻器等)產生的交叉調試。 第二是不同發射通道之間的互調，發射頻譜耦合到其他發射通道中，與其他通道內的非線性元件(如功率放大器、隔離器等)發生互調，得到的互調產物會由該發射通道往外二次耦合至接收通道，從而影響接收機靈敏度。 直觀的結果顯示和干擾診斷功能 EMIT提供不同層級的直觀結果顯示，通過場景矩陣結果可快速查看平台上哪個射頻系統受到了干擾，而通過電磁干擾邊限圖(圖7)，則可以完整的獲得收發通道的寬頻干擾情況，並能夠自動識別每種類型干擾的根源。 圖7　多射頻系統干擾模擬結果的可視化呈現 利用結果分組篩檢程式，用戶很容易從結果中排除特定類型的干擾(如共通道干擾)，這樣便可以看到最關心問題的結果，從結果的角度快速定位出干擾因素，從而可建議採取合適的改善措施。 EMIT的快速“what if”分析功能可以快速評估可用的干擾改善措施。例如，在調頻系統干擾分析中，可以從庫中快速拖放一個可調濾波器加入接收機通道，從而可以立即評估該濾波器的干擾改善效果。 在EMIT先進的介面下，通過高層級和低層級的分析匯總，以及內置的自動化診斷功能，用戶可以輕而易舉地把射頻系統間的干擾情況顯現出來。 常見的射頻系統抗干擾模擬案例介紹 汽車 如今，汽車總體通常搭載多個無線通訊系統，這些通訊系統的天線往往被放置得比較靠近，天線之間的相互耦合會帶來共址干擾問題，惡化部分敏感系統的接收性能，甚至使其功能徹底喪失，這就使得在汽車上的多通訊系統共址干擾影響的研究十分必要。 使用HFSS對各個天線進行三維空間輻射場性能模擬，將通過模擬得到的各天線輻射場結果搭載在汽車的相應位置上，使用HFSS的增強彈跳射線法求解器計算得到考慮汽車平台效應的各天線之間的寬頻耦合S參數結果。 圖8是汽車天線模擬結果的可視化結果。左側矩陣圖的最右側一列則反映了三個發射通道同時工作時的受干擾情況，對GPS接收設備而言，每個發射系統單獨工作時都不會影響其敏感度，但是三個發射系統同時打開後，矩陣中的深色單元框表示GPS接收設備受到干擾了。而右圖顯示出影響GPS頻道內敏感度的雜散頻譜以及其來源。 圖8　EMIT軟體多射頻系統抗干擾分析結果 為了消除受擾影響，在VHF收發機和FM接收系統通道都加上帶通濾波器，可以濾除帶外雜散的影響，也可以減小不同發射通道間的互調產物，改善GPS接收帶內敏感度。 圖9為使用抗干擾方案後的抗干擾分析結果，所有矩陣單元都變回淺色，這表明所有干擾效應都已被消除。 圖9　添加抗干擾方案後的分析結果，干擾問題不復存在 無人機與基地台 5G時代，萬物互聯，無人機的使用將會越來越普及，在給人們生活帶來便利的同時，無人機作為工作在複雜電磁環境裡的設備可能對其他設備產生干擾，也可能被其他高功率發射的設備(如同通訊基地台)干擾，設計師需要知道無人機和基地台需要至少保持多遠的距離，才能確保無人機能夠正常工作而不被基地台干擾。 EMIT可以對基地台和無人機兩個系統的所有發射和接收通道進行建模，通過功率流的分析方法對接收系統是否受擾進行模擬，生成如圖10所示的豐富的結果報告。 圖10右上方的矩陣圖清晰地顯示LTE基地台的發射信號對C2接收通道產生了干擾，而且當LTE基地台和無人機視頻下載系統兩個發射通道同時工作時會使GPS接收通道的靈敏度冗餘量不足(矩陣中用粗線框起的儲存格所示)。 圖10　EMIT對無人機和基地台共存時的射頻系統干擾模擬結果 在圖10的正上方的系統交互框圖中，EMIT用線條明確指出了干擾的源頭和產生的路徑，對C2接收機造成的干擾來源於900MHz的LTE基地台發射系統，基地台的發射功率經過基地台與無人機之間的天線耦合進入了C2接收機的接收通道，直接惡化了接收機的靈敏度。 圖10正下方的頻譜曲線則顯示了造成干擾的所有頻點，以及造成干擾的雜訊類型，此案例中對C2接收機的干擾是因為LTE基地台的發射功率超過了接收機的頻道外飽和電平。 為解決該干擾問題，直接在系統原理圖裡通過簡單拖曳的方式，在C2接收機通道前端添加帶通濾波器，元件的頻道內損耗、頻道外抑制度等指標都可參數化定義，也可通過導入實際濾波器S參數的形式對其進行配置，重新模擬即可在矩陣中觀察到，C2接收機通道的干擾問題已被解決(圖11)。 圖11　快速實施抗干擾對策，以解決干擾問題 以上案例展示了利用模擬的必要性，在日益互聯的世界中，無線系統的數量激增，其發生干擾和性能劣化的可能性也隨之增加。工程師可以在設計過程的早期階段評估盡可能多的備選方案，然後評估設計空間以優化關鍵設計參數。通過利用專業模擬軟體在研發早期階段確定有可能發生干擾的位置，企業能夠避免干擾問題，減少後期修復問題的成本和降低風險。 (本文作者任職於Ansys)

溫度感測器測量熱量以確保某個流程或設備保持在特定的溫度範圍內，進而保證在安全環境中持續運行，或者滿足強制性的安全規範。而且這類感測器在溫度極高、存在危險情況以及測量點無法觸及的條件下工作。在溫度感測器市場中，有三種產品占據主要的市場份額，分別是熱電偶、NTC熱敏電阻及電阻溫度檢測器(RTD)，每種產品對於特定應用都具有自身的優劣勢(表1)。 熱電偶成本低/易受雜訊干擾 熱電偶是這類感測器中最簡單的一種，從義大利科學家亞歷山德羅伏特的初次發現以及德國物理學家湯瑪斯澤貝克的重新發現以來，自19世紀末就已經開始使用。他們的研究共同表明，當兩條不同金屬製成的電線在末端連接到一起，而且接頭處存在溫差時，就會產生磁場。隨著溫度的變化，電壓會有所起落(稱為塞貝克效應)。在熱電偶中，電壓和溫度之間的這種關係可以使用參照表來計算得知。 熱電偶的主要優點在於成本極低、溫度範圍廣、耐久性高，並且能夠在不使用電源的情況下發揮功能。缺點則是待測量的物件和熱電偶之間不得存在熱流動，並且會老化，其精度也會受到影響，當電線接觸到水分、化學品或者發生機械干涉時，這一情況尤其明顯。熱電偶也會產生很低的輸出電壓，必須進行放大，而且在長導線上易於受到外部雜訊的影響，當熱電偶的電線遇到訊號電路上的銅線路時，就會產生冷連接(Cold Junction)。 熱敏電阻多用於精密溫控 熱敏電阻—特別是NTC熱敏電阻，由邁克爾 法拉第在1833年命名而來，他發現隨著溫度的升高，硫化銀的電阻會逐步降低。然而，由於熱敏電阻的生產較為困難，應用也比較少。隨著發現後世紀，撒母耳 魯本在1930年取得熱敏電阻的專利時，才開始商品化生產。 熱敏電阻一直受到歡迎，因為它的電阻隨著溫度上升而變化，其解析度也就更大，具有高度的可重複性與穩定性，同時還具備出色的可互換性。其熱品質較低，因而對溫度變化的回應也迅速。NTC熱敏電阻採用經過壓制的盤狀、棒狀、板狀、珠狀或片狀壓鑄半導體材料製成，如燒結金屬氧化物。由於製成品可以符合嚴格的電阻公差和溫度精度要求，NTC熱敏電阻主要用於精密的溫度控制。 NTC熱敏電阻還可以在電源中用作湧流限流器，在此類應用中可提供較高的初始電阻，在主機裝置打開時防止高強度的電流發生流動。升溫後，這種電阻有所降低，允許更多的電流發生流動，使主機裝置正常發揮功能而不會損壞。該應用中的NTC熱敏電阻尺寸要大於溫度測量時使用的熱敏電阻，專為該應用設計而成。相比之下，正溫度係數(PTC)熱敏電阻可作為自恢復的保險絲和加熱器使用。由於此處的討論只與溫度的測量和控制有關，因此關注點在於NTC熱敏電阻。然而，重要的一點在於要認識到PTC與其他裝置的區別在哪裡，以及為什麼在特定應用中會如此有效。 在施加極小的功率或者根本不施加功率的情況下，PTC會處於低電阻狀態，陶瓷的原子會按特定的模式排列，允許一些電子自由流動。在施加了足夠的電壓後，PTC幾乎就可以在瞬間達到180℃左右的轉移溫度(Transition Temperature)，電阻則增加了大約1,000倍，使其成為一種簡單而又有效的自恢復保險絲。去掉電壓後，熱敏電阻會回到低電阻狀態。由於一旦超出轉移溫度，PTC就可以自我調節到一個恆溫，因而可作為加熱器。這種屬性使得無論電壓和環境溫度如何變化，PTC皆可在近乎相同的溫度執行。 熱敏電阻屬於非線性裝置，代表圖中電阻和溫度關係的各個點不會形成一條直線。因此，需要修正資料，例如將熱敏電阻和定值電阻器組合在一起，形成一個可透過ADC達到資料數位化的分壓器。藉由此裝置為電阻器選取了合適的數值後，便可以改變曲線的溫度範圍，讓電阻與溫度的關係圖接近直線，進而滿足應用的需求。 儘管其溫度可以是零功率電阻下熱敏電阻本身的溫度，NTC熱敏電阻通常根據室溫(一般為25℃)下的電阻來指定。零功率電阻指熱敏電阻的功耗較低時，特定溫度下測得的熱敏電阻的電阻值。額外降低的功率將會相當於不超過0.1%的電阻變化數值(或者公差的1/10，取其中較小值)。相對較低溫度下，如-55到70℃的應用，通常會使用電阻較低一些、即200到10,000歐姆的熱敏電阻，而溫度更高的應用則通常使用電阻高於10,000歐姆的熱敏電阻，達到最佳化所需溫度下每度電阻的變化的目的。 熱敏電阻具有許許多多的形狀，比如說盤狀、片狀、珠狀或棒狀，可以採取表面安裝、內嵌到系統中、封裝到環氧樹脂、玻璃或焙乾的酚醛樹脂中，或者還可以塗漆。最佳的形狀往往取決於要監測的材料，例如固體、液體或者氣體。當待測設備不易接近或者難以觸及時，熱敏電阻還可以連接到電纜上。在這種情況下，NTC熱敏電阻收納在一個連接到裝置上的環形端子中，另一端則有一個連接器，用於附著到控制器。這些元件使用的電纜專為該應用而設計。電纜長度可指定為100到9,999毫米，並且還可以指定從1,000歐姆到10萬歐姆的各種Beta值和電阻值。 熱敏電阻的成本各不相同，部分與精度有關。成本極低的熱敏電阻僅可保證在單一溫度下工作，在幾度的實際值範圍內(保證的溫度下)提供基本的指示功能。昂貴一些的熱敏電阻則可在範圍極廣的溫度下保證達到幾分之一度的精度。在典型應用中，控制器可監控熱敏電阻的溫度。流過該裝置的微小偏置電流會送到控制器，控制器則使用電源來將偏置電流施加到整個熱敏電阻上，獲得控制電壓。當測得的溫度低於或高於一個指定的範圍時(設定點)，控制器將執行指定功能，如開關風扇或者其他的裝置。 RTD穩定性高/可重複作業 RTD採用的是電阻值隨溫度發生變化的電阻器。RTD具有非常高的精度、可重複使用且高度穩定，薄膜型可用於範圍從-50到500℃的溫度，繞線型則可用於-200到850℃的溫度範圍。薄膜型RTD的元件包括基板上形成的一薄層的鉑，建立起的形狀可形成一個電路，該電路經微調後產生特定的電阻。該元件採用了塗層處理，可保護薄膜和連接位置。相比之下，繞線元件是封裝在陶瓷管或玻璃管中的線卷，或者是繞著玻璃或陶瓷材料的線卷。 RTD元件具有較高的熱品質，因而與熱電耦和熱敏電阻相比，檢測溫度變化的速度較慢。儘管只需兩根銅線即可將RTD連接到電路，但是根據周圍的溫度，銅線的電阻會產生微小的變化，因此大多數的RTD中都整合了第三根線，以使控制器修正這類變化。最精確的RTD使用了鉑材料，提供的電阻從100到1,000歐姆，稱為PT100和PT1000型。鉑材料的RTD對於溫度變化具有近乎線性的回應，穩定性很高且極為精確，可重複作業，並且溫度範圍極廣。由於價格較為昂貴，所以僅在需要最高精度的情況下使用。 以方程式計算電阻與溫度關係 用於指定熱敏電阻的基本值稱為Beta(β)，表示隨熱敏電阻中電阻和溫度間的關係而發生變化的曲線形狀，在指定具體類型時是關鍵係數。度量單位是克爾文(K)，遵循以下方程中定義的規則：   其中： ΔR=電阻變化 ΔT=溫度變化 k=電阻的一階溫度係數 如果k值為正，則電阻隨著溫度的上升而增大，因而熱敏電阻可稱為正溫度係數熱敏電阻；如果k值為負，則電阻隨著溫度的上升而減小，並且裝置稱為負溫度係數熱敏電阻。只要指定Beta值，就可以根據應用所需的電阻，在給定溫度下實現相應的熱敏電阻特性。也就是說，可以決定特定溫度下熱敏電阻的電阻必須是多少。 可以利用兩種方式來確定NTC熱敏電阻的Beta值。第一種方式是使用以下四個分量進行計算： 其中： RT1=溫度1下的電阻(歐姆) RT2=溫度2下的電阻(歐姆) T1=溫度1(K) T2=溫度2(K) 使用該方法，可以利用兩個溫度(RT1和RT2)來計算出NTC熱敏電阻的Beta值，但是僅可在一個很窄的溫度範圍內確保準確性。另一種更準確的方法就是使用斯坦哈特-哈特(Steinhart–Hart)方程式，得到的值會更接近實際溫度，在熱敏電阻的整個工作溫度範圍內都很有效。如果熱敏電阻製造商的資料表上未提供斯坦哈特-哈特係數，則可以測量具體溫度下的三個電阻，然後透過三個聯立方程式運算，進而得出這些係數。該過程如下所示：   其中： T=溫度(K) LnR=熱敏電阻測得電阻的對數 A、B和C=隨著熱敏電阻的類型和型號以及所需溫度範圍而變化的斯坦哈特-哈特係數。 如上所述，係數A、B和C是利用取熱敏電阻在三個溫度下的電阻並且求解三個聯立方程式而得到的。例如： T1=0℃，10,000歐姆熱敏電阻的電阻R1為32,803歐姆時。 T2=50℃，10,000歐姆熱敏電阻的電阻R2為3,603歐姆時。 T3=100℃，10,000歐姆熱敏電阻的電阻R3為685.7歐姆時。 1/T1=A+B(LnR)+C(LnR) 1/T2=A+B(LnR)+C(LnR) 1/T3=A+B(LnR)+C(LnR) 常數A、B和C的值為： A=0.001100669397 B=0.000238957307 C=0.00000006722278769 表2所示為對於10,000歐姆熱敏電阻在25℃下進行該計算時的誤差。 另一個Beta公差的因數描述了某一零件的實際曲線，在貼近按Beta值定義的標定曲線時距離有多近，用於描述點符合的零件。點符合的熱敏電阻，用於要求特定的電阻值與特定的溫度相符合的應用。決定Beta值的其中一個因素，是裝置中使用的各種金屬氧化物的成分和結構以及製造工藝中的變數。這樣一來，在生產批次當中以及在生產批次之間，每個單元之間都會存在變化。對於珠式的熱敏電阻來說，Beta公差通常為±1%到±3%的階數(某些材料可以達到±5%)。對於金屬化表面觸點類型的熱敏電阻來說，Beta公差的範圍將從±0.5%一直到±3%。 NTC熱敏電阻的製造商會為他們的每種產品提供電阻或者電阻比與溫度的對照表格。目前有大量形形色色的材料系統正在使用，每個系統對於可以製造的熱敏電阻的類型、熱敏電阻的尺寸、作業和儲存的溫度範圍以及可用標稱電阻值的範圍來說，都提出了特定的限制。 熱敏電阻的可互換性是一個重要的考慮事項，定義為熱敏電阻在一定溫度範圍內貼近已公布的電阻曲線時的接近程度如何。公布的電阻曲線可視為絕對精度，因此可互換性就是與該點的偏差。在效能不發生降級、並且每次更換後毋需對電路中的每個感測器元件進行校準的情況下，熱敏電阻有多麼符合這一點的要求，可決定零件的互換效能如何。然而必須注意，可互換的熱敏電阻包含了其規格範圍內的Beta公差，因此根據可互換性確定了相對於絕對標稱曲線的精度後，所以可互換的零件上就不再存在Beta公差。 評估熱敏電阻安全 為最終使用者選取適宜的溫度監控與溫度控制裝置看起來似乎非常簡單，在選用並安裝到系統之前並不需要多少知識。然而，正如本文所示，指定使用熱敏電阻的實際要求要多得多，如果未能根據預計用途來對裝置進行評估，則會造成故障、設計為其服務的系統發生破壞，甚至還可能起火以及/或者對產品或系統周圍的人員構成危險。事實上，熟悉這類重要的溫度管理裝置並不需要很多的時間，並且可帶來重大回報，十分值得投入。 (本文作者Debashis Sarkar為Molex進階工程經理；Rahul Bbhaskar則為Molex產品設計進階工程師)

本文將依據ISO 26262針對嵌入式安全系統開發提出的相關建議，介紹高壓(HV)電池電動車的功能安全概念，其中將涵蓋ISO 26262的方法，並考量依此安全概念完成的不同工作產品： ．ISO第3部分—項目定義、風險評估、安全目標定義。 ．ISO第3部分—高壓牽引變頻器功能安全概念。 ．ISO第4部分—高壓牽引變頻器技術安全架構。 ．ISO第4部分—系統故障檢測及響應。 汽車硬體設計需定義安全項目 汽車電子元件日漸增多為汽車產業的共識。汽車開始變得更加精密複雜，並納入各種感測、思考及執行功能以輔助駕駛使用，電子元件的形式已經改變。特別是油電混合車及電動車將大幅成長，而自駕功能也是一樣。 朝向全電池電動車的目標發展需經過多步驟程序，其中包含由基本的電氣化系統轉變為功能更豐富的系統，並包括移轉所有高功率負載。業界在前述轉變過程中的關鍵挑戰之一，就是確保系統承受峰值狀態的強健程度。 市場迅速成長，許多國家以政策獎勵促進成長。而各界擔憂長期永續發展問題，因此強烈要求對排放、材料及製程訂定更嚴格的法規。不過目前電動車的商業模式無法讓OEM長期獲利的問題需待解決，因為基本電動車的平均預估成本仍是一大問題。OEM將尋求各種方式消弭成本落差，如在內部自行處理更多設計工作，或是跳過第一層供應商，直接與IC供應商接洽。這裡所面對的困難，在於以全新方式結合ECU及成套功能，以整合嵌入式電子架構。 因此業界合作夥伴密切合作，加速找出方法因應以上限制。其中一種方式為開發參考設計，結合系統知識及安全專業。這代表參考設計從一開始就要納入關鍵安全系統要素。若要開發硬體參考設計的安全概念，必須能定義安全目標、概念及功能，讓預定項目能夠識別適當的系統實作，進而納入系統設計中。 ISO 26262 V週期程序流程 ISO 26262針對車輛安全系統產品的各個開發階段提供建議及準則，協助達成適當程度的功能安全成熟度。ISO在第2、第8及第9部分說明程序及方法，此外也說明V週期專案開發過程中，有關特定工作產品的技術層面，以及需要執行的各項審查(圖1)。透過第一層供應商或系統供應商，V週期由上而下，從OEM到IC供應商考量功能安全開發事宜。視公司在電動車開發中所負的責任而定，開發階段期間可能適用第3、第4、第5、第6及第7部分的內容，或選擇量身打造。 圖1　ISO 26262 V週期程序流程 如果以系統供應商開發變頻器模組作為電動車SEooC為例，就可適用第3部分的用途假設、第4部分的系統、第5部分的硬體、第6部分的軟體，以及第7部分的主要生產。而第10及第11部分為ISO 26262的應用準則。 V週期需參考設計安全概念 如簡介所述，IC供應商預期及開發系統ECU的方式，與傳統第一層相同。如此可加速開發時間，提供標準交付項目，並有利於整條生態鏈。其中的目標並不一定是提供解決方案，達到第一層所能提供的相同成熟度，而是為第一層加速開發工作產品。不過，為了適當定義安全概念，使其盡可能接近客戶安全概念，應針對ISO各部分內容進行開發作業。除了專門用於第一層量產的第7部分以外，IC供應商的重點就是因應V週期的各部分需求(圖2)。 圖2　ISO 26262 V週期程序流程 第3部分引導協助建立安全概念，定義目標系統中的項目，其中也包括初步功能安全架構，以及功能安全概念不應違背的可能危害及安全目標。本部分內容可協助客戶輕易瞭解業者提出的參考設計內容是否與其應用相符。 第4部分為技術說明及定義，以所需系統產品的系統架構需求為依據。本部分也定義及分析所有系統故障，以便定義診斷達到適當的安全層級。 第5部分及第6部分是軟硬體架構開發的V週期以及相關原型。本文涵蓋所有安全驗證及認證要點，並協助確認安全概念。 高壓變頻器開發安全目標/架構剖析 ISO 26262說明需要定義的項目，以便系統概念開發著手進行。 項目定義 這將釐清預定項目及系統的範圍與邊界，以及初步項目架構(圖3)及分配的功能假設。 圖3　電動車的高壓變頻器 在電動車的高壓變頻器範例中，功能假設可概述如下：變頻器是電動車的主要牽引系統，依據車輛控制單元(VCU)提出的扭矩需求，負責控制電源(HVDC電池)及電動馬達機械軸之間的能量轉換。VCU解讀駕駛指令，作為電動馬達的加速或減速要求。變頻器將此扭矩要求轉譯為進入牽引馬達的相位電流。在較先進的電池電動車中，通常是以沒有離合器的簡易變速箱連接馬達軸及車輪。 這是本文的第一項假設，其中關鍵是要具體明確，因為如果車輛設置離合器，安全概念及安全狀態就會不同。就現有的情況而言，萬一發生危害，駕駛或電動系統光是斷開電動馬達與車輪之間的連接，將不可能停止車輛牽引。 HARA及安全目標 HARA及安全目標的定義，一般是在OEM層級進行的大型分析，並提供給第一層供應商，作為對預定開發系統的需求。此項程序於ISO 26262第3部分定義，目標是分析定義項目故障時對人類的影響。其中提出所有可能駕駛及非駕駛情境有關的所有可能EE系統故障，同時考量各種操作及環境條件(圖4)。 圖4　EE系統情境 ISO 26262 ASIL表格(圖5)使用一組風險參數定義ASIL等級，涵蓋品質管理(QM)至最嚴重的ASIL D。這樣就能依據此項排名，針對危害指定相關的ASIL等級。一旦識別危害及安全目標，就能針對各項危害定義安全狀態及故障容錯時間間隔。安全目標是最高層級的功能安全需求，並由此衍生所有其他的安全需求。 圖5　ASIL表格 第二層供應商，很難由OEM取得這些安全目標及危害資訊。不過必須能夠對自身開發的任何系統，提出所考量使用案例的明確證據，包括合理分析的HARA，以便為客戶釐清安全目標。筆者考量合理的情境選擇，主要將重點放在最糟的情況。電動車高壓變頻器的危害及安全目標清單範例如圖6所示。 圖6　電動車高壓變頻器的危害及安全目標範例 功能安全概念 有了以上的假設、項目定義，以及危害和安全目標，就可定義第一批高階系統功能。之後將定義首要功能需求(FR)及相關的高階功能安全需求(FSR)用於功能安全架構(圖7)。 圖7　功能安全架構 高壓變頻器的功能安全架構，則可概述為圖8所示的主要功能及安全功能。 圖8　功能及安全功能 ASIL等級和FTTI與安全目標衍生及直接承襲的安全需求有關。之後ASIL等級會傳播給ISO第4部分所述的較低層級需求與技術系統安全架構。 因此在此功能層級中，項目定義、危害及安全目標假設，以及功能安全架構及需求，都是IC供應商客戶的第一批首要交付項目。這些首要交付項目應協助他們瞭解個案研究及開發的參考設計是否與其想要開發的應用相符。如果並未完全相符，就需分析其中落差並建立行動計畫，以合併客戶及供應商的安全概念。 技術安全概念滿足實作需求 技術安全概念是指依據安全及非安全需求完成的系統架構設計，其中提供系統架構適當性的理由，以滿足第3部分實作的項目定義、安全目標及功能安全需求的安全需求及設計限制。 技術安全概念之後將分隔，並代表達成預定項目及系統功能所需的全部軟硬體子要素功能。必須指定所有安全機制及故障偵測反應，以避免在技術功能故障時違反安全目標(圖9)。 圖9　技術安全概念 ISO 26262建議對系統設計架構執行安全分析，例如FTA或安全FMEA，以定義這些安全措施。這有助於詳盡識別所有可能以單點故障或潛在故障形式違反安全目標的系統故障。之後會以故障偵測功能處理各項故障，以減輕故障及降低其嚴重性。 使用此項安全分析可建立安全機制清單，衍生成為新的安全需求，然後分配至所有安全相關的系統架構區塊，並於安全分析時加以識別。所有安全機制定義，是以偵測故障的運作、技術及時間條件為依據(圖10)。安全機制技術定義可提供證據及適當反應，足以在FTTI之前達成安全狀態，而且不會違反項目的安全目標。 圖10　故障反應定義 安全機制可能是硬體或軟體。故障及安全機制清單有助於定義軟硬體架構，以及執行ISO第5及第6部分的FMEDA。 各項故障偵測的反應已被定義。擬定此反應流程的目的是讓系統回到安全狀態。在使用電動車高壓變頻器的情況下，安全狀態的定義相當複雜，原因是有大量能量流入電動馬達。在部分情況下，這可能會造成不穩定狀態而無法確保系統要求的安全狀態。 因此，依據定義安全機制彙總的系統故障清單，應由故障相關的適當安全狀態適當完成。本項系統故障偵測及反應矩陣為恩智浦在系統安全啟用範圍內提供的部分交付項目。 於ISO 26262第4部分開發的不同工作產品，包括技術安全架構及需求、安全分析及系統故障矩陣，可有效協助客戶評估業者提出的參考設計，提供安全完整性證據，證明能夠達成預期的功能安全完整性。這些工作產品就是TSC滿足項目頂級安全需求的論據及理由；此外，還向客戶提供可重複使用及微調的資料，以便將參考設計個人化，配合客戶本身的應用開發工作。 安全狀態定義 安全狀態定義以及在安全狀態中要求過渡的所有故障事件，也是技術安全概念的重要一環。安全狀態機器、安全狀態定義及圖式和過渡需求，均於此技術安全概念中定義。 就變頻器模組而言，其中存在多項複雜的安全狀態。故障時的安全狀態目標，就是停止車輛推進，因此要向電動馬達提供0扭矩。最直接的解決方案，就是斷開所有變頻器的IGBT，讓電流不會再送往電動馬達。不過視駕駛狀況而定，這可能對馬達產生高度的煞車力—直接作用於車輪，尤其是在高速情況下，對駕駛而言可能相當危險。 斷開所有IGBT，並不一定是讓車輛回到安全狀態的解決方案。就以上範例而言，安全狀態可能是讓馬達的三個相位短路，因此需要斷開或關閉所有三個高側或低側IGBT。圖11概述高壓變頻器系統的三種主要安全狀態。也存在其他選項，如降低電力或由PWM確保0扭矩控制。 圖11　主動短路三個馬達相位 圖11.1　主動短路三個馬達相位 圖11.2　三相位開路 圖11.3　三相位開路 安全架構客製化符規格要求 在此部分的ISO 26262中，大部分軟硬體工作產品均以類似方式量身打造，符合軟硬體需求規格。本階段僅開發軟硬體架構、示意圖及配置。如前所述，目標並不是比照第一層提供通過認證的變頻器模組，而是建立參考設計供客戶使用，作為包含安全概念的Asample原型。這樣客戶就能在開發及原型階段增加三至六個月的時間。 硬體安全架構 為了產生Asample原型，其中假設之前識別的程序流程及工作產品，具備足夠的成熟及詳細程度，能夠建構適當的Asample硬體安全架構，並向客戶提供證據，證明已考量及滿足其關切的安全問題。 接著將依據以上假設及定義，由系統安全概念衍生硬體安全架構。其中將選擇及附加所有IC元件，以滿足有關診斷以及對安全狀態反應的安全需求。在此恩智浦提出的參考設計，是以該公司IC建構完整架構。為打造安全系統，需將建立硬體架構原型，以便透過注入系統故障的方式驗證安全概念。而在技術安全概念中定義的系統故障及安全機制將接受測試；原型則支援業者在軟體系統啟用套件中，所提供的軟體應用開發及安全機制程式庫。 硬體FMEDA搭配IC系統故障模式 安全分析是ISO 26262的重要環節。FMEDA等安全分析會在不同的系統層級執行，是業者與客戶分享的重要交付項目。由於FMEDA在IC層級的目的是執行詳盡完善的IC故障分析，因此通常過於詳細，並不適合在系統層級使用。 為了簡化詳細FMEDA的結果，需要在系統故障模式中由IC故障模型重組故障。例如閘道驅動器的所有內部邏輯故障，可利用相關的λsafe、λMPF及λRF重組為一個故障模式(FM)內部邏輯。之後這些數據就可在系統層級導入更高層級的FMEDA。 這項概念雖然簡單，但系統安全分析所需的精細度，將成為複雜度的來源。有些故障可輕易重組，但有些故障仍然必須維持低度的詳細程度。例如在電源管理IC中，負責系統點火的輸入僅由系統安全機制保護，而不是IC安全機制。在這種情況下，重要的是確保獨立研究此項針腳及故障，不要與其他區塊重組，以避免單點故障。 軟體安全架構 圖10中開發的故障反應表，是ISO 26262第4部分的一部分，強調系統需要執行的定期檢查及反應清單，其中大部分檢查程式都是在軟體執行。為了簡化使用此項安全概念，恩智浦已開發一項軟體程式庫交付項目，可實作這類檢查程式及程式庫(圖12)。 圖12　硬體安全概念 此程式庫是由多個模組組成(圖13)。 圖13　簡化的安全變頻器程式庫架構 ．檢查程式是應用程式診斷功能，會定期呼叫使用，如馬達強度檢查、扭矩監控檢查程式和電流感測器檢查程式。 ．安全管理程式負責計數故障，於超過臨界值時呼叫反應管理程式，此外也負責在初始階段期間注入故障，以驗證各項檢查程式是否正常運作。 ．安全管理程式偵測到故障後，反應定序器負責讓系統轉移至安全狀態。 ．其他必要的模組，如核心間通訊負責管理非安全核心(QM)間執行馬達控制時的資訊分享，安全核心(ASIL D)則執行安全檢查，此外，記憶體管理則負責保證核心間隔離。 本文所述的參考設計遵循ISO 26262開發程序提供技術工作產品，對客戶而言相當寶貴。這項參考設計不僅協助加速開發時間，也提供一定程度的技術安全架構，說明分配至各個故障類型的故障及安全機制。本項提案硬體架構安全完整性層級的成果證據，是本套件的部分內容。因此客戶能夠依據需求判斷、重複使用及修改內容，達成自身的概念假設。 (本文作者皆為恩智浦半導體資深研發工程師)

隨著從邊緣設備到雲端服務的應用需要處理越來越多的數據，現今對於SoC運算能力的要求也越來越高。此外，系統也必須在非常短的時間內對這些數據(聲音、影像、動態影片、光學雷達、紅外線雷達以及聲納等)進行分析、處理並在一定時間內採取相對的回應。儘管這些應用對硬體常要求大量的運算能力，但它們卻也同樣受到功耗和成本的限制，而一般標準的CPU通常很難滿足這些要求。如果想在特殊的應用或演算法上加快運算的速度，SoC需要一種更好的方法來達到這些目標。 客製化指令加速運算 在運算加速的方法和演進中，主要可以歸納成三種方式。一種是透過外部的硬體加速器，最好的例子之一是加密引擎；第二種是指令集架構(ISA)的標準擴充集，例如RISC-V ISA中的M、P和V擴充集；最後一種是用戶自定義的客製化指令，如RISC-V ISA開放給設計工程師添加他們自己的客製化指令。 表1比較了這三種類型的運算加速。可以看到自定義的客製化指令沒有啟動延遲(Start-up Latency)，同時擁有指令專有的優勢，並能夠共用較多的硬體資源來節省大小。在過去將新的指令整合到現有的標準CPU IP較麻煩的是設計流程。這種整合除了要求設計工程師要了解CPU的架構和其工具鏈，以便有效地定義所需的指令之外，工程師更要了解如何將新設計的邏輯電路整合到現有的SoC、仿真和驗證的流程中。廠商如晶心科技提供的Andes Custom Extension(ACE)和客製優化指令開發工具(COPILOT)之EDA等級的客製化指令開發工具來幫忙客戶解決這些問題，使設計工程師可以快速依照他們的需求定義客製化指令，而ACE和COPILOT支援晶心RISC-V V5全系列的核心。 如果將數據密集型運算的加速加以分析，可以將其分為兩部分：數據I/O和運算加速。針對第一部分，設計工程師可以用適當的DMA引擎加上Double Buffers，以減少將數據傳送到加速單元或從加速單元傳送出的等待時間。第二部份運算加速則可以用ACE開發自定義的客製化指令來增強效能，例如定義一個指令來完成矩陣卷積或兩個64×8向量的內積。另外，ACE還可以從CPU生成客製化接口，來控制現有的硬體引擎進行快速的資料交換，例如，在一個週期內向外部硬體引擎發送90位元的訊號。 在這邊也列舉了三種典型的演算法來展示客製化指令所帶來在效能及功耗上的改善。表2列舉了有限脈衝響應(FIR)過濾器、32位循環冗餘校驗(CRC32)和三重數據加密標準(3DES)這些演算法。他們透過ACE添加客製化指令後，得到從20倍到300倍不等的效能提升及功耗降低。 ACE流程設計指令簡易 在ACE的流程設計指令，工程師只需要提供少許的資訊，例如指令名稱、屬性、客製化的硬體資源、運算本身的C語義以及ACE其他和客製化指令相關的參數。ACE自動整合開發工程師所提供的Concise Verilog，該Verilog只需提供客製化指令本身的邏輯而不必擔心與CPU Pipeline相關的接口訊號和控制邏輯。像晶心EDA等級的COPILOT工具會依照這些資訊自動生成擴展的RTL、高精確的模擬器以及工具(編譯器、彙編器/反彙編器和調試器)；這些擴展元件和基礎元件結合後，就產生一個新的CPU及其所有相關工具。此外，COPILOT可以產生測試環境來交叉檢查擴展的Instruction Set Simulator(ISS)和RTL，以幫助工程師驗證其設計的客製化指令邏輯是否正確。 COPILOT因為與晶心Eclipse-based的Integrated Development Environment(AndeSight IDE)高度整合，開發工程師可以容易地利用AndeSight中的現有提供給標準RISC-V的功能，這些包括高精確的模擬器、程式的編譯、除錯和軟體效能Profiling工具，來在新產生的RISC-V核心上更快進行應用軟體的開發和驗證。 ACE提供的多種功能可以讓工程師設計適合其特定需求的客製化指令，例如ACE支援單週期或多週期的純量(Scalar)指令、For循環或Do-while循環的向量(Vector)指令、以及可立即Retire並在後台持續執行客製化指令的Background選項。此外，ACE支援多種Operands類型：(1)一般CPU都有的標準Operand，像是Immediate、通用暫存器(GPR)和從CPU存取的Baseline Memory；(2)具有任意寬度和數量的客製化暫存器(ACR)、客製化記憶體(ACM)和客製化端口(ACP)，以及(3)隱含Mnemonic在指令中的Operand，進而減少客製化指令所需要的編碼空間。另外，根據設計工程師在ACE Script中定義的資訊，ACE會自動決定分配Opcode，然後生成新的工具和SystemC的模擬器。ACE也提供可以優化硬體資源的邏輯共享選項，並自動產生用於模擬時的波形控制文件。而COPILOT自動生成並整合Concise Verilog的邏輯包括指令解碼、Operand Mapping、Dependence檢查、輸入參數的對接和輸出參數的更新等。 ACE開發流程如圖1所示。如果開發工程師己經確定應用軟體中需要加速的代碼，就可以直接定義ACE指令來替換此段代碼。接下來，設計工程師再用Profiling評估新客製化指令增加的效能，以確定其是否已達到所需的週期預估值。如果目標尚未達到，則重複進行此步驟，直到帶有客製化指令的應用程式達到預定的目標為止。一旦應用程式已經達到預期的效能，設計工程師就可以進到下一步去實現ACE客製化指令邏輯的RTL，並進行評估以確保最終的功耗、效能和面積滿足整體系統的要求。如果沒有，則可以透過再次分析應用程式並以添加或修改客製化指令來重複之前的步驟，直到滿足所有的條件為止。 圖1　ACE開發流程 透過設計客製化指令來減少執行週期，除了可以提高性能外，還可以進一步降低功耗。因為多條指令需要多次重複執行獲取、解碼和退出的運算過程，而客製化指令僅需執行一次獲取、解碼和退出週期即可。此外，透過設計專用的邏輯電路來執行客製化指令也能更加優化功耗。 設計ACE指令相當簡單。如圖2所示，ACE定義文件madd32.ace Script提供設計一道客製化指令所需的資訊：「insn」、「Operand」、「csim」和「Latency」。在這個例子中，ACE Script包含客製化指令的名稱「madd32」外，它也列出客製化指令中Operand的名稱和其屬性：輸入、輸出、輸出入、通用暫存器或immediate等；另外它還包括客製化指令在執行過程中所需週期的估計值，而此文件還用C語言來描述客製化指令集在模擬器csim會需要的指令語義。ACE也會自動生成如圖2中的Intrinsic Function「acc_madd32()」。此外，ACE設計者只需要在Concise Verilog的//ACE_BEGIN和//ACE_END之間提供客製化指令本身的邏輯，即可不必提供流水線控制、ACE和CPU接口等細部的電路邏輯，這些都會由COPILOT自動處理。在原來的應用程序代碼(如圖3代碼所示)中，本來用於執行演算法的C代碼中的For循環可以用新的函數「ace_madd32()」以及Operand來替換。 圖2　ACE...

讀者是否準備向駭客支付數十萬、甚至數百萬美元的贖金來解鎖自己的檔案？根據Malwarebytes Labs在2019年1月23日發表的《State of Malware》資安報告顯示，惡意程式的開發者從2018年下半年已經開始將鎖定的攻擊對象從消費者轉向公司行號，因為從企業收到贖金的機會遠高過個人受害者。企業在過去一年偵測到惡意程式的比率大幅增加，達到79%—而其主要原因是後門、挖礦程式、間諜程式，以及資訊竊盜等程式增加所致。 工控設備迎數位時代喜憂參半 為何會出現這樣的情況？數位時代持續開創新的可能性。企業領袖不斷發掘新的創新機會，但這樣的創新也伴隨許多挑戰。企業領袖面臨其中一項最艱鉅的挑戰，就是網路的安全風險，而這方面需要針對組織架構推動有別於傳統的變革。推動這樣的變革需要對注入新文化以及採行新的商業流程，藉以因應系統以及生命週期方面的複雜難題。 各界正快速採用各種新型邊緣智慧裝置，這些會產生與轉換資料的裝置也促成系統複雜度疾速攀升。這種資料極具價值，因為主管者是根據這些資料做出決策，所以資料越明確與精準其價值就越高。然而要實現這樣的價值，涉及過程極為複雜。需要適合的基礎設施，加上能即時取得與解讀資料，進而讓人員能在時限內做出決策。這樣的需求帶動聯網世界的發展，在工業自動化領域的實現成果就是聯網工廠—各種裝置透過分散式網路相互連結，並藉由即時取得與解讀資料來創造價值。 工業4.0的大趨勢為創新打開了許多機會，而工廠控制系統也變得更敏捷、更精準、且更有效率(圖1)。因應網路攻擊的風險，確保資料的有效性，以及根據資料做出決策，這些關鍵元素都攸關聯網工廠能否獲得有價值的成果。由於發動網路攻擊的動機和資產價值成正比，因此因應風險的任務絕非易事。考量到網路維安的複雜性，以及必須從系統層面應付網路安全風險，為此企業主管紛紛尋求參考解方。 圖1　現今的工控系統面臨資安風險，因此建構安全聯網為首要之務 各國機關制定的新安全標準都列出這方面的指引，其中包括國際自動化學會(ISA)以及美國國家標準技術局(NIST)在內的主管機關。雖然各地區採行不同版本的標準，但這些標準的規範的方向大致相同。不過它們只能解決一部分的複雜問題，其提供的指引規範了如何評估風險，以及應採行哪些方法來因應風險。不過若想要成功實現安全的聯網工廠，還需要對整個組織進行徹底的整頓。 要建構安全聯網工廠，組織必須有能力解讀技術標準以及建立安全基礎設施。解讀相關安全標準，適切地因應網路安全風險，進而規範出相關的安全要求。發展關鍵的安全基礎設施，藉以在產品生命週期全程管理資產，才足以因應持續變遷的威脅環境。在邁入嶄新的聯網時代之際，組織必須由上至下推動商業流程。而這樣的策略將讓產品開發團隊能做出安全方面的取捨，以及擬定產品安全要求，藉以因應系統以及生命週期方面的複雜難題。 保護聯網工廠潛藏挑戰 要在複雜營運技術(OT)環境中維護安全，已經衍生出許多特殊的挑戰，而這些難題往往無法用標準的資訊科技(IT)解決方案加以解決。環境中現存的OT裝置，其資產價值、優先順序，以及限制都和IT環境截然不同。在IT環境中，各界關切的重點都是確保信心；然而對於工廠而言，優先順序最高的通常是資料的可用度。此外，這些安全解決方案未來建置的系統中，將會充斥各種高度受限制的產品，其生命週期大多會超過20年。因此對於工廠資產而言，包括優先順序和相關限制，這些因素需要特殊的技能和流程加以因應，以及研擬出適宜的產品安全要求。然而這些技能與流程往往超出傳統IT組織的能力範疇(圖2)。 圖2　威脅模型分析流程 要推行諸如保護OT環境這樣的系統性措施，首先須辨識出高價值資產、評估這些資產面臨的風險、以及在營運的範疇內針對安全適切取捨。由於面對高度受限的環境以及特殊的營運設計，因此並不是所有安全風險都能在裝置層面成功克服。定義出的系統層級策略能指引專家做出適合的安全取捨。要執行威脅模型分析有許多途徑，但組織必須針對所有新的發展情勢調適出適合的流程。 威脅模型分析的主要目的，是促使人員針對安全取捨進行討論，最終歸納出安全要求和規範。為此，可以根據營運的概念作為基礎，界定出關鍵資產，以及將系統拆分成較小的單元。之後，團隊可以開始運用成熟的方法來找出安全威脅與防禦弱點，以此作為初期的威脅模型。根據這樣的模型，即可建立安全降險措施(Mitigation)，以及討論各種取捨作為。由於營運概念應考量整體系統設計，因此所有人都應參與這些取捨的討論。最終，在元件層面尚未排除的安全威脅都必須在較高的層面加以紓解，或視其為可容許的風險。採用標準流程進行威脅模型建構以及風險分析，有助於歸納出適宜的安全要求。 組織著手建構聯網工廠 為因應OT面臨的網路安全威脅，組織必須擬妥策略，進而採取措施建構聯網工廠。想要成功排除網路安全威脅的複雜性，通常都需要進行組織革新。在產品團隊中納編安全專家是邁向正確方向的一步，但光這麼做，組織還不足以掌握下一波工業革命的潮流。組織必須從最高層面著手，在整個企業環境推動與促成文化變革。這意謂著必須由一個中央組織負責網路安全事務，專責執行新流程與程序來因應網路風險、研擬網路安全要求、監視與回應網路安全事件、以及執行產品評估和驗證。 建立產品安全確保計畫，是因應未來網路安全風險的關鍵要務(圖3)。這樣的計畫可確保開發團隊真正瞭解網路安全風險、必須保護的關鍵資產，以及提升營運績效所需的安全功能。此外還須備妥支援這類計畫的人員與程序，確保產品生命週期全程都能應付網路安全，以及建立有復原能力的基礎設施，進而快速回應新浮現的網路安全威脅與事件。 圖3　產品安全風險管理框架 組織未來在因應新浮現的網路安全要求之際，必須展現感知能力，以及札根於組織文化，並透過標準流程與程序展現出適當作為。在過渡到聯網工廠的過程中，最困難的部分就是組織因應網路安全風險的工作。所有企業都必須回應這項挑戰，能夠推動文化革新的企業，將能掌握當前最重要的大趨勢。 有業者如亞德諾半導體(ADI)籌組了一個中央安全小組，負責在整個組織建立安全文化，藉此因應持續變遷的安全環境。透過公布施行安全程序，並整合到新產品開發流程，這樣的工作是整個組織建立安全文化的關鍵步驟。如此即可確保所有新產品皆針對安全需求進行評估，而且安全方針也納入研發計畫。安全方針旨在確保各項安全要求足以保護關鍵資產，並納入整合的系統設計中。此外，由於安全向來都是適當取捨，因此像ADI的安全作為都經過各大客戶的驗證，而這些客戶廠商經營的業務就是負責維護聯網工廠的安全，而和這些客戶聯手驗證安全作為，可進而確保相關的安全取捨能夠在營運環境中實行。 在運用制度化方法建立安全文化方面，業者的網路安全事件回應團隊會負責評估新浮現的安全威脅、回應客戶遭遇的網路安全事件、評估產品衝擊，以及執行產品安全更新。要管理數量龐大的產品，長遠下來將涉及極可觀的工作量。因此需要適當規畫以促成永續經營，以及管理業者旗下所有產品線的安全解決方案。系統整合廠商往往會尋求其供應商協助解決各種安全挑戰以及降低生命週期成本，新產品挑選標準有助於促成更緊密的合作關係，協助控管聯網工廠的總成本，如ADI便致力提供長期解決方案，針對各種新系統設計帶來較佳的整體價值。  回頭看首段假設案例，倘若眼前的抉擇是組織停擺或接受風險，那麼任何時間都應優先選擇讓組織停擺，而支付贖金則將成為次要的選項。 (本文作者為ADI工業解決方案系統經理)  

電路保護降維修成本 產品的安全性越來越受到人們的重視，各種法令也明確要求產品的防護等級，如IEC61000-4-5、IEC61000-4-2等。某些出口產品必須滿足相應的安規認證，才得以進入市場。隨著電路的整合化程度越來越高，各種晶片的小型化也導致IC抗干擾能力逐漸減弱，電路的電磁相容問題更加突顯。在電路中增加小成本的電路保護元件(Circuit Protection Component, CPC)，可有效保護成本較高的主晶片等免受瞬態干擾電壓的損壞，從某種程度上降低了產品開發的成本。在電路設計中加入保護元件，可有效提高產品可靠性，降低產品故障發生率，減少維護及維修成本。尤其雷擊引發的損害往往對電子產品是致命的，在產品AC電源輸入端加入保護元件，可降低產品因雷擊引發的損害，並同時保護人身安全。此外，高品質的產品也可以提升產品競爭力。 電路保護元件種類 現今市場上較為常見的保護元件分為以下八大類：瞬態抑制二極體(Transient Voltage Suppressor, TVS)、靜電保護元件(Electrostatic Discharge Protection Devices, ESD)、半導體放電管(Thyristor Surge Suppressor, TSS)、壓敏電阻(Metal Oxide Varistor, MOV)、陶瓷氣體放電管(Gas Discharge Tube, GDT)、玻璃氣體放電管(Spark Gap Protector, SPG)、正溫度係數熱敏電阻(Polymeric Positive...

AI技術是透過模擬人腦的類神經網路，經過深度學習，取得物件特徵參數，產生模擬人腦的判斷能力。這看似很艱深的AI技術，其實早已進入大眾的日常生活，包括手機語音輸入辨識能力，幾乎達真人辨識水準即是一例。 除了演算法與大數據的演進與支援之外，硬體方面，AI晶片依不同的應用領域，不斷往高效能、高頻寬或低耗電等特性演進(表1)，因此晶片硬體效能不斷提升，更是支持AI應用領域不斷進步的必要因素。 AI運用在COVID-19防疫上，其晶片的可靠度與效能是重要關鍵。由於AI雲端運算晶片具有高功耗特點，AI終端運算晶片則有低電壓的特色。然而這些特性不僅會影響AI晶片的效能與壽命，甚至連AI晶片可靠度試驗設計手法、設備等，也面臨極大挑戰。一般而言，有以下三大挑戰。 雲端AI晶片面迎熱消散/平衡之高功耗挑戰 資料中心的雲端AI晶片，肩負人工智慧的深度學習任務，必須提高效能運算，也因此將耗費大量電能，其單一顆晶片耗電量甚至超過200W(瓦)，伴隨產生的高熱，將使得晶片老化速度加劇。 因此，一年必須連續工作365天的雲端運算AI晶片，對老化產生的可靠度問題更需審慎評估。 可靠度測試原理必須抽樣(Sampling)一定數量的IC進行實驗來預估母體的生命週期與故障機率。通常抽樣的數量為77顆，當77顆百瓦的晶片一起在一台可靠度系統設備執行1,000小時的可靠度測試時，上萬瓦的功率熱能將會嚴格考驗可靠度測試系統的熱消散與熱平衡能力。 唯有精準的熱消散與熱平衡能力，才能讓每一顆晶片在執行各種不同運算模式時，使晶片都能維持穩定的接面溫度(Junction Temperature, Tj)，如此才能夠準確預估IC的生命週期。因此，如何消散與控制高效能雲端AI晶片所產生的熱能，將是IC可靠度實驗設計面臨的挑戰。 多系統電源需求考驗終端AI晶片低電壓設計 終端AI晶片因其應用環境的特殊性，除了運算效能外，還被要求低耗電，例如行動裝置、IoT、無人機、電動車自動駕駛輔助等，皆需仰賴電池供電。 雖然半導體製程不斷進步，相同邏輯閘數下的動態電流越來越省電，但是尺寸微縮的物理特性效應下，電晶體靜態漏電流反而增加，摩爾定律每兩年電晶體面積縮減一半的好處，並無法讓晶片的功耗密度減半，相同面積的晶片將會消耗比以往更大的電流。 故為了降低功耗，除了低工作電壓設計外，多工作電壓與多閘極電壓的設計普遍可見。然而，對於可靠度測試系統而言，動輒10組以上的系統電源需求，將挑戰可靠度設備電源數目的極限。 同時1V或甚至低於1V的主電源(Core Power)低工作電壓，將使得IC餘裕度(Power Margin)越來越小，電路板上的電壓降(Power IR Drop)或者漣波(Power Ripple)，將容易造成IC可靠度測試出錯，因此規畫一個終端AI晶片的HTOL可靠度測試環境，從設備選擇、PCB電路板模擬與製作，以及各種細節與設計上的考量，必須大幅嚴謹於一般邏輯IC。 異質整合挑戰：熱消散路徑複雜化 異質整合(Heterogeneous Integration)是AI晶片一項重要的趨勢，為了加快不同晶片間的傳輸頻寬，不同製程的晶片會被整合在一個封裝內，常見如HBM/Sensor/MEMS/Antenna等，經由TSV/RDL/Bump/Interposer等製程手法，讓各個晶片並排或堆疊起來(圖1)，這將大幅提升異質晶片間的資料傳遞效率，並使耗電量更低。 圖1　異質整合晶片 但是，越複雜的堆疊架構，將使熱產生與熱消散路徑複雜化，例如較大功耗晶片不一定位在封裝中心位置，各個晶片厚度可能不盡相同，將使得晶片產生的熱消散與熱感測方式不同於傳統封裝，因此如何在可靠度測試時正確量測與監控晶片溫度變得更加複雜。 綜上所述，如何面對熱消散與熱平衡能力、測試系統的電壓極限、以及異質整合的熱消散路徑複雜化，是在執行可靠度設計驗證時，必須克服的挑戰。對此，本文提出以下建議。 液態冷卻系統穩定控制高功耗AI晶片產生熱能 散熱設計功率(Thermal Design Power, TDP)是CPU晶片對主機板「散熱能力」的要求規格，目前桌上型電腦CPU的TDP規格最高在150瓦左右；而電競玩家為了維持CPU長時間高效高頻工作，往往會升級主機板、散熱片、風扇等等配件，使得升級後的系統散熱能力高於TDP要求，讓CPU能長時間高頻工作，而不會發生過熱降頻甚至休眠等問題。 但是伺服器及HPC等雲端AI晶片，當前TDP規格已達200W以上超高發熱功耗。而晶片因封裝結構與材料等因素，已難以使用空氣對流當散熱媒介，將晶片Junction溫度控制在目標值。 尤其可靠度測試要求的目標溫度在125℃，遠高於桌上型電腦的70℃，通常125℃時晶片功耗牆已處於解鎖狀態，故一不小心極可能造成晶片高溫燒毀。因此，當如此高功耗的IC進行高溫可靠度測試時，測試系統必須提供更快速的熱消散能力。 該可靠度驗證實驗室的解法是，利用更高效的液態冷卻控制調節系統(Liquid Cooling System)，搭配客製化液態循環測試座(Socket)(圖2)，此系統利用液態熱交換速率優於氣態的特性，以及即時監控晶片溫度與調節液態流速等方法，穩定控制超高功耗AI晶片產生的熱能，成功收集可靠度實驗數據。 圖2　液態冷卻系統 測試電路板電源層超前模擬　免去生產組裝後效能不符 AI晶片採用先進製程，超低的工作電壓已來到1V以下。然而，當高電流經過電路板走線時，容易在電路板上產生由低到高的壓降(DC IR Drop)(圖3)，IR Drop將壓低原本已超低的工作電壓，容易使得AI晶片因電源電壓餘裕度(Power Voltage Margin)不足而失效。 圖3　IR Drop模擬 此外，當IC Power抽載大電流時，也會產生各種頻率的Simultaneous Switching Noise(SSN)。 而電路板的電源層阻抗(Power Plane...

為了確保物聯網(IoT)設備的安全，聯網設備需要一系列的晶片安全功能，例如不可改變的設備身分(Immutable Device Identity)、具有信任根的安全啟動、安全金鑰儲存以及和隨機產生配對的高熵數字進行硬體加密/加速等功能。由於曾經發生多起影響物聯網安全的相關案件，立法人員逐漸要求為部分物聯網設備或應用領域訂定最低的安全級別。整合式的安全元件(Secure Element, SE)不僅可以協助解決這些無法避免的問題，還能增加額外效益，例如安全軟體更新和解鎖偵錯安全工具；相比之下，使用外部安全元件較不易擁有這兩項優點。 過去，安全元件是安裝在智慧卡或專用整合電路(IC)上的實體設備，提供主機系統安全服務，例如安全金鑰儲存或主機系統的安全識別。主機系統可經加密連接進行通訊。這種方法的優勢是物料清單(BOM)上的SE可以成為選項之一，在寬鬆的安全要求下可節省應用程式的成本。隨著SE以智慧卡的形式出現，安全設備的識別可以輕鬆地從一台主機轉移到另一台主機，此模式目前受到許多應用案例的青睞。 另一方面，最新IoT設備目前仍無法提供健全的安全功能。據Forbes報導，針對物聯網設備的網路攻擊在2019年增加了300%，僅在2019年上半年，網際網路連接的物聯網設備就遭受到29億次的攻擊。而在檢視未連接到網際網路的智慧家居設備後，實際攻擊的數量雖然比預期減少許多，然而，此類設備易受攻擊的問題已成為負面的新聞議題，而影響了物聯網業界以及設備受波及的製造商。為因應智慧設備漏洞的相關報導，監管機構和消費者權益協會持續遊說制定相關的法律框架，為部分物聯網設備強制訂定安全級別。例如，美國加州最近實施了旨在規範物聯網設備安全性的新法律，且其他州和國家政府單位也紛紛效仿。 由於市場希望所有SE特定系列的設備能夠提供部分或完整的安全功能，大幅減弱在BOM上執行SE所帶來的優勢吸引力。而且BOM上的每一項目都意謂著增加智慧設備的成本，不僅提高SE硬體本身的支出，還包括印刷電路板(PCB)上元件的取放、檢查和測試等花費。而使用整合到主機中的SE則能夠節省相當可觀的開支。除了降低成本和硬體設計的複雜度之外，為因應駭客的攻擊手段而須權衡主機和SE間通訊線路的問題，也可以透過整合安全元件獲得解決。 安全元件內/外部功能解析 內部和外部的安全元件都可提供下列部分或全部的功能： 設備身分識別不可改變 不可改變的設備身分識別包括可用來識別唯一且防篡改的設備身分，不但可用來認證設備，也可成為所代表身分的安全憑證。此功能的特點包括獨特的設備識別、驗證或其他方式，例如透過代碼進行授權。重點是，除非付出的成本遠高於防止駭客入侵所獲得的潛在回報，否則不能任意刪減設備識別安全的功能。 安全金鑰 安全金鑰儲存實質上就是受保護的快閃記憶體區域，不但受SE控制且只能經由SE存取，而這也解決了安全的相關問題。根據Kerckhoffs's原理，最好的加密演算法，只有在密鑰數據不會因受側通道攻擊而被提取的情況下才是安全的。這類的攻擊中，SE提取密鑰數據時，毋須降低加密演算法的防護程度，甚至不會受到蠻力破壞。SE可以確保安全金鑰數據不能透過設備的錯誤偵測介面上提取，甚至需減少安全性設計的應用程式也無法由此取得該數據。 硬體加密加速器 硬體加密加速器不僅可以節省複雜的加密操作時間和功率，並可採取最新對策以防功率差異分析(DPA)等類型的側通道攻擊。與安全金鑰儲存庫共同使用時，給定的安全金鑰可以永遠不離開SE，而會指示SE使用安全金鑰儲存庫中的特定密鑰執行限定的加密操作。數據負載僅在SE和應用程式之間交換，在此操作期間，應用程式看不到也無法提取實際密鑰。 高熵隨機數產生器 祕密的隨機數對於加密演算法和密鑰的產生至關重要，使用於現在許多通訊和安全協定的安全加密上。創建真正隨機數(TRNG)是一個複雜的過程，因為數位演算法先天上就不利於創建真正的隨機數。如果能確認生成的隨機數有任何偏誤，駭客將可利用該弱點來減少獲取密鑰所需的時間和精力。為了突破此一限制，隨機數產生器在執行時可成為具有晶片電路的專用外圍硬體設備，可設計來生成較高熵的隨機數。 安全元件附加功能加速故障排除/安全啟動 整合式的安全元件可以提供下列附加的功能： 安全偵錯工具解鎖 如果設備未鎖好，則任何SoC的偵錯工具埠都將構成一個重大的安全性漏洞。因此，最佳的安全性實踐在產品進入生產線之前，須鎖好或是停用偵錯工具的存取功能。為此，大多數SoC都包含偵錯工具鎖定機制。借助整合的SE可以提供安全的偵錯工具解鎖功能，以便更容易對現場取回的設備進行故障分析行動。此舉對於現場試用和對「友好的客戶」推銷初期產品特別有用，但在往後的階段，希望把從現場退回的設備進行故障分析以提高產品品質。而藉由展示唯一的解鎖權限可用來開啟偵錯工具埠的存取，此權限可利用製造商生成的私鑰，發出可撤銷且唯一的身分識別碼。安全偵錯工具解鎖的主要好處在於設備解鎖時不必刪除設備數據，因而減少了故障排除時間，同時增強了故障根本成因的分析能力。 安全啟動具完整信任根/加載程式 常見的安全啟動作業包括如何將用於驗證程式代碼的公鑰儲存到一次性可編程的儲存器中。由於公鑰不可逆，因此只有符合私鑰簽章的程式代碼才能通過身分驗證並執行。身分驗證步驟通常由某種形式的啟動加載程式執行。 使用整合的SE後，可以根據圖1所示的流程，進一步採取完整的信任鏈步驟。其有效地擁有雙核心體系結構，第一個核心是SE本身，具有自己專用的快閃儲存、ROM、RAM和周邊設備。第二個核心是為物聯網設備設計通用的SoC，提供給所有的快閃儲存和周邊設備，如此才能有功能更強大的應用程式核心。 圖1　具有完整信任根和安全加載程式的安全啟動 安全啟動過程從安全元件開始。啟動從安全不可改變的ROM，同時須執行SE來確認的第一階段啟動加載程式的真偽。在此過程中，第一階段啟動加載程式的更新檢查也要由安全加載程式執行。一旦安全元件完全驗證及可使用後，第二應用程式核心也隨之啟動，並對第二階段啟動加載程式進行身分驗證，根據需要進行安全加載的程式進行更新。在最後階段，第二階段啟動加載程式會檢查、更新，若適用則會驗證應用程式代碼。 防範攻擊的適切作法是遵循嚴謹的對策，僅允許將下列任何可更新部分的韌體升級成新版本： •第一階段啟動加載程式 •第二階段啟動加載程式 •應用程式 此種方式利用避免安裝較舊的韌體來防範已知的漏洞。同時，這也可避免重複簽章解密的程式，而且過程中可啟動加密的韌體更新映射，並使用類似側通道攻擊的功率差異分析法來提取密鑰。 整合SE低成本護物聯網資安 智慧物聯網設備不僅需要先進的安全功能以達到完善的管理，還需要遵守許多地區和垂直市場所要求的法律規範。在駭客與設備製造商間永無止境的軍備競賽中，整合式的安全元件可提供優異的價值和較低的成本來確保設備的安全。相較於專用的外部SE，整合式SE可以節省更多成本。而構建具安全偵錯工具解鎖和完整信任根安全啟動等關鍵功能的前提條件則是，必須由整合式SE提供相關的作業程式。 (本文作者為Silicon Labs系統架構資深工程經理)

心律不整方面，當心臟電氣傳導系統出現問題，會出現不正常的心跳，而引起心律不整的問題。當心律不整嚴重時，可引起病人休克、昏倒甚至猝死。一張心電圖通常只能記錄10秒鐘的心跳，對於心律不整的檢查有限。因此，筆者想設計出便宜、輕巧可隨身攜帶，且低耗電的心電訊號記錄器，再搭配手機來記錄長期的心電訊號，希望在儀器的監測之下，能早點發現心律不整的狀況，並盡快治療處理。由於多數病人的心律不整不是持續的，而是偶發或陣發性，所以至少要記錄長達24小時，以提供醫師分析診斷。但記錄24小時的心電圖，資料量會過大，所以筆者將撰寫無失真性低複雜度高壓縮比演算法，來降低傳輸的資料量。 此外，現代人對於健康與體態越來越重視，許多人藉由運動健身，使身體更健康、體態更優美。但在運動健身的時候，初學者經常發生肌肉發力不正確，不知道自己是否運動到正確的肌肉，或是肌肉過於用力而導致一些後遺症。筆者針對上述情境，設計一套可測量心電、肌電的生理訊號記錄器，以即時記錄使用者的肌電、心電訊號，協助使用者在運動健身的同時，了解自身心跳狀況，藉由肌電訊號的量測，得知自己運動的區塊與肌肉運動強度，在運動當下能即時調整姿勢，或是運用記錄起來的資料，進行事後的檢討與修正。 除重視保健以外，因應高齡化浪潮，偏鄉的臨床資源不足，以及就醫的交通往返不便，遠距復健便成為可行的方案。病患能居家運用肌電訊號的量測，自己進行復健所需的治療以及診斷，可節省臨床人員的勞力時間，遠距復健的醫生僅需針對病患自行在家復健時記錄的資料，進行評估和提供後續的療程建議。綜合以上三點，筆者設計出便宜、輕巧可隨身攜帶，且低耗電的生理訊號記錄器。由於長時間紀錄，資料會隨時間不斷增加，所以筆者撰寫無失真性低複雜度高壓縮比演算法，來降低傳輸的資料量。 本文為EMG及ECG的量測系統之介紹，系統架構如圖1所示。由單電源前端生理訊號擷取電路擷取EMG或ECG訊號，再將擷取到的訊號經高壓縮率演算法處理，最後透過無線微控制傳輸電路傳輸即時的生理資料至手機。使用盛群的HT9294、HT9234這兩種OPA以及設計出EMG、ECG前端擷取電路，並由HT66F70A IC接收前端電路擷取到的訊號，並透過高壓縮率演算法壓縮資料，再由藍牙低功耗透傳模組BCM-7602-G0傳送壓縮後的資料至手機，經解壓縮後會儲存及顯示。 圖1　即時量測之系統架構圖 ECG/EMG前端生理訊號擷取電路 本設計的前端生理訊號擷取電路參考醫用電子學實習以及相關文章，由資料可以知道擷取一般生理訊號需要六個步驟(圖2)。由於生理訊號都非常微弱，故需要透過放大電路加以放大才能進行後續的資料處理。一般通常採用精度高且耗電低的儀表放大器作為第一級，它的特色是CMRR與PSRR都要越高越好，在功率消耗方面為則希望能越小越好。第二級的隔離放大器主要用途是避免使用者在使用途中受到電源漏電流的傷害。第三級的帶斥濾波器一般用於濾除某一特定頻率的訊號，而在生理訊號擷取過程中，來自交流電源的60Hz雜訊若經過放大器電路後，會對輸出產生很大的干擾，因此才會需使用帶斥濾波器來濾除這個雜訊。 圖2　擷取身體生理訊號六步驟 第四級的帶通濾波器一般由高通濾波器及低通濾波器所組合而成，作用是擷取所需生理訊號在特定的頻率區段，透過所設計的帶通濾波器可以保留期望頻段訊號，並濾除不必要的頻段訊號。雖然在前面的步驟中，第一級已將訊號放大了，但生理訊號的振幅仍然是微小的，因此在設計上會加入第五級的增益放大器這步驟，作為最大增益的輸出調整。由於微處理器擷取訊號時僅能讀取電壓範圍介於0~3.3V間的訊號，但在輸入微處理器前的訊號可能是負電壓，因此需要第六級準位提升電路來處理負電壓的問題，使所有電位可以被ADC所擷取。在本設計中，為了使電路最小化且提高效率，將電源供應改以單電源的方式進行設計。對於前端心電/肌電讀取電路，將以往所需六個步驟的雙電源設計方案，減少到只有四個步驟的單電源設計方案(圖3)。 圖3　生理訊號擷取電路方塊圖前級將採用單電源設計 低雜訊CMRR為100-dB的INA333去實作的儀表放大器功能(圖4/5)。此外，以雙T帶斥濾波器處理來自電源60Hz雜訊(圖6)。本文為了將ECG與EMG整合在一起，設計了由Sellen-key架構為基礎的高通濾波器、低通濾波器，組成0.1Hz~1000Hz均可以接收到訊號頻段的帶通濾波器(圖7/8)，而增益放大器再度將訊號放大(圖9)。雖然測量ECG/EMG的訊號需測量不同的部位，但差別只在於不同部位測量的訊號與頻率有所不同。但在電路設計上都是相同的。表1所列為肌電、心電放大倍率的算法，再由此算法去調配儀表放大器及增益放大器的放大倍率。此外，本設計為了為能方便調整倍率都使用可變電阻。 圖4　擷取身體生理訊號六步驟 圖5　TI TINA模擬儀表放大器。左)單電源儀表放大電路以及右腳驅動電路; 右)電路輸出模擬結果 圖6　TINA模擬帶斥濾波器。左)帶斥濾波電路; 右)電路頻率響應 圖7　以TI TINA Tool模擬高通濾波器。左)濾波電路;右)電路頻率響應 圖8　以TI TINA Tool模擬低通濾波器。左)低通濾波電路; 右)電路頻率響應 圖9　以TI TINA Tool模擬增益放大器。左)增益放大電路; 右)電路輸入與輸出圖 最後計算系統的耗電量，本系統之工作電壓為3.3V，但因多數電池的輸出電壓為3.7V，因此使用穩壓IC將電壓穩至3.3V。在前端電路中只有使用到2.6mA、而在MCU與BLE共使用35.8mA，因此總電路消耗電流為38.4mA，若用3.7V 1000mAh的鋰電池，可以連續使用大約26小時。 設計/實作提升壓縮率 本演算法以過去的論文為基礎，並針對失真性之問題進行改良，筆者提出無失真性壓縮演算法。此演算法分為兩個部分：線性預測與模糊計算及霍夫曼編碼技術。如圖10所示，線性預測與模糊運算是為了增加預測的準確度，提高壓縮率。在線性預測與模糊運算中將先對資料作Backward Difference，以有效地縮小範圍。接著根據前一個值的大小、方向及前三個值x(n-1)、x(n-2)及x(n-3)差值的差異，尋找最佳預測函式(Prediction Function)，並透過函式獲得x(n)的預測值(x(n))。之後便將x'(n)與當前值x(n)相減，即可求得PD值，最後將PD值發送到作為熵編碼的霍夫曼編碼上。霍夫曼編碼是針對輸入的每一符號建立唯一字碼，然後將每一固定長度的字碼替換成可變長度字碼，進而達到壓縮的效果。 圖10　無失真資料壓縮法基礎架構 線性預測與模糊運算 從模擬研究中得出，將某一點訊號跟前一點訊號相減後其得出的結果，會較集中至某一範圍且數值較小。當訊號範圍集中，則同一範圍的機率增加，代表其應用在霍夫曼編碼上可以降低編碼的位元數，達到提高壓縮率的效果。利用線性與斜率的概念，分別使用一階、二階的預測方法來開發無失真性壓縮演算法，其過程可分4個步驟(圖11)。 圖11　線性預測與模糊運算 透過觀察心電圖十二導程等之特徵，用F1~F4來針對心電圖中R peck的波形進行預測，F5~F7則是針對反向訊號進行預測，F8~F10是對於其他較平穩的波形進行預測。例如：Lead II導程心電圖可分為PQRST等五種特徵波形(圖12)。若前一值被判斷為QRS區間訊號，通過1st Fuzzy Controller將預測函式縮限至F1~F4，之後再透過2nd Fuzzy Controller選擇準確的預測函式。 圖12　心電圖特性波形 圖13為本設計之壓縮編碼架構，當前值x(n)可由過去三值x(n-1)、x(n-2)和x(n-3)來預測，Diff1是x(n-1)和x(n-2)之間的差值、Diff2則是x(n-2)和x(n-3)之間的差值。第一階段(1st)的Fuzzy Controller由前一值x(n-1)來決定進入第二階段(2nd)的哪一個Fuzzy Controller。第二階段則透過Diff1、Diff2及其差值的斜率、方向選擇最後的功能。比較與補償(C&C)則是特別針對於心律不整患者預測不準之結果，進行進一步的校正。 圖13　該壓縮編碼結構 霍夫曼編碼技術 表2為將當前值跟預測值的差值(PD值)進行統計，並計算在每個範圍出現的機率。並依照出現的機率編碼出對應的唯一碼，最後做成Huffman...