技術頻道

加速度計、陀螺儀和磁力計通常以消費者價格點提供有效的動作資訊。消費者級的慣性測量單元(IMU)是大多數電子裝置觸發動作的關鍵，然而最能說明問題的，並非是其產生的原始數據，而是透過分析和理解感測器的各項數值，帶來更多的啟發，這就是為什麼會有感測融合(Sensor Fusion)的概念出現。 感測融合的重點在於如何合併多個感測器數據，以及對不同感測器數據的取捨，只要將增益、偏置或雜訊等感測器異常納入考慮，便能較容易了解到那些需要偵測手勢及電源管理的產品為什麼會如此複雜。 想要了解如何在IMU中整合感測器數據，就需要了解旋轉以及控制的方法，本文將說明不同類型旋轉的表示法及所需的操縱方式，還會介紹Arm Helium技術(M-Profile Vector Extension, MVE)是如何幫助客戶在Arm Cortex-M處理器上產生更快的結果，僅以一個四元數(Quaternion)就能提升指令速度約2.5倍，使用八或更多個四元數速度將提升4倍。 多種旋轉表示法 從基礎開始絕非壞事，所以本文將從定義旋轉開始。旋轉是維持方向不變的正交變換，即點與點間的距離和向量間的角度不變，且無任何形式的延伸或傾斜。 旋轉可用兩種方式來思考：旋轉向量或旋轉座標系，這兩種的方式相同但主體相反。前者是以面對自己的方向轉動骰子(物體旋轉)，後者是將骰子置於桌上並自己繞桌旋轉(座標系旋轉)。 旋轉可用多種數學函數表示，各種方式都有其優缺點，對座標系、符號、框-向量旋轉及非可交換旋轉，各有潛在的困難點，每種方法利弊如下列所示。 歐拉角 歐拉角的基礎原理是用三個角度來表示空間中發生的旋轉，共可以生成十二個獨特的旋轉順序，其順序可為外旋(旋轉軸全域固定)或內旋(旋轉軸隨裝置移動)，其中外旋很少用於運算。 在俯仰(Pitch)、偏航(Yaw)、橫滾(Roll)順序中最常見的也許是航空歐拉順序，如圖1所示，圖中採用NED座標系(北-東-下)，分別代表X、Y、Z軸。 圖1　航空歐拉順序 參閱上圖能深入地了解內旋順序。以Z-Y'-X"順序而言，先繞飛機/重心(Z)的中心旋轉，然後從新位置繞機翼(Y')旋轉，最後繞機身圓柱中線(X")旋轉。這一俯仰、偏航、橫滾序列的角稱為Tait-Bryan角，但一般稱為歐拉角。 歐拉角易於閱讀和理解，因此有助於概念化和使用者輸入，但不利於運算或插值，比如將偏航和俯仰視為地球的緯度和經度，則在赤道的一度運動會比在極地冰蓋處的一度運動大很多。 主要缺點之一是發生在接近π/2或90度之第二次旋轉的環架鎖定(Gimbal Lock)，此現象能用圖1解釋。繞重心旋轉任意角度，然後俯仰飛機至90度，此時飛機就會垂直向上，在這一點上，飛機繞中線和重心旋轉效果相同，此會導致系統進入二維自由度(DoF)狀態，而失去第三維自由度，因而產生多餘的等效旋轉，並使運算複雜化。 方向餘弦矩陣 旋轉矩陣亦稱DCM，是一個3×3矩陣：w=Rv，其中R是旋轉，v是向量。DCM將一個參考座標系轉換為另一個參考座標系，等於用矩陣表示各個歐拉角旋轉的乘積。 使用時必須有一個正交矩陣，其中R-1=RT and Det(R)=1，來代表純旋轉(無延伸或傾斜)。 此方法可避免環架鎖定，但這種方法的缺點，是確保矩陣在操作後保持正交性，將可能不易運算。 軸-角 與需要三個旋轉的歐拉角相反，軸-角表示法只需要一個旋轉。此一方式下，任何旋轉都可以用圍繞任意軸n的單一旋轉角θ表示(圖2)。 圖2　軸-角 本方法的優點在於運算過程只須操作兩個數值，而不是如歐拉角的三個數值和DCM的九個數值，這改善了歐拉角所缺乏的數值穩定性，也毋需如DCM進行重新規範化，及歐拉角的環架鎖定，但是它的缺點是不太適用於額外的運算。 四元數 四元數可與其他旋轉方法結合或作為替代方法使用，是定義旋轉的首選。此表示法使用的複數具有一個實項和三個虛項：q=w+xi+yj+z，其中w是實項，x/y/z是虛項；若用向量表示，q==，其中w是實項，a是向量。 四元數沒有環架鎖定的風險，在數值上也比DCM更穩定，沒有冗餘因素、不需要昂貴的操作正交化、易於保持正規化，而正規化的四元數類似軸角法，可以表示旋轉角度的任意向量，因此更容易解釋—w是角度w=cos(θ/2)的變形版本，a=是軸的比例版本： 在四元數中，四元數數學的加法是向量加法，即所有元素的和；乘法略微複雜而且不可交換。如定義P為(p0,p)且Q為(q0,q)： 在規範化(單位)的四元數中，逆矩陣等價於共軛(Conjugate)：P-1=P*，而旋轉向量(v)四元數q的量：w=q*vq；v=qwq*；w=Rv(R是DCM3×3矩陣)且存在於四元數。 合併旋轉是四元數乘法： 且可由四元數Q旋轉向量v後再返回： 四元數因支援插值和導數，因此有利於感測融合，軸-角法和歐拉角法均難以插值，雖然可以使用DCM進行插值，但因要對九個元素(3×3)進行操作而難以執行，且相較於DCM，四元數只需要四個元素(w/x/y/z)，因此也可提高儲存效率。 如上所述，四種數學方法各有其優點和影響運算便利性的潛在缺點。其中四元數在感測器整合的旋轉運算上更受青睞，因為四元數可以避免環架鎖定、確保數值穩定性、對訊號進行插值且提高處理效率。 但是如果要執行大量旋轉，對於四元數運算是很大的挑戰，由於四元數乘法需要大量獨立運算，以致於實際運算效率可能比DCM低，尤其連續進行大量旋轉時，四元數乘法的操作程序將比矩陣乘法複雜。 四元數乘法 Arm Helium的指令集可以快速進行四元數乘法，而在說明其加速方法前，需要對四元數和四元數數學進一步說明，如前文所述，四元數的旋轉需要進行多個乘法運算，亦即四元數乘法是旋轉的關鍵，例如定義四元數A、B及R如下： 其中a=，b=，r=，擴展為16個乘積累加/累減： 或可將四元數視為一對複數，例如a和b是實數，則複數a+bi可表示為一對(a,b)，四元數A=，因此可表示為(a1+a2i)+(a3+a4i)j，其中ij=k，亦即將四元數A表示為負數對(a1+a2i,a3+a4i)。 將複數相乘的結果如下： 亦即兩個四元數可用兩對複數表示如下： 全部乘法運算合在一起等於16個實數或4個複數的乘積累加/減運算。 採用新指令集 Arm Helium技術包括一個向量複數乘法累加VCMLA指令，此指令可以執行一半的複數乘法，而使用兩個不同「旋轉」值的調用，可以運算出一個完整的複數乘法。 調用VCMLA兩次： 1.r=vcmla(r,,,0) 2.r=vcmla(r,,,90)，產生r=，亦即每次調用僅需要兩個純量乘法累加。而VCMLA指令能夠一次運算多個f32和f16複數(定點運算有專用運算子)。而由於四元數可以用兩個複數表示，因此特別有用。 總而言之，四元數乘法的複雜運算如下所示。 此乘法可調用VCMLA指令四次來完成： 前述的16個實數乘法累加/減運算可改為對VCMLA指令的四個不同調用，每個調用執行四次乘法累加。在前兩次運算後，產生八個等效置換結果，如圖3所示。其中最好使用粗體的四個置換，因為它們對於第三次和第四次VCMLA調用有相同的輸入，這一點很重要，因為就指令獲得的速度而言，不可輕忽更改輸入所耗的時間。 圖3　旋轉置換 Helium應用範例 進行四元數乘法前，需先調用其他指令來置換和求逆輸入數據，再調用VCMLA指令。這些存取模式可用常量陣列或手動生成，以下實例會演示此版本的執行： 本四元數乘法的優化代碼如圖4所示，在VCMLA運算代碼中，灰底標示的部分代表四元數乘法。本實例使用多種方法：如{0,1,0,1}用增量/迴繞(viwdup)生成；{2,3,2,3}是人工構建的演算法；{3,2,1,0}用增量(vddup)生成；符號修改碼從表中載入，但也可用vdup/vmov生成。 圖4　四元數乘法代碼 加速指令處理 CEVA-Hillcrest Labs利用Arm作為其DSP核心。本文將Arm Cortex-M0和Cortex-M0+處理器具有的1-cycle或32-cycle的乘法選項，用於感測融合。雖然Cortex-M3也有相同的功能，但對於較小的代碼大小和MIPS而言，其具有更高效的代碼，因此更能節能。配備FPU的Cortex-M4，則提供了更小的代碼和更少的MIPS。 然而，借助Arm Helium的技術，可以同時執行多個四元數乘法，來快速地產生結果，如表1所示，其中NoQ為同時進行的四元數乘法運算；He為Helium擴展所採取的循環數；Cortex-M4為Cortex-M4執行採用的循環數；Cortex-M7為Cortex-M7執行採用的循環數；CPQ為給定運算的每個四元數運算循環數。 而表2則列出使用Arm Helium替代其他Cortex-M應用方案，所得到的速度提升，其中Ratio為給定運算與MVE運算相比處理時間的百分比；Speedup為MVE相對於給定運算的速度提升之比(比率的倒數)。 由此可知，Helium的效果顯著，僅用一個四元數就能提升指令速度約2.5倍，若使用八或更多個四元數，速度將至少提升4倍。 感測融合至關重要 隨著人們的生活越來越緊密，感測器在日常生活中變得越來越普遍。為了滿足這種便利性，感測器須以低功耗、快速、準確地認知周遭環境，因此，複雜四元數旋轉的感測器整合，便是建立此一認知的關鍵。 (本文作者Fabien Klein任職於Arm；Bryan Cook及Charles Pao皆任職於CEVA)

48V技術為了遵循CO2規格，可實現再生煞車及中間能源儲存等功能，之後還能針對傳統燃燒引擎提供電氣支援，不過在未來限值方面，似乎無法重現相同效益，因此許多汽車製造商都以HV-BEV為發展方向。圖1顯示在遵循未來限值的情況下，電動車市占率可能的發展情形。這說明為何各界通常將48V車輛電氣系統視為銜接技術。 圖1　ICE、48V輕油電混合車及電動車在遵循未來限值的情況下，可能的市占率發展示意圖 就技術觀點而言，本地零排放的純電動車顯然是理想解決方案，必須依此進行開發及推廣。不過是否要完全仰賴HV電動車，則成為各界爭論的話題。其中的風險在於燃料電池或CO2中和合成燃料等充滿潛力的技術，其開發工作可能會因此受到影響，導致喪失潛力十足的關鍵技術。此外如果全球改為使用純電動車，在原料生產及能源產生方面，還無法達到CO2中和的境界，特別是能源組合及HV電池的生產及回收問題，可能對碳足跡造成負面影響。其中的決定性因素，將是實作電動車技術在未來實現CO2中和目標的時間，以及48V車輛電氣系統如何為此提供支援。因此以下主要將探討48V車輛電氣系統是否只能作為銜接技術，以及是否具有進一步的發展潛力。 48V架構/應用逐步成市場矚目焦點 動力傳動系統有各種電機(EM)整合選項(P0至P5)。連接式燃燒引擎的「增壓」及「動能回收」，以及分離式燃燒引擎的「滑行」等基本功能，可在所有組態中實現，其中分離運作時必須使用自動啟動離合器。有別於受曲柄軸速度影響的P0及P1組態，P2至P5組態的共同點，就是可在內燃機引擎分離時回收煞車動能，並在48V系統的效能範圍內實現純電動駕駛。P4及P5架構也能以48V系統為基礎實現全輪駕駛功能。 不論驅動時使用的是HV-BEV、燃料電池或合成燃料，其他裝置的48V電壓位準都比12V更節能，在車輛中的安裝及運作也比HV更簡單，具有最佳化的可能性。視驅動概念而定，圖2顯示可能的48V應用，例如2~4kW的電動渦輪增壓器(eTurbo)、4~5kW的電動空調壓縮機(eA/C)、1~5kW的電動催化劑加熱(eCAT)、PTC輔助加熱器及擋風玻璃除冰等電動加熱器、1~5kW的電動驅動及滾動穩定(ERC)、最高1kW的泵及風扇，以及其他需要高電源密度及/或連續使用的應用。目前採用P2-P4組態的第二代輕油電混合車，正以48V為發展方向開發前述應用，此外也在HV-BEV作為第三電壓位準。 圖2　搭載48V輔助裝置的雙電壓車輛電氣系統示意圖 如果再稍微進一步探討都會行動商業部門的未來發展，或是所謂的「公共運輸行動服務(MaaS)」整體概念，就能為48V技術開創更多應用機會。相較於HV-BEV目前所需因應的極長範圍(>400km)及持續縮短充電時間等需求，48V技術的主要焦點為成本、電池重量、隔離保護，以及2km至20km的短距離行駛。有足夠時間在工作期間、整夜或類似期間進行充電，視車輛基礎設施及停車情形而定。對此項需求而言，計算顯示30kW驅動足以讓小型都會車完成都會及陸上的標準週期。此外，48V BEV動力傳動系統的成本，在此運作週期中約比HV400V BEV動力傳動系統便宜25%。目前市面上已經有負載最高1,000kg的商用車採用48V BEV，而採用48V BEV的摩托車及電動機車也在市場上站穩腳步，部分車款甚至採用可更換電池。以上所有實作都能採用已開發或預定開發的輕油電混合車應用，例如含電池管理系統(BMS)的電池、變頻器、DC/DC轉換器及輔助設備。 MaaS如何持續發展仍是問題所在。即使是傳統汽車製造商，目前也重新調整定位，並擬定策略轉型為MaaS供應商，定義全新的生態系統。這類車款因應完整行動力範圍的問題，除了可讓數人搭乘的小型都會車外，也有類似於EasyMile的「接駁POD」，提供12位乘客的運輸能力，並以類似於巴士的「人員移動裝置」及「貨物移動裝置」作為最後一哩服務。前述車款由於重量高於小型都會車，因此需要更高的電源密度。這可能讓48V不僅用於傳統動力傳動系統及輔助裝置，也將用於轉向、煞車及駕駛穩定性等項目，此外也可能用於輪轂馬達。類似應用也出現在卡車、農業、營造機械、堆高機、特殊車輛及航空市場。 即使前述應用只有部分獲得實作，且未來發展仍有很長一段路要走，但這有可能大幅延長48V的生命週期。 48V架構巧搭車載元件精準控制 48V車輛電氣系統的半導體，主要用於控制電動馬達、配電變頻器或向輔助裝置供電，還以DC/DC轉換器連結48V及12V電氣系統層級。其中的對應元件包括感測器、微控制器、電源供應器、通訊及驅動器IC。 圖3顯示控制啟動器-交流發電機的半導體基本配置；啟動器-交流發電機是48V車輛電氣系統的關鍵元件。為了向微控制器供電，因此將系統電壓(48V)降低至微控制器及其他IC的一般程度。這是供電IC(安全系統供電)的基本功能，也可在功能安全領域執行其他作業。微控制器可實現電動馬達的場導向控制，以及在交流發電機運作時控制勵磁機繞組。微控制器為此實作複雜的計時器單元，並透過各種通訊匯流排(例如CAN)與車輛的其他控制單元通訊。 圖3　48V微型混合系統搭配主要半導體元件的方塊圖 如果使用適當的感測器，電動馬達轉子的轉子位置及旋轉速度，以及目前通過變頻器的電流，就可接受量測並傳輸至微控制器。智慧型感測器IC已經可以在內部處理量測資料，並透過感測器匯流排以數值方式將此項資料提供給微控制器。為了精準控制馬達，也必須將個別馬達相位的電流傳輸至微控制器，因此會在變頻器使用分流電阻器，或使用磁場感測器判定電流。 低損耗MOSFET通常在48V車輛電氣系統作為功率級IC，大多是以專屬的三相驅動器控制及監控，並可於緊急狀態時切換為安全狀態。除了馬達驅動器IC以外，其他重要元件還包括高效能閘極驅動器IC，可搭配MOSFET提供高度可靠的電池開關或安全開關，因應48V/12V隔離需求。48V車輛電氣系統以DC/DC轉換器與12V車輛電氣系統電氣耦合。 48V系統需慎選應用 半導體商如英飛凌(Infineon)為48V系統提供完整的晶片組系統解決方案，其中涵蓋穩壓器、收發器、感測器、微控制器、智慧型電源驅動器，乃至於電阻較低的MOSFET。 AURIX微控制器系列可謂成功，特別是動力傳動系統領域，不過也能因應其他領域需求，例如安全或駕駛輔助系統。同時最新一代AURIX TC3xx產品(40nm搭配嵌入式快閃記憶體)也正在生產，提供高效能及高效設計的所有要素。這樣設計人員就可選擇各式各樣的可擴充記憶體容量、周邊裝置功能、頻率、溫度及封裝選項。AURIXTC3xx系列採用多核心架構，包含六個獨立運作的32位元TriCore處理器核心，運算效能遠超過前代產品。該微控制器結合即時功能、資料安全及功能安全，能夠滿足最高ASIL-D的ISO 26262系統需求。 AURIX與TLF35584安全供電裝置是良好組合。外部安全裝置不僅提供電力，也能監控供電及微控制器的功能安全(例如看門狗)，有時也負責在發生安全相關故障事件時，將系統切換為安全狀態(失效安全)。如此可提高系統可用性，同時也能個別設定微控制器的錯誤回應。48V系統的其他重要通訊及電源元件為隔離CAN收發器及橋接驅動器IC。 48V應用對80V及100V MOSFET具有高度需求，用於啟動器-交流發電機(皮帶驅動或整合式)、DC/DC轉換器或電池主開關等應用。而英飛凌OptiMOS5系列提供可擴充的低導通電阻器(最低1.2mΩ)產品組合及多種封裝，例如新型TOLL(TO無鉛)、TOLG(HSOG-8)、TOLT(頂端冷卻提供高效能)、裸晶及晶片嵌入。 同時，48V系統也需要精準強大的感測器，感測BLDC馬達的轉子位置，以及用於量測電流。基本上感測器占用空間應越小越好，具備低損耗、彈性及符合成本效益等特性，並在完整的服務壽命期間提供高度精準、強大及安全的運作。例如霍爾型電流感測器XENSIV TLI4971，是英飛凌新系列「無核心」電流感測器的首款產品，可因應前述所有需求，量測電流最高可達120A，經校正後可供貨使用。 晶片嵌入技術降元件/接合複雜度 如英飛凌與Schweizer Electronic AG也合作開發功率MOSFET晶片嵌入技術(圖4)。這項技術可提升最高60%的48V系統效能，同時降低元件及接合技術的複雜度。晶片嵌入技術的MOSFET，並不像之前一樣焊接至印刷電路板，而是直接整合，也就是所謂的標準單元，其採用銅製導線架的MOSFET裸晶。其中提供的相關熱能及電氣優勢，可大幅提升電源密度，同時也更為可靠，特別是在與陶瓷模組比較的情況下。這樣開發人員就能提升48V系統效能，或使其更具成本效益。例如整合式48V啟動器-交流發電機扮演重要角色，讓輕油電混合車排放的CO2比傳統傳動動力系統減少15%。 圖4　使用晶片嵌入可進一步提升35%的電源密度 依據本文所述背景及應用範例，針對車用48V車輛電氣系統電壓技術進一步投資及系統最佳化，無疑為合理作法。 (本文作者皆任職於英飛凌，Dusan Graovac為汽車系統工程部門總監暨全球負責人；Christoph Schulz-Linkholt為配電部門首席系統架構師；Thomas Blasius任職於汽車車體系統行銷部門)

半導體元件類型和設計節點的生產中，都在推動晶片品質提升。汽車、物聯網和其他工業應用需要晶片的使用壽命長並具有高度的可靠性，其中一些晶片須在溫濕度波動、振動或其他惡劣條件下運作時保持可靠的性能。≦5nm設計製程的先進半導體IC、閘極全環(GAA)或其他3D架構以及1,000多個製程步驟，都需要仔細控制製程變異性，以實現功率和性能目標。高品質半導體製造的創新對於實現可變性和缺陷控制至關重要，也因此晶圓廠生產的晶片可達到嚴格的可靠性和性能標準。本文首先將介紹汽車產業中用於滿足汽車IC嚴格品質要求的趨勢和創新，其次將探討未來半導體的品質趨勢。 汽車產業於製程身負重任 汽車產業將繼續增加更為複雜的自動駕駛輔助、安全和訊息娛樂功能，並朝著電動車和完全自動駕駛能力發展。隨著連通性、電氣化和自動駕駛技術的進步，車輛中半導體晶片的數量不斷增加(圖1)。隨品牌和型號的不同，一輛新車可擁有6,000~10,000個晶片，其中電子子系統約占汽車成本的35%。這些晶片包括處理器、儲存設備、RF設備、LED、功率元件和MEMS，涵蓋了200mm和300mm半導體工廠中生產的4Xnm至<1Xnm的製程設計。汽車產業中廣泛使用半導體，以及對半導體未來創新的依賴，體現在以下事實：汽車是成長最快的半導體領域，其成長率是其他產業成長率的2倍以上。 圖1　車輛中的半導體內容正在增加，以支援電氣化、連接性和自動駕駛　資料來源：KLA 車輛中有成千上萬的晶片，其中許多肩負關鍵任務功能，因此於半導體製程品質獲得新的關注。如果有一個關鍵晶片發生故障，則可能導致維修成本高昂，損害汽車製造商的聲譽，甚至造成人員受傷或是生命損失。從根本上講，晶片故障是可靠性問題。當晶片離開半導體製造商進入供應鏈中時，它是正常運作的，並透過包括電氣測試和老化測試在內的標準性能和品質控制測試。然而，它不能在車輛不斷變化的操作條件下(熱、冷、振動、下雪、下雨等)可靠地使用。與智慧手機等應用中的消費類半導體不同，汽車半導體需要在變化的環境中，以及在5至10年或更長的期間滿足更高的可靠性標準。這些標準推動了對半導體製造中嚴格品質控制的需求。 潛在缺陷 到目前為止，汽車半導體製造商的主要關注點一直集中在如何更準確挑出很可能發生可靠性問題的晶片，同時又不會浪費太多好的晶片。換句話說，除了提高良率之外，晶圓廠現在還針對可靠性進行了優化。而晶片較可能會產生高可靠性的問題，更可能具有潛在缺陷。潛在缺陷通常是與製程相關的缺陷，其大小或位置並不會導致晶片失靈，或者是位於晶片的未經測試的區域中。車輛的工作環境會觸發潛在缺陷，進而導致晶片故障或失靈(圖2)。 圖2　潛在缺陷的尺寸或位置特徵(左)不會導致晶片故障。在車輛的極端運行環境(熱/冷/振動/潮濕)中，潛在缺陷可能會被觸發(右)，進而導致晶片故障或失靈　資料來源：KLA 查找和去除具有潛在缺陷的晶片的有效方法是降低製程參數變異和缺陷數量。減少製程參數變異，意謂著要求晶片不僅能運行，而且還要在更嚴格的參數變異範圍內運行；減少缺陷數量意謂著將可接受的缺陷尺寸設置為小於可以影響良率的缺陷尺寸。為了發現更多細微的參數變化或更小的缺陷，晶圓廠需要實施更高靈敏度的製程控制策略—透過提高製程控制設備的靈敏度，或利用旨在檢測更小缺陷或變化的檢測和量測系統來實現。借助功能更強大的製程控制系統，汽車製造廠可以檢測、監測並控制潛在缺陷，以免這些缺陷可能導致的晶片過早失靈。 晶圓廠製程品質 汽車半導體製造商正在採納提高製程品質的思路，以避免出現晶片可靠性問題。例如，持續改進計畫減少了製程設備帶來的隨機缺陷，而更嚴格的表徵和監控策略確保了製程設備處於最佳工作狀態。IC製造商不能僅專注於優化晶圓製造製程以提高良率，還需要轉至最佳條件下運行製程，以達到可靠性標準。這種高品質的心態可能會在短期內增加廠商成本，但長期則會透過提供汽車製造商所需，可靠性更高的晶片而節省成本。 零件平均測試 除了透過減少整體製程缺陷數量來優化晶圓品質外，汽車晶圓廠還可以透過實施新的晶片篩選方法並從中受益，也防止潛在的可靠性故障產品流向客戶端。有一種稱為產線缺陷平均測試(I-PAT)的新線上技術，使用產線缺陷訊息來識別在晶圓廠中存在可靠性問題風險的晶片。其將多個關鍵製程步驟疊加形成複合檢測結果；該測試透過對該結果的缺陷數量分布的觀察，可以在考慮全部製程步驟的情況下，顯示出高缺陷率的晶片。由於缺陷水準在正態分布範圍外的晶片，具有更高潛在缺陷的可能性，因而可以從汽車供應鏈中剔除(圖3)。 圖3　汽車製程控制和晶片篩選方法可幫助汽車半導體晶圓廠達到零缺陷標準　資料來源：KLA 未來車電創新仰賴製程精進 隨著汽車電子產品的複雜性不斷提高，半導體產業可能會為了確保可靠性而導入汽車晶片架構的變化。例如考慮備援，這在發生故障的狀況下對關鍵的汽車子系統必不可少。如果半導體晶片是故障風險最大的關鍵，則不必依靠單一處理器來解決這個問題，相反地，可能更值得在晶片中構建三個同時運行的處理器；而這三個處理程序的結果，都將透過投票應用於關鍵決策。然後，如果一個處理器受到宇宙射線粒子的撞擊而導致位置翻轉，進而給出錯誤的答案，或者如果潛在缺陷的觸發導致處理器故障，則其他兩個處理器仍將給出正確的答案。在當今電晶體成本較低的情況下，若使用較小的設計節點或者較大的晶片尺寸，就可以實現整合的容錯能力，而不會大幅增加晶片成本。 用於汽車電子產品的擬真軟體工具還可以整合更多功能以實現可靠性設計。這些汽車擬真功能可以在內部開始，然後在將來發展為汽車電子的獨立EDA型產業。 汽車電子的高品質製造仍處於早期階段。展望未來，汽車半導體產業將開發可追溯性的新方法，並在製造過程中生成大量資料，以幫助從供應流中除掉有風險的晶片，並協助推動消除潛在缺陷所需的製程改進。這樣一來，半導體晶圓廠很可能會透過建立自己的汽車IC的高品質製造製程；而汽車製造商則會透過信賴的半導體供應商合作夥伴關係，進而協助生產更可靠的電子產品和更安全的車輛。 本文於前述篇幅敘述了汽車產業以及生產符合汽車可靠性標準的IC的驅動力，以下則將著重於介紹新一代IC的微縮、架構和處理技術所需求更嚴謹的品質控制。 半導體製程設備/材料品質具高標準 為了支援5G、人工智慧、資料中心、邊緣運算和其他產業，半導體製造商不斷開發具有日益複雜的架構和更小的功能尺寸的IC。對於5nm/3nm設計節點，先進邏輯晶片可以利用FinFET或GAA架構(奈米晶片或奈米線)，並利用EUV光刻(EUVL)。根據設計的複雜程度，設計5nm元件的成本約在2.1億至6.8億美元之間，而對於3nm節點，元件的設計成本在5億美元至15億美元之間。此外，生產新的先進節點的晶片需要超過1,000個製程步驟。每個步驟所涉及的製程設備和材料都必須符合嚴格的品質標準，以確保透過所有這些製程步驟所生產的晶片都可以正常運作，並滿足功率和性能規格。如果在單一製程步驟中出現問題，則可能導致性能降低、功能不一致或晶片完全失靈，進而給晶圓廠帶來巨大的經濟損失。 為了確保所有製程步驟均符合嚴格的品質標準，晶圓廠傳統上實施了減少製程變化和控制晶圓缺陷的策略。藉由監控製程變化和晶圓缺陷率，半導體晶圓廠可以穩定地生產，並按照所需的功率和性能指標來生產晶圓，進而獲利。但是，為了支援現今的先進製程及其架構的複雜性、功能的擴展性、新製程和新材料，必須針對所有類型的變化進行非常嚴格的公差控管，進而清除更小的缺陷。以上的原因推動了對整合功能、材料、製程設備、EUVL和其他領域實施品質控制的需求。 整合功能 3D架構在先進節點邏輯和儲存設備類型中普遍存在。在邏輯方面，3D電晶體結構從FinFET開始，並一直使用GAA奈米線或奈米晶片FET的早期版本，並將繼續使用未來的邏輯元件架構，如互補FET(CFET)和完整的3D邏輯。對於3D NAND儲存裝置，隨著垂直堆疊數量的增加，位元密度也會增加。堆疊的數量已經超過100，許多製造商都使用雙層結構，因為生產這些記憶體元件涉及多層沉積和高深寬比蝕刻。 對於邏輯和記憶體的3D架構，每個生產步驟中使用的製程機台、晶圓和材料必須滿足嚴格的品質標準。超出既定規格的製程步驟可能會導致元件參數發生變化或出現異常，例如3D NAND高縱深比接觸孔形狀或邏輯鰭側壁角，進而可能導致元件性能下降或失靈。監測用於生產這些3D設備結構的製程至關重要，並且需要測量整合功能，且需要採用創新的檢測和量測技術測量這些整合功能的訊號(圖4)。例如，新的光源可以使高縱深比結構的缺陷或變化產生訊號，而深度學習演算法可以從檢測和量測結果中，抑制測量雜訊或濾除雜訊。透過為整合功能開發有效的製程控制方法，半導體製造商可以識別、監測和控制與這些複雜3D架構相關的製程問題。 圖4　3D NAND記憶體和3nm奈米線晶體管架構為測量/控制整合功能帶來挑戰　資料來源：KLA 材料供應商 購入品質不合格的材料(光阻和其他化學藥品、晶片等)會導致重大的製程問題和財務損失，如有大型半導體製造商曾經因光阻劑品質問題而損失的收入超過十億美元，因此材料品質控制對於管理高階設計節點的良率和可靠性至關重要。 供應晶圓廠的最基本的材料是晶圓。基板製造商目前在將晶圓運送到晶圓廠之前，對其產品進行缺陷、表面粗糙度及平面度等品質控制檢測。晶圓廠在購入的晶圓進入製程流程之前，也會對其進行品質控制檢查。這種資格認證的策略可確保起始基板沒有缺陷和表面品質問題，而這些缺陷和表面品質問題會影響在其上構建的半導體元件的性能和可靠性。但是，更高的3D NAND堆疊和先進的邏輯架構需要初始基板滿足越來越嚴格的缺陷率、表面粗糙度和平面度的規格；這些規格則推動可以檢測越來越小的缺陷，並可以準確測量晶圓的平坦度、奈米形貌的檢測，以及量測系統的需求。 半導體製造商對晶圓以外的材料(如光阻)也實施了越來越嚴格的品質檢查。隨著設計節點變得越來越小，可能導致元件良率或可靠性問題的顆粒直徑也在不斷減小，這意謂著用於生產IC的材料必須不能含有更小的微粒。物料供應商需要確保物料在運輸後以及經過物料輸送系統後的每一批次都符合嚴格的品質要求。在晶圓廠內，可以採用高靈敏度的無圖案晶圓缺陷檢測系統進行來料鑑定，除了可以透過線上缺陷資料與不同批次的材料確認關聯性，也可以幫助分析與材料相關缺陷的原因。但是，半導體製造商越來越傾向將材料認證導向材料供應商，並要求在材料入廠成為製程的一部分之前進行嚴格的品質檢查。若想獲得資格證明，可能有多種方式，如供應商可能需要投資在無塵室和檢測設備上來認證他們的材料，如此可能將會使小型材料公司難以生存，因此，採用獨立資格認證服務可能更經濟有效。或可能有必要開發合適的資格認證技術，且該技術不需要大量的基礎設施(無塵室等)，但仍然可以模擬晶圓廠的環境(圖5)。 圖5　使用無圖案晶圓檢測材料資格認證，可助晶圓廠確定缺陷的根本原因　資料來源：KLA 製程設備製造商 轉向較小的設計製程和複雜的3D元件架構也會影響製程設備。薄膜沉積設備、蝕刻機、清洗設備、光刻機等也需要滿足嚴格的清潔要求—在發貨之前僅僅將製程設備擦拭乾淨的日子已不復返。如今，製程設備必須從製造商處獲得合格的證明，利用高靈敏度的檢測和量測系統來證明它們滿足製程穩定性，以及每顆晶圓透過增加的顆粒大小和數量(PWP)的嚴格標準。為了滿足這些嚴格的標準，設備製造商需要在設備設計尚可調整的研發過程中就考量到解決製程設備的清潔度問題。一旦安裝在半導體晶圓廠中，就需要實施製程機台監測策略，以便工程師可以迅速隔離並解決製程機台問題，進而保持生產先進IC所需的製程品質。 EUV微影 將EUV光刻技術和相關的較小設計節點整合到IC生產中，需要對新的光刻機、新的光罩以及新的光阻和其他消耗品精心協調和控制。使用EUVL進行成功的生產，需要從光罩毛坯和光罩圖案開始，對半導體製造的所有領域進行品質控制。更高的EUVL分辨率意謂著光罩毛坯和圖案沒有更小的缺陷，並且光罩圖案需要精確到更小的設計規格。為了支援EUVL生產更小的設計節點，晶圓不能有更小的缺陷，且需具有更小的表面粗糙度，並且必須滿足更嚴格的晶圓平坦度和應力規格。 在EUV光刻機上，品質控制的挑戰來自以下幾項：在大量生產過程中，許多層是在沒有防護膜保護光罩的情況下進行微影的。當前，由於各種挑戰而不使用EUV防護膜，其中包括防護膜透射率不夠高，並會導致非常昂貴的EUV光刻機的產量降低。這是30年來首次在生產過程中對光罩進行「裸露」處理，如此增加微粒和污染物落在EUV光罩表面上的風險，並會導致缺陷在晶圓的每個晶片上印製；這意謂著IC晶圓廠必須採取更徹底的方法來重新進行光罩重新認證，如直接將光罩檢測結合晶圓印刷檢查，以確保識別出所有對良率至關重要的光罩缺陷(圖6)。相較使用193i掃描儀進行生產，這種光罩品質控制策略以及所需的其他創新技術，將要求新的晶圓廠製程和製程控制流程。 圖6　晶圓印刷檢查方法結合標準光罩檢測使用，以認證半導體工廠中EUV光罩　資料來源：KLA 此外，EUV光刻技術存在的隨機差異性，高品質的半導體製造通常需要較少的隨機變化。隨機差異性給予驗證EUVL流程所需的檢測和量測步驟帶來了更多挑戰。如隱性重複缺陷會在某些微影中印刷，而在其他微影中不印刷。要在晶圓級別找到這些缺陷，就需要檢測機台具有高靈敏度，整顆晶圓的檢測覆蓋範圍非常高，並需要人工智慧來確定哪些檢測到的缺陷是與光罩問題有關的「重複缺陷」。此外，為了增強對隨機缺陷的檢測，檢測機台可以利用來自具有隨機擬真功能的運算繪圖軟體的訊息，有效顯示易受圖形故障影響的晶片區域。作為第二個示例，由於隨機因素導致的線邊緣粗糙度(LER)影響量測結果的準確性，包括CD穩定性和疊對誤差。將需要創新技術或新的量測科學和資料分析策略來幫助IC製造商有效顯示、監控和控制LER和其他隨機效應。 EUVL仍處於大量生產的初期。隨其發展，該產業將繼續開發新穎的策略，以幫助晶圓廠達到EUVL所需的品質標準。實際上，一些半導體製造商可能會開發自身與EUV相關的製造流程，進而開發專利品質控制方法。 高品質半導體製造在製造商生產下一代半導體元件方面發揮關鍵作用。而製造技術的創新專注於整個供應鏈的嚴格品質要求，這對於晶圓廠成功實現設計節點越來越小，且架構越加複雜的設備來說至關重要。 (本文作者皆任職於KLA，Ben Tsai為企業聯盟首席技術官兼執行副總裁；Cathy Perry Sullivan為技術行銷總監)

本文介紹了如何運用先進成像方法，實現更優異的成像畫質、速度和準確性。平面波(PW)和合成孔徑(SA)成像是本文主要介紹的兩種方法，它們為心壁運動、血流和心臟外科手術等難以管理的特定診斷和外科手術帶來可觀的訊框率和準確性提升。 醫療需求推升技術更迭 不斷攀升的醫療成本正在成為醫院、診所和服務供應商的沉重負擔，因為他們需要確保為患者提供高品質的服務，同時更有力地控制成本。提高臨床治療中的患者流量是一種有望借助運算技術發展控制成本的途徑。與此同時，放射科醫生也強烈要求大幅提高醫療超音波、CT掃描器和其他類似設備等醫療成像設備的影像輸出畫質。 發揮人工智慧(AI)及其分支機器學習(ML)的作用，並將使用深度神經網路的ML方案用於輔助診斷和效率的提升，也是頗有前景的方法。這樣就能依靠新型晶片元件大幅增強的運算功能與演算法進步來改善畫質、組織識別、分類以及器官分割準確率，進而簡化臨床工作流程。 在各種臨床處理過程中，醫療診斷成像是發揮這種先進的運算技術的主要過程之一，因為聲波技術侵入較輕微且不涉及輻射。此外，與CT和MRI等其他方式相比，它的使用更普遍、成本更低、速度更快且尺寸更小。儘管過去數年裡已取得重大進步，但雖透過使用更快速的平行運算和AI演算法，診斷品質、準確度和速度仍有較大的提升空間。 本文針對醫療超音波設備製造商(OEM)介紹如何提高成像畫質、速度和準確性；與此同時，本文還介紹如何與深度學習演算法結合使用，並借助產品改善。對於本文的目標受眾(如開發醫療超音波成像系統的架構師和科學家)，本文也介紹開發生產力的工作流程。 在過去二十年裡，兩種用於獲取和處理醫療超音波影像的新銳方法被研發出來—合成孔徑成像方法和平面波成像方法。這兩種方法與當前的順序慢速超音波成像方法截然不同，因為後者每次只能採集一行影像。新方法則可使用超音波穿透整個成像區域，因此一次發射就能重建完整的影像。成像速度達到每秒數千訊框。與這樣的訊框率同時實現的，還有全新的成像可能性，如更強的聚焦和穿透、向量流成像、功能超音波、超高解析度成像、高速心臟成像與量化等，同時可提升十倍的定量測量精度。 快速成像方案產生了比傳統成像高出幾百倍的處理需求，因此到目前為止阻礙了這些先進成像方法的實現。本文介紹了處理元件和新開發環境如何即時輕鬆實現這些先進的成像方法。如賽靈思(Xilinx)Versal自我調整運算加速平台(ACAP)元件與Alveo資料中心加速卡可部署在工作站或伺服器上，是實現SA和PW方法的硬體選擇。 與傳統的順序超音波成像相比，SA和PW成像方法具備一系列的優勢。主要在於採集的資料集完整，而且聚焦可在處理中合成，而非在採集過程中完成。因此，在發送和接收過程中都可以動態聚焦資料，獲得成像區域上的理想解析度，而傳統成像只能在發送焦點上實現最佳聚焦。這種功能被證明能提高體內成像畫質並增強穿透深度。 由於採集的資料集完整，這些成像方法也開啟追溯處理的廣泛應用。持續完整的資料獲取對成像也有很大幫助，其有利於不間斷地全向追蹤運動中的結構和血液。這樣能將速度估算精度提高十倍，還能估算速度向量；而長時間的觀察也有助於在腦功能成像中檢測較低流速。此外，資料流敏感度也提高，因此能檢測較低流速；而高訊框率則有助於檢測組織彈性和進行剪切波成像。 這些成像方法已與超音波造影劑結合使用，透過追蹤氣泡穿過最小血管的運動執行，以獲較高的超音波解析度，進而能夠區分尺寸小至10微米的結構。 因此，使用SA和PW超音波成像方法有助於開發全新的超音波應用，為提高運動估算的解析度、對比度和準確性鋪路。然而，成功實現即時應用依然被需進行的大量運算限制，但現在透過使用本文介紹的可編程設計元件及開發平台，該問題已迎刃而解。 一窺超音波成像採集流水線 採用壓電式轉換器的超音波系統將電傳輸脈衝轉換成超音波脈衝，並從電子訊號中接收超音波回波脈衝。這種轉換器採用大量壓電元件(32個到192個)，可以根據所需的不同研究提供不同的形式和功能。最常用的B模式規格掃描線配置包括：(a)線性、(b)曲線、(c)梯形、(d)扇形和(e)放射狀。參見圖1。 圖1　常用B模式格式的掃描線安排 轉換器有以下選擇：線性陣列，能在更深層面實現身體和器官的表面區域成像；曲線和梯形形狀，用於腹部器官和產科掃描；扇形形狀，用於心臟成像(通常透過肋骨之間的狹窄聲學視窗進入)；放射狀，用於血管內成像。 在繪製二維(2D)影像時，接收到的回波幅度與亮度(B模式)和回波穿過組織深度的時間有關。B模式使用多行成像，影像中每行用一個脈衝-回波序列產生，最終為被診斷的器官生成最終的解剖截面圖。有鑑於具體超音波轉換器的多個參數，可將超音波處理描述為一個多步驟序列，根據選定模態的功能，構成資料處理的單或多個並行流水線。 流水線示例如下所述：生成調製超音波脈衝，頻率取決於探頭類型、治療方法和成像模態類型。或是可激發轉換器的電以傳輸調製波，激發可包括發送器上的波束成形，進而選擇性發射聲波(Selective-in-sonification)、生成虛擬源，以及生成特定波前(球面波、平面波等)。 而轉換器亦可接收超音波觸及器官返回的回波，並轉換成電子訊號(RF資料)，同時用時間增益補償均一化遠近回波，以便進行統一處理。同時，可針對接收訊號進行數位化處理，以透過波束成形，將接收到的訊號聚焦在特定深度，並使用來自多個單元的資料重建掃描線。 至於非線性(對數)壓縮級將回波動態範圍與人感知動態範圍進行匹配，也可透過插值創建表示物理尺寸的影像。此外，用於完成下列功能的其他數位訊號處理層級包括： ·減輕雜訊 ·消除像差 ·降低干擾 ·消除掃描線偏移 ·降低散斑 ·提高解析度 ·增大測量距離 ·銳化邊緣 ·減少偽影 SA/PW成像原理解析 在傳統的超音波成像中，首先將發射聚焦的超音波場域，然後用探頭的全部單元接收來自組織的散射訊號；接著使用影像中點到接收單元的幾何距離確定接收聚焦。將其表達成深度的函數即可實現動態化，進而確定最佳接收聚焦。然而，發送焦點被限制成單獨的發送焦點，影像只能在該深度上實現最佳聚焦。 這種局限性在SA成像和PW成像中得以緩解，此時成像透過發射一系列球面波或平面波來完成，如圖2所示。 圖2　SA成像(左)與PW成像(右)圖解 在圖2中，第一列所示是發射的球面波或平面波；第二列所示為每次發射產生的波束成形低解析度影像；最後一列是將所有低解析度影像按相位求和得到的高解析度影像。 接收聚焦方法與常規的成像方法相同，但發送聚焦是透過結合多次發射得到的資料進行合成。這就使發送聚焦具有動態性，能夠獲得穿過影像深度的最佳聚焦，進而強化整個影像的對比度和解析度。聚焦的具體做法是運算從發送來源出發，穿過成像點再返回接收單元的幾何距離。接著，再從接收到的轉換器訊號選取資料，針對樣本數值進行插值後求和。這個求和操作也稱為相複合，尤其是在PW成像中。除了發送來源到成像點間的距離略有差別以外，SA成像和PW成像的距離計算相同。因此，兩種成像方法可使用相同的處理架構。 次要優勢在於發射次數與成像行數無關。傳統方法必須完成200次發射才能採集完整的高解析度影像，而SA成像和PW成像需要完成的發射次數要少得多。一般情況下，1到8次發射即可完成成像流、執行10到30次就能完成較佳的B模式成像，因此可提供較高的訊框率，進而產生前述提到的諸多優勢。具體如圖3所示，該圖表示一定發射次數下，成像對比度與以波長為單位的成像深度之間的關係。若數量越小越好，因為這說明圍繞主峰的旁瓣數量少；而增加發射次數能夠增大對比度，但12次發射後不再進一步提升。在本示例中，這決定了對比度和訊框率之間的最佳權衡取捨。此外，4到8次發射也能提供良好的對比度，足供要求較低的成像流使用，因而有助於提高訊框率。 圖3　使用以λ/2為間距的192元線性陣列探頭，一定發射次數下成像對比度與以波長為單位的成像深度之間的關係 兩種成像方法只需要少量發射就能在整個興趣區域內持續成像，是成像流的選擇之一。此外，上述成像方法還能在各方向上持續追蹤移動物件，專為估算主動脈中的血流、檢測組織的運動與彈性，以及實現較低速流檢測而開發。這是因為有連續資料可用，同時透過使用更先進的濾波器來分離流和組織，得到的影像不僅具有更高的動態範圍，且對低速流的靈敏度也有所提高。 影像實現獨立運算 在SA/PW系統中持續完成的波束成形操作次數由下列公式決定： 其中Nl是影像行數，Ne是接收元數，f0是轉換器中心頻率。採樣以探頭中心頻率的四倍頻率進行，透過強化奈奎斯特採樣，實現線性成像。因數k是用於成像的時間分數。為大幅提高訊框率，k值大約在0.8到0.9之間；但如果為降低處理需求而使用較低訊框率，也可以選取非常小的值。 典型取值如Nl=200、Ne=192、k=0.8和f0=5kHz，每秒完成614千兆次運算。一般情況下，完成一次波束成形運算包括運算聚焦延遲、變跡值，最後對樣本值進行插值，並將其與來自轉換器其他單元的數值相加。總體上，每次波束成形運算需要完成30到100次運算，全即時SA成像和PW成像每秒可完成太次運算。與常規系統相比的不同之處在於，完整影像是一次性重建，而不是每次脈衝發射繪製一行，而且出於這個原因，此類系統中的運算量也提高Nl倍。主要優勢在於影像中的各點都能獨立運算，因此，處理在本質上擁有並行性，適用於FPGA實現方案。 受處理資源的限制，PW成像和SA成像直到最近才得到採用。現在由於Versal ACAP等新興嵌入式處理平台的推出，即時實現此類技術才變得切實可行。 插值為影響成像產生關鍵 獨立單元往往以λ/4的速率進行採樣，這符合奈奎斯特(Nyquist)定律，但不足以實現極低延遲。插值是一種補償缺失點的簡便方法。插值器的品質是減輕「虛擬」樣本產生負面影響的關鍵因素。此外，插值器也是對運算能力要求極高的一項功能。在圖4中，部分插值器使用它們的PSF等等值線圖進行比較，等值線間距離為6dB，直至-60dB。合成孔徑使用FieldII模擬器對3.5MHz線性陣列128元探頭進行模擬，採用λ/4採樣，每128單元作為一個發射器。 圖4　用於128元線性陣列探頭插值方案的點擴散函數 圖4所示為插值效果。左上圖所示為在樣本之間使用線性插值時的點擴散函數。右上角所示的是採樣頻率提高10倍與線性插值相結合時的interp函數。左下角是採用樣條插值的情況，右下角則是使用了分段三次Hermite樣條插值多項式pchip。只為樣條函數和interp函數獲取合適的旁瓣，這體現插值對高品質成像的重要性。 合成孔徑/平面波成像使用軟體面臨挑戰 SA成像和PW成像面臨的根本挑戰在於，如何就每秒產生的資料量與特定處理成像流水線中的可用算力進行平衡。超音波成像系統可劃分為前端(FE)、影像成像器(IF)和後端(BE)。FE負責管理轉換器、發送脈衝生成(TX)、接收類比訊號(RX)和TX/RX相位開關矩陣(SM)的硬體方面。影像成像器負責波束成形，有時該功能也被分配到FE。BE負責增強影像，將其從聲學掃描網格轉換為顯示網格，然後進行渲染和顯示。近期，IF和BE通常直接使用原始資料在軟體中進行結合。這種方法需要多條一般使用PCIe的高速傳輸通道，用來將原始資料傳輸到搭載高性能CPU和GPU的工作站。由於多條傳輸通道、緩衝存放區原始資料、向CPU快取和GPU板載記憶體傳輸資料等原因，從FE向BE傳輸大量資料會造成額外的時間延遲。對於擁有128條通道的高階系統來說，在40MHz RF取樣速率下運行，且每樣本以12位元進行編碼，並以1540m/s聲速，在7.7cm深進行軸向成像，每個TX脈衝事件產生的原始資料大小是2,212MB。 如果要實現更高解析度，使用快速成像以每秒15,400次的頻次重複脈衝，產生的資料傳輸量為18.8GB/s。就算是PCIe Gen3x16這樣可提供約12GB/s傳輸速率的整合模組，也無法滿足BE所需的傳輸速率。BE必須將原始資料的儲存速度和傳送速率提高數倍，才能將資料提供給CPU進行控制，同時提供給GPU進行演算法處理。由此引發的時間延遲程度也會限制即時性能。這就需要高速傳輸巨量資料，並在可能的情況下儘早處理資料，以減輕資料負擔。 ACAP促SA/PW成像性能提升 超音波系統本身較適合採用異構運算架構。FE是高度模擬的，如圖5所示。Versal ACAP則用於模擬前端(AFE)控制和資料(RF資料)儲存。 圖5　FE簡化原理圖 Versal ACAP可提供LVDS，負責接收來自AFE的輸入資料，為資料泵和資料獲取提供正確的時鐘與設置，管理發送器的啟動與TX和RX之間的開關。所有這些階段都需要在主類比硬體與Versal ACAP中的可編程設計邏輯之間進行高強度交互作用。這並非易事，但ACAP是解決它的良好選擇。超音波流水線的剩餘部分則用於處理採集的RF資料，而圖6則專注於波束成形流水線。 圖6　用於SA成像和PW成像的波束形成流水線 波束成形是高度並行的演算法。在波束成形器內形成影像的每一步都可以描述成一個資料流程操作，其中分階段處理RF資料，每個階段隨後流入到下一階段。在運算架構中，資料流程由節點構成，形成按佇列連接的圖形。資料流程模型提供流水線並行性，圖形表示的是應用流或程式流，節點表示對資料應用的函數。 圖6所示的是波束成形，方框表示處理階段(操作)，線條表示連接器，其中兩個灰色塊表示迴圈("for_loop")。 資料流程能將資料細分，進而將運算流程劃分為並行流，如圖7所示，進而大幅提升性能。 圖7　資料流程圖的橫向劃分(迴圈展開) ACAP架構實現SA/PW成像資料流程 在傳統微處理器上實現超音波模態資料流程會產生與並行性和資料輸送量有關的問題。350fps下「B-模式」需要大約6.08 Gmult/s的延遲和變跡值運算量。樣本插值需要的運算量在12.17Gmults/s，波束成形器需要的運算量大約在3,028Gmult/s。它類似於僅有30fps的「流模式」，所有運算都透過單精確度浮點運算完成。 一般來說，這樣的運算量難以在嵌入式平台上實現，至少需要高性能桌上型電腦或是電腦叢集。在表1中，便將CPU的理論峰值性能與上述要求進行比較。 此外，在從DDR記憶體(DRAM)向處理器傳輸大型資料叢集(如本應用所示)時，大量資料超過快取極限，導致與其他核心干擾相關的額外限制因素，理論上來說，性能下降幅度最高可達10倍。參見圖8。 圖8　使用快取的傳統多核心架構 如果驗證過諸如SA和PW等運算密集型問題的基本演算法本質，則有一個更好的選擇。SA和PW波束成形適合用線性代數運算來表示。掃描線可以由一個向量、一組帶矩陣的掃描線、一組帶矩陣或立方體的轉換器掃描線，或一組帶立方體向量的發射集表示，具體參見圖9。這類表示屬於張量，如同深度神經網路使用的類型。 圖9　SA與PW波束形成的張量表示 若使用具備下列重要特性的架構，能夠高效運算張量、內積、外積、向量-矩陣相乘、矩陣-矩陣相乘、濾波器、卷積和離散傅里葉變換： ·以棋盤格(拼圖模組)結構組織的同構處理器單元集合 ·一套用於連接處理器單元的開關網格；該開關網格是用資料路徑連接及可編程設計開關構成的規則結構 ·用於編排資料流程的控制器 ·演算法的局部開發，即資料移動通常限制在相鄰處理單元範圍內 ·使用流水線技術實現處理器單元的高利用率 如Versal ACAP採用使用拼圖模組的AI引擎架構，能夠滿足上述要求。拼圖模組中的處理單元採用單指令多資料(SIMD)和超長指令字(VLIW)架構。參見圖10。 圖10　AI引擎陣列 AI引擎整合一個標量單元、一個向量單元、兩個負載單元、一個儲存單元和一個記憶體介面。標量單元則整合一個32位標量RISC、一個32×32位標量乘法器，同時可支援正弦/餘弦、平方根、平方根倒數等非線性函數。向量單位整合：512位元向量定點/整數單元和單精確度浮點向量單元，均支援多個向量通道上的併發運算。每個AI引擎內建專用的單埠16KB程式記憶體。 每個AI引擎方塊圖內建32KB資料記憶體，其劃分為八個單埠組，允許每個時鐘週期最多八個並行記憶體訪問事務。 此外，資料記憶體還內建DMA邏輯，可支援輸入到本機存放區器的傳入流，從本機存放器向外輸出的傳出流，以及本機存放區器中的緩衝流。透過支援二維跨越式存取，任何AI引擎都能存取各方向上相鄰AI引擎方塊圖中的資料記憶體，進而允許單個AI引擎存取高達128KB的資料記憶體，每週期存取四個記憶體模組，頻寬超過1太位元組/秒。參見圖11。 圖11　AI引擎方塊圖 從運算角度，每個AI引擎方塊圖都具備乘法-累加處理能力，如圖12所示。 圖12　以週期計的乘法-累加性能 「B-模式」的性能要求估計在3,200 Gmult/s左右；因此根據圖12，在1GHz下，每個方塊圖能夠每週期執行8MAC，因此需要3,200/8=400個方塊圖。 從宏觀上看，AI引擎能夠實現SA和PW中資料流程演算法所需的所有不同結構。作為參考，在圖13中，除了AI引擎以外，Versal ACAP整合的特性還包括一個標量引擎、自我調整引擎(可編程設計邏輯)、智慧引擎(由AI引擎和DSP引擎共同構成)以及一個可編程網路單晶片(NoC)。 圖13　Versal ACAP原理圖 雙核心Cortex-A72 64位元處理器用於託管作業系統(如Linux)以及執行與控制超音波處理有關的任務。該處理器為連接、編排和更新提供所需的一切功能，還為超音波採集所需的數位訊號處理提供豐富的基礎設施。 自我調整部分(可編程設計邏輯)負責一切與採集有關的功能，其中包括控制AFE、發送器，解調來自轉換器的I/Q訊號。此外，它還能為特定任務加速並對已採集資料從記憶體到AI引擎的傳輸進行管理。 如Versal ACAP的可編程設計NoC是一種完全整合的高速全獨占式縱橫開關，用於管理SA成像和PW成像所需的高頻寬。NoC的作用在於實現對全高全寬PL的無縫記憶體映射存取，以便連接元件上需要使用大量資料的區域。它能夠： ·針對DRAM實現共用設備存取 ·在PL之間建立連接 ·對AI引擎陣列進行記憶體映射存取，以便進行追溯和調試 ·在PS、PL和AI引擎陣列之間建立連接 ·在PS和DDR記憶體之間建立連接 程式設計用於SA/PW成像AI引擎 AI引擎程式由使用C++編寫的資料流程圖規格構成。該規格可以使用專用編譯器編譯並執行。資料流程圖由節點和邊緣構成，其中節點表示運算核心函數，邊緣表示資料連接。 資料流程圖的核心在資料流程(無限長的類型值序列)上運行。這些資料流程可以被分解為單獨的方塊圖，而這些方塊圖由核心進行處理。核心消耗輸入資料方塊圖並產出輸出資料方塊圖。此外，核心還可以逐樣本地存取資料流程。 AI引擎核心是一個指向VLIW向量和標量處理器的C/C++程式。 包括記憶體通訊和串流通訊在內，存在多種可能的通訊配置，它們都是SA成像和PW成像的必要構建方塊圖。參見圖14。 圖14　AI引擎通訊結構 消耗輸入資料方塊圖的核心被稱為輸入視窗，產出輸出資料方塊圖的核心被稱為輸出視窗。二者由AIE編譯器根據資料流程圖連接自動完成推斷。 核心接收類型資料的輸入流或輸出流作為參考。PS可用於動態載入、監測和控制在AI引擎陣列上執行的資料流程圖。AI引擎架構和編譯器彼此配合，提供程式設計模型。兩個流連接能夠以透明方式共用同一物理通道，前提是它們的總通道占用率未達到100%。除了在AI引擎的處理器單元上運行以外，核心也能指定核心在PL上運行。圖15所示的是SA成像和PW成像的概念圖。A區方塊圖將PL連接到B區的PL核心方塊圖，後者又流到C區的核心，進行延遲運算。一套核心隨後並行啟動並交替執行，交替的核心數決定並行程度和加速程度。隨後，波束成形核心產生實體其他內部核心，用於D區方塊圖所示的內部運算。E區核心將波束成形資料流程到DDR記憶體。 圖15　SA和PW波束形成器的完整資料流程圖結構 合成孔徑成像與平面波成像技術可以使用Versal ACAP與AI引擎以及相關的軟體框架實現，為此類先進的超音波模態提供單晶片實現方案。對於先進的超音波系統，則可以使用單片以上的Versal ACAP，借助128個轉換器實現高達2,000訊框/秒的良好性能。 (本文由賽靈思Xilinx提供)

雷射二極體和VCSEL的基礎測試是光電流電壓(LIV)曲線測試，此測試同時亦會量測裝置的電和光的輸出功率特性(圖1)。這項測試主要用來在裝置進入組裝前分揀或剔除不良裝置。DUT要進行電流掃描，同時記錄掃描中每一步的前向電壓下降。同時，儀器會監測光功率輸出，然後分析得到的資料，確定雷射特點，包括雷射臨界值電流、量子效率和「轉折點」偵測(第一個衍生光功率輸出與注入電流曲線中的局部化負斜率)。 圖1　LIV曲線 LIV測試首重熱量管理/熱效應 脈衝式LIV測試最好在生產早期完成，也就是在將VCSEL組裝到模組中之前。對仍位於晶圓上的VCSEL、雷射二極體及脈衝式測試至關重要，因為裝置在這個時候沒有溫控電路。使用直流測試可能會改變其特點，甚至在最壞情況下會破壞裝置。在之後的生產階段，當其組裝到具有溫控的模組中時，裝置可以進行直流測試，然後將測試結果與脈衝式測試結果進行對比。由於溫度位移導致裝置特點變化，某些裝置會通過直流測試，但卻無法通過脈衝式測試。 VCSEL特別適合用於切片前晶圓階段測試，因為其輻射與晶圓平面垂直的光能量。儘管許多VCSEL可在非脈衝模式下測試，因為其效率很高，但功率較高的裝置要求在生產早期階段進行脈衝式測試，這可避免產生高熱顆粒，如果執行非脈衝式直流測試，高熱顆粒會引起機械壓力。 LIV特性與雷射溫度相關，在測試過程中必須緊密控制雷射溫度，就像正常操作中一樣。為什麼要執行低工作週期脈衝式LIV測試？主要原因有熱量管理、熱回應和暫態回應。一般而言，這些問題的出現，是因為必須在安裝到熱量管理裝置之前，如散熱器或熱電冷卻器(TEC)，有時稱為帕爾帖裝置，針對雷射二極體和VCSEL執行直流測試。 在雷射二極體或VCSEL正確安裝在TEC，並在模組系統或封裝中執行時，其溫度可以保持在±0.005℃範圍內。在典型沒有冷卻的非脈衝式LIV測試中，自熱會影響雷射的電和光效能。內部溫度位移會改變前向電壓下跌、動態電阻、量子效率和其他特點。在較短持續時間的脈衝中，雷射二極體的平均功耗產生的熱效應最小。 然而本文發現，脈衝式LIV效能差的VCSEL或雷射二極體可能會通過非脈衝式測試。這些有問題的裝置通常會在光纖資料通訊系統使用的雷射二極體模組中導致高誤碼率，或在以VCSEL為基礎的車用LiDAR系統中導致偵測問題。 另一類問題是脈衝式LIV特性很好，但卻無法通過非脈衝式測試。一般而言，這些裝置會在雷射啟動後幾微秒內在光學上變得不穩定，同時伴隨著光輸出下跌到預計光功率的幾分之一。因此，在適當的生產階段比較脈衝式LIV掃描與非脈衝式LIV掃描，可以更完整指示DUT效能及模組和封裝中，內建的熱量管理裝置效果。 LIV測試電流脈衝特性剖析 測試雷射二極體或VCSEL要求正確形狀的電流脈衝，應相當迅速達到全部電流(但不要過快而導致過衝和振鈴)，然後要保持平坦足夠的時間，確保結果準確顯示雷射二極體的真實輸出。脈衝式LIV測試中的第一個挑戰，是提供擁有適當的振幅、持續時間、工作週期及上升時間和下降時間的恆定電流脈衝，如圖2所示。 圖2　10A，10μs電流脈衝，1.7μs上升時間 為最佳化轉折點偵測，LIV掃描中相鄰電流階躍之間的脈衝特點差異必須盡可能確定，如圖3所示。 圖3　VCSEL上1A/2.5A/5A/7.5A和10A處振幅掃描 傳送電流脈衝有兩種常用方法：將脈衝式恆定電流源直接耦合到雷射二極體，以及使用驅動已知電阻的脈衝式恆定電壓源。在這兩種方式中，脈衝式電流源的穩定性更好。 脈衝式LIV測試的最大源訊號振幅一般會超過雷射二極體或VCSEL一般工作電流的兩倍。對早期測試，通常使用500ns~50μs的脈衝寬度，工作週期一般會≦3%。電流可以在數十毫安培到數安培。此測試條件是因為要盡可能降低平均功耗，同時縮短測試持續時間。這可能會對系統提出很高的需要，特別是在阻抗匹配方面。 高電流脈衝的上升時間和下降時間應足夠短，以保證電流脈衝頂部的平坦時間。上升時間和下降時間之和應小於總脈寬的30%，以允許頂部的訊號穩定時間和平坦時間。另一方面，轉換速率要盡可能低，以降低高頻頻譜成分，協助減少脈衝傳輸問題和穩定時間。 脈衝傳送/電纜電感克服震盪 同軸電纜廣泛用於將快速訊號傳送到待測裝置。每條電纜都有自己的特性電纜阻抗，這種特性阻抗同時與電容和電感有關。兩者之間最關鍵的係數是電纜電感，以提供乾淨的10μs脈衝。計算這個電感時需要的變數有中心導體直徑、到外部遮罩層的距離和長度，如圖4所示。同軸電纜的相對磁導率通常為1，這取決於絕緣體的材料。例如在內徑是1mm、外徑是3.5mm、長度為1m，且相對磁導率為1時，可計算出同軸電纜的電感是250nH，這幾乎是同軸電纜電感的典型值。至於非遮罩電纜的電感則要高得多。 圖4　同軸電纜電感 其中Lcoax為同軸電纜的電感，單位為亨利(H)；μ0為真空磁導率，其為4π×10-7；μr為相對磁導率；D為同軸電纜外徑；d為同軸電纜內徑；L為同軸電纜長度。 在大多數情況下，從測試儀器到DUT會並聯兩條同軸電纜，一條連接到高電位端子，而另一條則連接到低電壓端子。問題是，兩條電纜的電感並不是一條電纜電感的兩倍，而是高出3~6倍(視電纜如何從儀器輸送到DUT而定)。例如，1公尺長、250nH電感的電纜，兩條電纜並聯時，電感並不是500nH，而是可能高達1.5μH。這可能會產生額外的環路電感(視兩條電纜相距的距離有多遠)。為消除環路電感，兩條電纜的遮罩層應在電纜兩端捆紮在一起。 電纜中電感帶來的最大挑戰是如何克服電流脈衝中的振盪、過衝和下衝。在電容可能會導致電壓脈衝振盪時，電感會給輸出電流穩定性帶來負面影響。如圖5便說明多個電感負載對100μs脈衝的影響。 圖5　電感器上的1A 100μs脈衝，1μH/3μH/5μH 測試結果指出，在電感提高時，脈衝形狀的過衝和不穩定程度也會提高。不穩定會導致很難進行準確量測，因為脈衝穩定時間可能會太長。 另一個與電纜電感有關的問題是脈衝的上升邊緣和下降邊緣積累的電壓。經過電感器的暫態電壓可以用L×di/dt計算得出，其中L是電感，di/dt是電流相對於時間的變化速率。讀者可能會猜到，上升時間和下降時間越短，邊緣累積的電壓越大。在圖6和圖7中，脈衝中22μs的上升時間會在上升邊緣產生2V的電壓；但1.6μs的上升時間會產生大約10V電壓尖峰。這個電壓尖峰會在邊緣給儀器帶來某些電壓上的負擔。儀器必須支援電壓峰值。如果電壓有限，則上升邊緣可能會很慢。在快速脈衝中，更嚴重的高壓峰值問題是要求額外的穩定時間，才能進行精確的電壓量測。 挑戰在於如何為裝置提供一個可用的電流脈衝，而又不會產生振盪、過衝和下衝，進而能夠正確測試裝置，即使在電纜電感及裝置間電感可變性變化時，仍能進行準確的電壓量測。 圖6　1μH電感器上22μs上升時間，10A脈衝   圖7　1μH電感器上1.6μs上升時間，10A脈衝 光耦合至偵測器條件限制 擷取雷射二極體的脈衝式光輸出並不是一項輕鬆的任務。通常會使用三種偵測器材料：矽(Si)、鍺(Ge)和銦鎵砷化物(InGaAs)。每種材料都有優勢和劣勢。如圖8所示，偵測器的選擇在很大程度上取決於涉及的光的波長。在波長小於800nm時，矽是唯一的選擇。但大部分電信設備的工作波長是1,300nm~1,700nm，在這種情況下，InGaAs似乎是最佳選擇，因為其回應相當一致，而且能夠支援最高約1,700nm的波長。 圖8　偵測器的選擇在很大程度上取決於涉及的光波長 來自雷射二極體的輸出可以透過多種方式耦合到偵測器。其中一種方式是將雷射直接對準偵測器，但這種方式有多種缺點。並不是所有光都能到達偵測器。 對封裝零件而言，通常最佳的解決方案是積分球—內部是一個空心球，外面包著一層反射材料，配有一個偵測器安裝架，有一個埠饋入要量測的光(圖9)。積分球接收來自光源的所有光，隨機化其偏振，將光均勻分布在內部表面。然後透過球體側面安裝的偵測器會「看到」饋入球體的光可量測、可重複的部分(大約1%)。 圖9　積分球解決將儀器耦合到雷射二極體輸出的問題 待量測的光很充足，但不足以讓偵測器超載。不過，在晶圓級測試VCSEL時，積分球並不實用。在正常情況下，晶圓探棒會透過探棒卡在電氣上連接到每個裝置。探棒台還將光偵測器直接放在裝置上方。如果探棒卡能夠同時連接多個裝置，則可構建與圖10所示的類似測試系統，每次在探棒卡接觸晶圓時測試所有裝置。由於晶圓上的裝置數量高，使用掃描方式測試多個裝置可能會耗時很長。對要求高輸送量的應用，最佳解決方案通常是使用多對儀器來並行測試多個裝置。 圖10　雷射二極體模組典型的LIV測試設定。可使用相同儀器測試VCSEL；2601B-PULSE用來為待測裝置提供10A@10V@10μs的電流脈衝，使用數位萬用電表監測光輸出，同時由TEC控制模組溫度 儀器多工設計簡化LIV測試難度 在脈衝LIV測試中，最困難的任務之一，是擷取雷射二極體在峰值時的脈衝式光輸出。光脈衝持續時間短，對大多數商用光功率計而言並非合適的訊號。一般而言，脈衝LIV測試中最困難的任務之一是擷取雷射二極體在峰值時的脈衝式光輸出。光功率計是為要求幾秒積分時間完成一個讀數的高準確度量測而設計。儘管可以使用這些儀器，但其要求很長的積分週期，才能累積數千個雷射脈衝。然後韌體或外部PC的測試程式必須計算峰值光功率，並假設平均功率是驅動雷射的電流脈衝的工作週期的函數。此外，還有一個進一步的假設，即雜訊訊號的積分是零。 由於光功率計存在的缺陷，測試工程師已為脈衝式LIV測試設計出更快速、更準確的測試方法。量測饋送高速脈衝的雷射二極體中的電壓和電流並不容易。 在歷史上，最常用的方法是採用機架安裝的多台儀器，並在PC控制器上執行相當複雜的客製化軟體。除使用PC進行測試定序和訊號分析外，這一系統使用的設備還有電流脈衝產生器/SMU儀器、光量測裝置(光電偵測器等)、熱電冷卻裝置儀器，以及數位萬用電表(用來量測積分球或光電偵測器的輸出訊號)。 這類系統的設計方式是同時包括脈衝式工作模式和非脈衝式工作模式。這種雙重功能可以使用相同的量測通道，在一個平台上執行兩類LIV掃描(脈衝式和直流)，如圖11所示的Keithley 2601B-PULSE System Source Meter 10μs脈衝產生器/SMU儀器，其控制環路系統對3μH以下的負載變化不需要進行調諧，因此在電流高達10A，輸出10μs~500μs的脈衝時，電流脈衝沒有過衝和振鈴。這保證時間快速上升，可以為裝置提供電流脈衝，正確分析裝置或電路特性。透過對比脈衝式測試結果與非脈衝式測試結果，可以得到與DUT效能更完整的資訊。 圖11　Keithley 2601B-PULSE System Source Meter 脈衝產生器結合SMU　改善系統速度/輸送量 效率和低成本是在現今製造生產環境中生存的關鍵因素。測試必須快速、準確、成本低。這意謂著使用光功率計並不是最佳選擇，因為會隨著時間積分光輸出，低工作週期輸入可能會延長積分週期。此外，量測的準確度取決於脈衝工作週期的準確度，以及光輸出工作週期與電輸入工作週期的匹配程度。 對許多儀器而言，PC負責控制測試的所有流程。在測試序列每個要素中，必須為每項測試配置儀器，儀器執行所需的操作，然後將資料返回主控PC。而主控PC必須評估測試通過/未通過指標，執行相應操作來約束待測裝置。發送和執行的每條命令都會占用生產時間，降低輸送量。 顯而易見地，此測試序列中有很大的部分是與PC來回傳送資訊。像2601B-PULSE和Keithley新DMM等儀器提供獨特功能，透過降低通訊匯流排上的業務量，顯著提高複雜測試序列的輸送量。 在這些儀器中，絕大部分的測試序列嵌入在儀器中。Test Script Processor(TSP)是一種全功能測試序列引擎，可以控制測試序列，並擁有內部測試通過/未通過指標、計算和數位I/O控制功能。TSP可以在記憶體中儲存使用者自訂的測試序列，並透過命令執行這些測試序列。這種方式限定測試序列中每一步的「設定」和配置時間，提高了輸送量，因為其減少儀器與PC之間的通訊數量。 本文回顧電纜電感的影響、熱量管理需求以及建立脈衝式和直流LIV測試系統的各種組成部分。 在生產輸送量至關重要時，像2601B-PULSE System Source Meter方案在一台儀器中同時提供脈衝產生器和SMU；這款儀器的脈衝產生器功能提供可靠且可重複的脈衝波形、寬度、上升時間和下降時間(最高可達10A@10V，最低可達10μs)。 而這款儀器提供許多好處，包括不需手動調諧脈衝輸出就可以確保高脈衝完整性，縮短測試時間，節省生產成本；使用一台儀器進行直流/脈衝電流和電壓量測；分析VCSEL的特性，並開發下一代材料、裝置和模組；使裝置自熱狀況達到最小，盡可能降低探棒頭燒毀風險，保護VCSEL、VSCEL陣列及LED；量測低達單位數ms的取樣速率，同時輸出10μs，10A@10V電流脈衝。 (本文作者為太克科技SMU產品行銷經理)

機電/固態式繼電與斷路器特性比較 作為討論基礎，建議先理解機電式繼電器或電路斷路器，並瞭解固態繼電器/電路斷路器的發展情形。機電解決方案產生的噪音是伴隨繼電器運用電磁效應與高速移動的金屬接點相吸/互斥的物理特性而來。其中的機械運動量可視為故障原因，實際運作上也確實是如此，但主要的疲乏部位很可能位於接點表面，因為接點傳導高電壓時逐漸彼此接近，讓產生的電弧能夠跳躍氣隙，之後接點才完全接觸。若接點被迫斷開，也會出現相同現象。在此應特別注意，致動時接點不論AC或DC都會出現電壓。以AC電壓而言，若未採用零電壓切換，則每次繼電器啟動時，很可能都會出現電弧。如此一來，接點會快速退化，甚至彼此熔合。即使在一般的使用情況下，接點間的電阻很可能會隨時間與使用量而上升，產生無法預測的行為。最後，因使用與磨耗持續造成的疲乏很可能會導致故障，限制了製造商的裝置使用壽命。 圖1　機電式繼電器的接點磨耗 以此類推，機電式繼電器也可能像低電壓切換器一樣，面臨接點彈跳的問題，但切換高電壓時，更不容易實作反彈跳。另一方面，固態切換器通常會實作零電壓切換，確保裝置在電壓，或很可能與電壓異相的電流最低時才開始傳導，即使採用DC電壓與電流，固態切換器的導通時間也較容易控制。採用目的是避免可能造成其他系統問題的湧浪電流，但最直接的影響是繼電器或電路斷路器在整個使用過程中變得更加可靠，當然使用壽命也會比機電式更長久。 基於成本、效能與功能的主要考量，工程師仍舊偏愛機電式。以成本而言，固態繼電器或電路斷路器在價格上確實較機電式高。但若考量應用的整個使用壽命，以及功能相關的維護、修復及運作(MRO)成本，則固態元件可能更占上風。主因在於以預期使用壽命衡量整體系統成本來看，機電式繼電器的運作使用壽命約落在數十萬次，但固態繼電器的使用壽命可達上千萬次。 此外，業界提供的這兩種技術價格落差正逐漸縮小。雖然機電式元件出現一些創意設計，但只是維持了平均售價，實際上更是增加售價。同時，固態解決方案的平均售價則是逐漸下滑。效能方面，傳導路徑的電阻所產生的功率耗損是最常參考的參數。以機電裝置為例，此電阻初始值很低，但終究會隨時間上升，原因如上所述。若是固態解決方案，功率損耗程度則與導通電阻直接相關。導通電阻取決於所用之半導體類型及功率電晶體之通道大小，而這兩個特性都會影響成本。雖然導通電阻通常不隨裝置的使用壽命而改變，但其為有限電阻，必須依照設計要求調整。理想中，傳導損耗及半導體成本應愈低愈好，可以按照數據進行統計，也就是導通電阻乘以面積 (RDS(on)×A)(圖2)。此為半導體製造商的關注焦點，如英飛凌(Infenion)也已經藉由自身的CoolMOS技術平台解決部分問題。 圖2　超接面 MOSFET的RDS(on)×A隨時間提升 安全疑慮是另一個考量。固態解決方案的切換速度較機電裝置快上許多，因為元件都不會移動。雖然更快的回應時間是一項優勢，但缺點則是輸入與輸出間並未提供物理性斷電。由於許多應用可能需要人為接觸機器，因此安全法規中，必須明訂高電壓輸入與輸出間的電氣隔離規範。實作電氣隔離最常見的方式就是採用氣隙，或是在傳導元件之間實際保留空間。如此一來，固態技術仍有一項缺陷，但這卻催生混合式電路斷路器或繼電器的概念，亦即使用固態裝置來切換高電壓，再運用體積較小、成本較低的機電式繼電器在輸出端提供電氣隔離，此時沒有電壓也可進行切換，進而延長有效使用壽命。與此同時，也有許多應用不需要電氣隔離。此外，電路斷路器目前適用的法規仍以機電裝置為依據，並未完整考量固態方案的優異效能。一旦法規制定趕上技術發展的腳步，電氣隔離的要求很可能就會視應用而異，不再如此嚴苛。 超接面MOSFET突破耗損限制 實作固態切換器所使用的電晶體，是採用半導體基板。如今最廣泛使用的基板材料為矽，但電晶體組態則各有不同。以AC切換，尤其是實作零電壓切換而言，通常偏好三端雙向交流開關(Triac)或矽控整流器(SCR)裝置。平面拓撲內建構的MOSFET普遍用於切換DC電壓，而IGBT則同時用於AC及DC切換器。然而，如同前述說明，這些方法都會因通道的導通電阻而造成損耗，額外產生必須逸散的熱能，如此一來就必須增加空間與物料清單來納入散熱片。 超接面MOSFET則不受限於以單一p-n接面為基礎的平面製程，而是採用多個垂直p-n接面的結構。因此，導通電阻會散布至多個並聯路徑上，降低整體導通電阻。英飛凌自1990年代起就是超接面MOSFET的開發者，且持續研發這項技術。相較於其他電晶體拓撲，此技術具優勢，尤其是導通電阻乘以面積的數值表現良好。如此一來，損耗就會相對降低，也能用在需切換高電壓與電流的應用，毋須採取散熱措施。透過英飛凌的CoolMOS 7技術，可望進一步降低RDS(on)×A，同時成功將切換損耗轉換為更低的導通電阻。此特性在固態繼電器與電路斷路器應用中所帶來的效能，能夠滿足使用者需求，因為繼電器和電路斷路器的切換頻率並不高。 MOSFET平台帶動固態繼電器/電路斷路器發展 在繼電器或混合式電路斷路器內使用固態裝置有多項優點，包括大幅加速切換時間、消弭機電裝置會產生的電弧與噪音，而且元件本身將更為可靠且可預測，同時拉長使用壽命。英飛凌在CoolMOS 7解決方案等領域的研發正努力改善弱點，以打破傳統使用上的限制。另一方面，新的超接面MOSFET平台突破固態繼電器與智慧型電路斷路器的設計，將RDS(on)×A的係數降到新低，價位也能夠滿足設計人員與終端市場的需求。此外，固態繼電器遠小於機電繼電器，體積可減少超過95%(圖3)。在電源領域中，英飛凌的超接面MOSFET只是眾多滿足創新需求的產品之一。固態繼電器與固態電路斷路器的可行性因CoolMOS 7等的發展正逐漸上升。 圖3　固態繼電器的體積大幅縮小 (本文作者為英飛凌科技產品行銷經理)

然而，最終用戶要著眼大局，更關心整個系統或製程在遵守環境義務的同時，能夠盈利的效率。他們明白，倘若所有生命週期成本都計入其中，在功率轉換過程的一個小要素，即便非常專注於降低其損耗並不一定會導致明顯整體成本節省或環境效益。 另一層面，將更多電源轉換裝置整合到更小體積(增大其「功率密度」)，可以更高效地利用工廠或資料中心的占地面積，並利用現有資源和成本實現更多產出。 本文將研究相較增大功率密度和提高系統效率，提高功率密度百分點在節能、購置/處置成本和機櫃/占地面積利用率等層面的實際成本。 製造商藉提高效率　降低營運壓力 在功率電子的世界，效率是一個容易概念化的術語，100%效率為好，而0%為壞。但是，讀者必須仔細設置自身的參考基準。資料中心整體電氣效率接近0%，從電網提取的所有功率幾乎都轉換為伺服器葉片、電源和冷卻系統中電子元件中的熱量。然後，將電力的美金價值轉換為美金收入可能是1,000%的效率，大多數行業都是如此，這是所有人的期望，否則，如果讀者想節省成本和挽救地球，同時也要賺錢，真正問題是如何最小化總功耗，同時以最大限度提高生產力。 資料中心管理者完全知曉這些，他們需要面對日常壓力來提高資料處理能力和速度，同時保持盡可能低電費，並從資本投資中獲得回報。他們別無選擇，只能以增加數千瓦的功率耗散來添加伺服器，但可以演算容量增大帶來的附加價值抵消額外能源和資本成本。在工業領域，如果需要另一台100kW馬達，並用於生產更多可銷售產出，馬達驅動及其電源則是不可迴避之開銷。在所有產業中，電源是一種必須的罪惡之物，本身不會增加商業價值，其耗費的營運成本和功率都被視為降低了利潤。因此，焦點自然而然地會將注意力轉向功率電子製造商，他們需要承擔透過提高電氣效率來減少損耗的壓力。 拓撲架構重新設計以實現零損耗 功率轉換效率似乎很容易定義，人們都可以引用公式「輸出功率除輸入功率之百分比」，兩者之間差值為功率轉換器消散的熱量。問題是，如果不涉及功率水準，以及它們如何隨操作和環境條件而變化，而將效率作為轉換器比較參數，此時效率沒有任何意義。往往這會導致一些「創造性」規格，挑選出其中亮點，以展現裝置最好的部分。很少有轉換器在接近其最大額定功率時操作，因此效率通常設定為在最大額定負載50~75%左右達到峰值，並且某些曲線必須在零負載時降至零效率。在輕負載時轉換器設計可能存在高不確定性，因此在待機條件下電源功耗可能會比其他電源多一倍(圖1)。負載為5%時，A線表示轉換器功耗是B線的三倍以上，因此輕負載功耗對總能量消耗有顯著影響。 圖1　輕載時效率在同類功率轉換器之間差異很大 幸運的是，業內有一些標準可以用來規定效率曲線形狀，例如具有不同級別的「80 PLUS計畫」中，「鈦」級為最高，要求在50%負載時具備最低94%效率，在10%負載時最低90%效率，這些是用於115V系統的效率，對於230V系統，上述參數分別是96%和90%(圖2)。 圖2　80-PLUS計畫的效率目標—115V系統 這些限制很難實現。在2004年構想80 PLUS認證計畫時，在50%負載下實現最低水準80%效率已經足夠困難，但是要達到94%的鈦級則意謂著需要減少電源四分之三的損耗。效率僅提高14%，而額定功率為千瓦級的電源必須將損耗從250W降低到64W，這不能透過對現有設計進行微調來實現，因此必須對轉換器拓撲架構進行徹底重新考量。不再使用傳統二極體，轉而採用同步驅動MOSFET，相移全橋和LLC諧振拓撲架構等技術都被用來限制開關轉換期間的損耗，並且出現諸如SiC和GaN等全新半導體技術，以實現更快的開關速度但不會造成功耗損失。即便是不在市電的低階橋式整流器也已經演變成MOSFET的混合布置，這構成功率因數校正電路必要的部分。這些都需要一定成本，也有採用新技術帶來的風險。即便如此，從供需角度看，客戶和電源製造商要求在螺旋式上升，以實現更高效率，達到99%甚至更高。 追求高效率而降損耗所費不貲 隨著功率轉換效率接近100%，提高效率的難度成倍增加。從97%到98%意謂著損耗減少了三分之一，從98%到99%意謂著將損耗減少一半。在任何轉換器設計中，將損耗降低50%可能會要求設計從頭重新開始，使用更複雜的技術和更昂貴的元件是唯一途徑，而這通常是以犧牲尺寸為代價。1kW電源效率為98%時，僅消耗20.4W功率(圖3)。而要花費多少努力才能使損耗達到10.1W，使效率提高到99%？考量一下1kW的負載，將效率提高1%僅僅可以節省10.1W，但這需要多少設計工作量？ 圖3　1kW功率轉換器中的損耗與效率 當然，所有節能都值得珍惜，但是更需要放寬眼界。在美國，工業用電平均價格約為每千瓦小時7美分。如果以1kW電源壽命為例，在100%正常執行時間下可操作5年或大約44,000小時，減少10.1W損耗可以節省大約31美元，而負載功率的成本超過3,100美元。更換電源會導致擁有成本、購買和鑑定費用、安裝成本以及通常與數百個元件、包裝和運輸相關的碳足跡。然後是舊裝置的處置成本，以及新尖端產品的功能風險。假設上一代電源可靠性仍然足夠，那麼與保留舊產品相較，很難看出這些相關成本與31美元的節省相比如何抵消。單純為了效率參數而追求更高效率可能是一項成本高昂的事情。 裝置縮小尺寸提高功率密度 為了降低內部溫度並提高演算的壽命/可靠性，也許有必要提高功率轉換器效率，但這僅在外殼和冷卻保持不變情況下才有效。有一個古老的經驗法則，即電子元件溫度每升高10℃，其壽命就會縮短兩倍。而依據可靠性手冊，在溫度升高10℃時，半導體元件失效率將增加約25%，電容器失效率將增加約50%。但是現代電子產品極其可靠且經久耐用，因此這些都是相對於非常長使用壽命和高可靠性而言的百分比變化。例如，從歷史上講，功率電子裝置的冷卻設置目標，是將資料中心入口處的理想溫度保持在21℃左右，但是英特爾(Intel)和其他公司的研究表明，該溫度可以適當提高，但不會顯著影響系統可靠性。APC的一項報告引用了美國供熱和空調工程師協會(ASHRAE)的預測，當入口溫度從20℃升高至32℃(68℉至90℉)時，總體裝置故障率僅增加1.5倍(圖4)。據稱，資料中心額定操作溫度每升高1℉，就可以將相關冷卻成本降低約4%，因此減小主機殼尺寸，允許包括電源在內的裝置在更高溫度下操作，可以真正節省成本，同時還可以釋放機架空間。 圖4　裝置可靠性與入口溫度關係 使較小電源在更高溫度下操作的另一推動因素，是採用以SiC或GaN材料製成的寬能隙半導體。這些元件操作溫度額定值比矽元件高很多，特別是對於SiC，允許裸晶在高達數百℃溫度下操作。 功率轉換各方紛尋最佳解 功率轉換裝置供應商可能會以特定條件下的效率規格來互相競爭，但對最終用戶而言，重要的是其製程的生產率和盈利能力。當然，籍由減少能源消耗來節省成本是一件好事情，但是透過增加機櫃中或機架上裝置功率密度，並提高每單位體積的生產率而獲得成本節省可能更具吸引力。資料中心和製造設施中的地板空間具有「美元密度」，這是為貢獻一定收入所必須達到的貨幣價值，以千美元/平方英尺為度量，因此縮小電子裝置尺寸以提供更多生產空間是實際收益。如果這意謂著在生產需要擴展時提供完整的額外機櫃，則實現的短期和長期資金節省更多。 仰仗相關的功率轉換器可實現電子裝置更高功率密度，這些促使系統架構師將功率密度視為越來越重要的指標。但是，與端到端產品電氣效率不同，整個系統的功率密度不易比較，需要包括哪些內容？在典型工業機櫃中，可能有開關裝置、連接器、安裝在主機殼底座的EMI濾波器、生成中間電壓的AC-DC轉換器、大電流匯流排、負載本地處的DC-DC轉換器、風扇及其自身電源和安裝硬體，有時甚至可能包括空調裝置。在控制機櫃中，負載可能是獨立式，也可能是馬達，在這種狀況下，功率轉換裝置體積占整個空間很大一部分，任何空間尺寸的節省都意謂著可以容納更多控制電子裝置。但是，這樣回報會減少，因為添加額外裝置總會需要更多功率。控制櫃還可能受限於使用標準化硬體，如用於裝置安裝的DIN導軌，供應商推出了越來越窄小的產品，而輸入/輸出連接器尺寸的實際應用通常定義了其最小值。現在30W AC-DC寬度已減小到21mm左右，而480W裝置寬度大約為48mm(寬)×124mm(高)。機櫃中如果包括冷卻系統，其中可能包括一系列風扇，由於入口溫度不能確定，因此功率轉換器的額定溫度通常設為在高溫氣流下操作，且沒有主機殼散熱設置。這導致功率轉換密度值相對較低，每立方英寸可能為10到20W。 POL實現資料中心電源高功率轉換 在資料中心中，功率分配系統體系架構會嚴重影響功率密度。最新趨勢是透過每個伺服器刀鋒上的負載點(POL)轉換器提供48V背板匯流排，將電壓降低至IC電平，通常低於1V。分開來看，POL可以具有令人吃驚的功率密度，每立方英寸超過1kW，但需要大量散熱片或冷卻氣流才能正常操作。48V匯流排可以來自機架AC-DC轉換器，其功率密度可能僅為每立方英寸20W左右。或者可以從外部中央電源提供380V DC，並在機架中轉換為48V。具備直流電源後，不再有交流整流和功率因數校正電路損耗，該轉換器可以達到非常高的效率，並且每立方英寸功率密度再次超過1kW(需要足夠冷卻能力)。另一個優勢是，與每個機架中的AC-DC不同，能量可以集中儲存並用於電源損耗或電力不足，而AC-DC具有很大的內部儲能電容器，占用了寶貴空間。 與工業製造中機櫃不同，資料中心負載實際是刀鋒伺服器本身，因此每個機架內部消耗功率均超過10kW。倘若要求嚴格控制的高速氣流進行主動冷卻，並保持較低入口溫度，這對於功率轉換器來說是個好消息，而由於其效率很高，僅消耗了刀鋒伺服器一部分的功率，允許使用具備最少量外部散熱(如果需要)的POL和匯流排轉換器，進而保持較高的總功率密度。實際上，使刀鋒伺服器產生的熱量遠離功率轉換器成為一個主要的考量因素。 寬能隙技術提高功率密度 功率轉換器設計人員可以透過降低開關速度來提高效率，但這會導致必須採用過大被動元件，進而使機殼尺寸變大。複雜諧振轉換器拓撲允許更高運作頻率，實現低損耗，而SiC和GaN半導體元件的到來又結合了高速度和低損耗，再次改變了遊戲規則。它們在較高溫度下可靠的操作能力可以使轉換器封裝尺寸進一步減小，進而實現更高功率密度。 追逐功率轉換效率百分點是一場收益越來越小的遊戲，除非這種改進能夠導致更小產品尺寸，進而能夠為直接增加利潤的裝置留出空間。功率密度是轉換器一個很好參數，但是應該仔細比較，並包括系統中所有元素，可以預期，製造產業中機櫃和資料中心伺服器機架之間的功率密度差異會很大。 (本文作者任職於貿澤電子)

FOC運算法節省大量電能 大幅降低馬達與壓縮機功耗仍是目前電器設計最重要的趨勢，而美國環境保護局(EPA)所推動的能源之星計畫，是此趨勢的主要推力。此一計畫評級不同各類型產品，並給予認證標籤，保證該設備在運行時每年的最高消耗能量(kWh)，其中Energy Star為效能最高評級，經過多年推廣，目前這已是多數消費性產品的必備規格，而除了Energy Star之外，多數國家的相關單位也有類似評級系統。 就設計趨勢來看，目前初階家電的通常為交流感應馬達(ACIM)，這類型的馬達多以變頻器(VFD)進行簡單控制。在此技術中，馬達採用三相正弦波作為繞組供電，透過改變脈衝寬度調變(PWM)工作週期控制馬達，並以工作週期變化率設定電壓與頻率(圖1)。 圖1　使用ACIM與PWM的家電 對變頻器來說，只要負載不變，就可透過恆定的電壓與頻率比率提供恆定轉矩，不過配備變頻器的交流感應馬達，其響應變化的負載與速度需求較慢，導致其效能不佳。例如洗衣機通常使用交流感應馬達，當濕衣服在滾筒中翻動，或是滾筒在攪拌循環期間變速時，交流感應馬達對可負載變化的響應往往較慢。要解決此一問題、提升效率最直接的方式，是更換設備的馬達類型，目前高階設備已開始採用新型態馬達的永磁同步馬達(PMSM)，此一類型馬達的控制性更佳，但製造成本也更高。 相較於感應馬達的轉子需要使用額外電能維持繞線線圈磁場，PMSM則是在轉子中採用永磁體，因此功耗更低，在控制演算法方面，則可使用經改善過的磁場定向控制(FOC)，當馬達在更寬負載與更高速度中運作時，FOC可精準控制使用能量。在控制器部分，PMSM可使用數位訊號控制器，例如Microchip的dsPIC33EV系列，可協助提升馬達效能，同時降低運轉時的噪音。 此外使用以FOC運算法的PMSM也可以節省大量電能。例如冰箱壓縮機所使用的馬達轉速極低，1分鐘僅有800轉，轉速設計如此之低的原因，是為了降低冷卻液泵的速度，讓冰箱保持冰冷，改用FOC運算法PMSM的冰箱，其使用功率降低約30%，提升此電器能源之星的等級。而根據其他研究數據，在電能轉換為轉矩部分，PMSM則可達到90%的效率。 弱磁控制提高轉速 相較於冰箱壓縮機的低轉速，其他電器像是電鑽、空調系統、排風扇等，需要高速馬達的家電便可以使用弱磁控制(Field-weakening)技術大幅提升馬達轉速。此技術是以轉子磁體遇到定子繞組電壓場，以抵銷轉子磁體中部分磁場的方式充電。當轉子對準繞組中的磁體時，將產生降低馬達的轉向阻力，這種電阻稱為反電磁力(BEMF)。透過弱磁降低反電磁力，可將馬達的最高速度從25%提高到100%，進而降低該時間點的轉矩需求。由於多數電器在高速度運作下，並不需要全轉矩，因此弱磁控制可有效提升其馬達的最高速度，達到強化運作效率的目的。 高速切換MOSFET降噪音 家電馬達控制的第三個主要趨勢是最小化噪音，多數人早已厭倦廚房家電不時傳來的嗡嗡聲。電器馬達會產生噪音有多種原因，包括電源電壓忽然下降、負載或轉矩需求突然變化導致轉子位置產生偏移，或是PWM訊號時間未與轉子位置對準，這些狀況都有可能導致轉子振動並產生噪音。 不過馬達噪音的主要來源，是接通和斷開金屬氧化物半導體場效電晶體(MOSFET)或絕緣柵雙極電晶體(IGBT)時所產生，這兩者是馬達繞組傳輸電源的大型電晶體。每當馬達啟動或關閉時，繞組中電流的突然變化抖動，都會推擠周圍空氣(與揚聲器的操作方式相同)，進而產生可察覺的聲響，只要有3個馬達繞組，每秒有數千次相同動作，就會產生正常人類聽覺範圍(20~20,000Hz)的馬達嗡嗡聲。 所幸現在已有降低噪音的解決方案，而這些解決方案的效率取決於成本，而其關鍵做法都是以更高頻率切換MOSFET，並擴展PWM。雖然所有馬達控制演算法都可使用20KHz或更高的PWM頻率，以確保噪音頻率在人耳的可聽範圍之外，但由於成本因素，內含MOSFET封裝的IPM(整合功率模組)，在較慢的頻率下，其售價更低，因此許多家電仍然採用以更低頻率(通常在5~8KHz)開關馬達的MOSFET。 另一種降低噪音的技術是展頻。此技術是使用隨機亂數發生器改變PWM頻率，這種技術雖然速度不一，不過不會改變PWM頻率，將此抖動加入PWM頻率中時，其噪音訊號將會變小且顯著降低。 高頻注入加速馬達 家電馬達在啟動與低轉速時，必須確定馬達內的轉子位置與定子對比。主要原因有二，首先是空調機組中泵浦與壓縮機之類的設備，馬達無法倒轉，即便只是輕微錯轉，仍會損壞泵浦。其次是鑽頭、食品加工機、洗衣機和風扇等應用，為盡快達到全速運轉，在設備啟動時，就必須得到全轉矩動力。 然而與FOC搭配使用的反饋電路(測器/觀測器)，無法在零速或低速下運作。FOC被稱為無感測器技術，這代表無法從霍爾感測器、磁性位置感測器或光學軸編碼器提供轉子位置，因此FOC演算法會從3個馬達繞組取得電流回饋。但馬達開始運轉時，由於轉速仍慢，反饋電路難以產生良好讀數，等到足夠的轉速(例如50 PRM)並獲得良好電流反饋後，控制迴路就會閉合且FOC開始正常運作。 而為了在馬達啟動或低速時檢測轉子位置，目前已開發出使用高頻注入(HFI)的技術。在此技術中，轉子中的3個繞組會使用高頻PWM訊號逐一逐次通電，並且測量電流反饋訊號。比較3組測量值後，就可精準定位轉子，並應用正確的PWM訊號，在泵浦和壓縮機以正確方向啟動轉子讓馬達加速。 另一項新技術是Wind-milling，透過Wind-milling重新啟動正處於慣性運轉的馬達，可匹配當下的位置與速度，讓馬達在穩定非晃動狀態下重啟，進而降低噪音並提升馬達耐用性。此外也可以FOC最大化轉矩的方式控制馬達，此技術稱為每安培最大轉矩(MTPA)，允許馬達在恆轉矩階段，閉環轉換後加快轉速。MTPA可讓洗衣機的滾筒高速旋轉，強化其脫水能力，無人機馬達可在300ms之內，讓轉速從0 RPM到30,000RPM，加快起飛速度。 MCU內建安全功能 安全性向來是馬達控制領域非常重要的設計考量，在產業中也一直往更高的產品功能安全設計方向發展(圖2)，而這也代表電子零組件，也就是控制馬達的微控制器(MCU)與數位訊號處理器(DSP)，需要內建符合產業規範的安全功能。像是IEC 60730B，此一規範要求在馬達啟動時，關閉MCU與DSP的PWM預設狀態，以防止馬達在啟動時產生任何瞬態故障。而未來，馬達控制設計工程師也希望拿到安全使用手冊，以協助他們了解並使用MCU或DSP中內建的所有馬達控制安全功能，這將帶來更安全的馬達驅動家電，也會讓所有消費者受益。 圖2　馬達往更高的產品功能安全設計方向發展 (本文作者為Microchip高效能微控制器部門行銷經理)  

實際上，碳化矽功率元件有多種優勢，包括由於溫度特性增強可提高功率密度和可靠性，可簡化電路設計以減少對外部元件的依賴，並且允許使用更小且成本更低的被動元件。筆者比較分別使用SiC和矽技術的輔助電源(圖1)反馳式轉換器的幾種設計，便可以看到如何在普通應用中發揮SiC的這些優勢。 圖1　輔助電源的位置和用途　圖片來源：羅姆 SiC具高穩定/低功耗特性 在功率半導體元件的製程中，SiC在價帶和導帶技術之間的能隙為3.2eV，這大約為普通矽的三倍。另外，其介電擊穿場強度大約為矽的10倍。這兩個特性共同賦予SiC元件優異的性能，包括更快的開關速度、更高的效率、更高的溫度穩定性以及更高的工作溫度上限。對於設備設計人員而言，這些特性有助於減少設備對散熱管理的需求，而不會損害可靠性。 SiC的擊穿場強度更高，使得MOSFET的漂移層可以薄得多，對於給定的擊穿電壓，其導通電阻RDS(ON)相對於晶片面積更低。為了在普通矽中實現高擊穿電壓，MOSFET具有更高的RDS(ON)，進而導致更大的傳導損耗。SiC技術還允許較低的MOSFET閘極電荷(Qg)，進而以較低的能量損耗實現更快的開關速度，同時具有低RDS(ON)和高擊穿電壓。 輔助電源設計挑戰待克服 太陽能變頻器、工業DC/DC轉換器、電池充電器等設備通常包含一個輔助電源單元，在主電源耗盡後為感測器模組和顯示器以及其他控制單元或驅動器等次系統供電(圖1)。為了簡化設計步驟，通常使用反馳式轉換器。來自次級側的反射電壓、最大關斷過衝和直流輸入電壓，使得主電源開關必須能夠承受最壞情況下的漏極和源極之間的電壓(圖2)。這些電壓的總和可能超過1300V。 圖2　分析反馳式轉換器中最壞情況的VDS 每種方法都有各自的優點和缺點，可以考慮採用多種設計方法來確保功率電晶體能夠承受在漏極和源極端子之間施加的最壞情形電壓。其中一個方法是選擇具有高擊穿電壓(例如1500V)的功率電晶體。然而，普通的矽高壓電晶體具有相對較高的導通電阻RDS(ON)，因此會導致不良的傳導損耗和散熱，亦往往具有較高的閘極電荷，導致較高的驅動損耗以及較高的漏電流，特別是在高溫下。 另一種替代方法則是以串聯的方式連接一對800V矽MOSFET，這需要更複雜的閘極驅動電路，並且還需要電壓平衡電路。另外，兩個元件都需要散熱器，因此增加了占用的空間。還有一種解決方案是使用雙開關反馳式拓撲結構(圖3)，但代價是電路更複雜。這需要隔離的閘極驅動器和電源來控制高端開關(圖4)，並且同樣地每個元件都需要散熱器。 圖3　傳統的矽MOSFET可在雙開關反馳式轉換器中提供所需的電壓能力 圖4　輕載、中載和滿載時的MOSFET開關波形 除了上述方案，可以考慮採用具有1700V擊穿電壓和3.7A額定電流的單個SiC MOSFET元件如SCT2H12NZ，該元件結合了高擊穿電壓與低RDS(ON)，其數值範圍是相近1500V矽MOSFET的二分之一到八分之一。另外，Qg和輸入電容大大降低，因此允許更高的開關頻率，進而可以使用更小的外部元件。此外，SiC能夠承受更高的工作溫度，進而降低了散熱需求。若允許單個FET反馳式電路，以最小的傳導損耗來達到所需的擊穿電壓，並且在更高的開關頻率下工作，轉而採用SiC元件，可以節省BOM成本，進而在總體上提供更經濟的解決方案。 例如專用反馳式控制器IC產品BD7682FJ用於驅動SiC MOSFET，除了為SiC元件產生建議的14到22V範圍(通常約為18V)閘極驅動訊號外，還整合了14V欠壓鎖定(UVLO)功能以避免散熱問題，還帶有輸出鉗位功能以防止SiC閘極發生過電壓。這款控制器實現了準諧振開關，把動態損耗降至最低、實現低雜訊，並採用高載模式以提高輕負載效率。BD7682FJ內建多種保護功能，例如軟啟動、每週期過電流限制器、過電壓保護和過載保護功能。 整合碳化矽電源開發板　簡化電路設計/省成本 舉例來說，半導體製造商羅姆(ROHM)創建了一個搭載SCT2H12NZ和BD7682FJ元件的100W輔助電源開發板，能夠在輸入電壓範圍為210~480V AC或300~900V DC的條件下運行。圖4顯示了輕負載(圖左)、50%負載(圖中)和標稱負載(圖右)下電晶體VGS和VDS波形。輕負載波形顯示了控制器如何在打開MOSFET之前等待幾個波谷，進而導致工作頻率低於標稱90到120kHz範圍。隨著輸出功率的增加，延遲時間減少，工作頻率增加。在標稱功率下，MOSFET在第一個波谷就會導通，在整個負載範圍內進行的測量表明，對於300到900V DC輸入電壓範圍，在標稱功率輸出下效率提高到88~92%。 羅姆藉由其輔助電源開發板，演示了在充分利用SiC元件優勢的情況下，可以實現系統級的成本節省。現在更進一步地推出BM2SCQ121T-LBZ準諧振AC/DC轉換器，完全整合了4A、1700V SiC MOSFET與BD7682FJ(圖5)的功能(包括UVLO、電壓鉗和突發模式)。這款轉換器採用方便的TO-220-6M封裝，可以比以往更為簡單地使用SiC元件進行設計，並且大幅節省零組件數目和電路板空間。 圖5　BD7682FJ開發板 碳化矽MOSFET元件憑藉結合高額定擊穿電壓與低RDS(ON)，以及高開關速度、低開關損耗和高溫性能，使得設計人員能夠在多種應用中簡化電路設計並降低材料成本，其中包括簡單的反馳式轉換器。一種新型完全整合的反馳式轉換器IC包含閘極驅動和控制電路以及內置1700V SiC MOSFET，採用易於使用的業界標準電源封裝，結合了以上優勢。 (本文作者Wolfgang Sayer為儒卓力產品線經理；Aly Mashaly為羅姆半導體AT SC電力系統總監)  

一般來說，空氣污染通常有許多來源，其污染物含有豐富的氧化物、氯化物與硫化物能導致許多工業元件上其各種合金材料的嚴重腐蝕。 而含硫的氣體，如硫化氫(H2S)與二氧化硫(SO2)是一般最主要造成電子設備腐蝕的腐蝕性氣體。然而，在日趨嚴重的環境污染與2003年歐盟頒布管制有害物質禁用指令(Restriction of Hazardous Substances Directive, RoHS)後，對於高階電子設備相關材料的選擇更是非常關鍵。 即使在惡劣環境下，也要確保電子設備的可靠性需求是足夠的。因此，了解電子產品所處現場/終端環境的空氣腐蝕程度就顯得非常重要。 如何掌控空氣腐蝕程度？有實驗室如宜特提供了解決方案，藉監控空氣品質(Air Quality Monitoring, AQM)量測現場/終端的空氣腐蝕程度(圖1)，並將其結果反饋至加速腐蝕試驗，如混合流動性氣體(Mixed Flowing-Gas, MFG)與硫磺蒸氣(Flower of Sulfur, FoS)試驗，藉此有效驗證產品保固期間是否將腐蝕失效。 圖1　現場/終端環境空氣腐蝕程度監控 本文將介紹何謂ANSI/ISA 71.04及其測試方法為何，以及產品驗證實驗室時常替客戶執行的兩項加速腐蝕試驗—混合流動性氣體與硫磺蒸氣試驗。 國際標準界訂空氣腐蝕程度 ANSI/ISA 71.04是空氣腐蝕等級的標準。由美國國家標準協會(American National Standards Institute, ANSI)認證的國際自動化協會(International Society of Automation, ISA)71.04-2013標準，將現場/終端環境的空氣腐蝕嚴重性分類為四個等級，其包含G1/G2/G3與GX。 測試方式為藉由使用一預處理的純銅和純銀的金屬試片，曝露在現場/終端的環境一個月的時間後，從其金屬試片所測得的空氣傳播污染物的腐蝕厚度/速率，來區分不同的嚴重性程度(表1)。 一般而言，當現場/終端環境的空氣腐蝕程度大於或等於G2等級時，其腐蝕影響的程度是可以被測量的，且腐蝕可能會是決定電子設備可靠度的一項關鍵因子。而腐蝕的失效模式可區分為兩類，包括銅與銀的腐蝕(圖2)。 圖2　在資料中心的訊息設備故障中，兩種常見的腐蝕失效模式 高階旗艦型加速腐蝕試驗：混合流動性氣體 MFG測試是一種實驗室的環境應力測試，其目的是在於模擬受污染的工業環境。一般來說．有許多可控制的參數，包括溫度、相對濕度、腐蝕性氣體種類(如硫化氫、氯氣、二氧化氮、二氧化硫、氨氣與臭氧等)、氣體濃度和氣體流速等。 此外，試驗箱體內的腐蝕性氣體不斷被新鮮的腐蝕性氣體所替換。由於可控制的試驗參數眾多，複雜的試驗設備架設和持續不斷的腐蝕性氣體流動。因此，MFG具備有很高的可用性來模擬現場/終端環境的腐蝕。然而，MFG試驗的缺點是測試成本高，並且不能被業內的所有供應商廣泛採用。 由於氣體反應性限制(硫化氫)，且必須存在氯氣或臭氧來驅動爬行機理，MFG測試適合複製銅的腐蝕和爬行/蠕變腐蝕(Creep...