技術頻道

為了僅移除犧牲閘極而不影響源極和汲極，z方向上的氧化物和晶圓平面方向的閘極壁隔層材料被用於保護源極和汲極。如果壁隔層或氧化物介面中存在任何弱點，則源極或汲極就可能在該製程中受到侵蝕。當侵蝕狀況很嚴重並且導致整個源極/汲極被破壞以及鰭式場效電晶體(FinFET)失效時，此一缺陷就被稱為RX孔。優化製程條件以盡量減少或消除PFET和NFET鰭上的RX孔缺陷，是所有後閘極FinFET技術的一致要求。本文將說明針對7奈米技術節點中的這些缺陷類型，而開發實用在線檢測和檢視策略中所應對的挑戰和解決方案。 7奈米FinFET的RX孔監控難度高 針對7奈米FinFET的RX孔的監控作業，存在著非常大的挑戰，以下分成兩方面加以說明。 檢測系統要求高 為了充分監控RX孔，檢測系統必須能夠在PFET和NFET上持續一致地檢測到RX孔。在製程開發中，對P和N缺陷分別進行計數也有益於評估不同製程條件的影響。檢測系統還必須可以包容技術開發中內在的大幅度製程變化。寬頻電漿(BBP)系統根據其特定的型號可以在不同程度上滿足這些需求。這裡將討論29xx BBP系統用以監測7奈米技術開發的RX孔的結果及其局限性。 透過SEM識別特定缺陷類型 採用掃描式電子顯微鏡(SEM)對光學檢測系統所捕獲的缺陷進行檢視，對於識別特定的缺陷類型至關重要。在多晶矽閘極移除的監控步驟中，RX孔存在於較厚的氧化層之下，因此獲取該缺陷的電子影像極具挑戰性。此外，xy尺寸更加緊密，閘極的寬深比也高於先前的技術節點，這些對SEM檢視系統提出新的挑戰，因此本文也將討論本研究中所採用的SEM檢視解決方案。 善用29xx BBP系統  檢測和分類RX孔 以下說明採用29xx BBP系統時如何監測7奈米技術開發的RX孔，分成兩部分來加以說明。 寬頻電漿檢測 引入29xx BBP檢測系統改進了硬體和軟體，並為先進技術節點提供最高階的檢測解決方案。在研究中，使用電子設計自動化(EDA)軟體開發了自定義布林(Boolean)設計層，並將其作為檢測配方的一部分以提升NFET和PFET上的RX孔的檢測和分類。 圖1顯示了pRX孔平面圖與相關自定義設計片段的SRAM陣列範例，而圖2顯示一個邏輯pRX孔缺陷的範例。這個設計片段專門用於清晰地識別PFET(顯示藍色)和NFET(顯示紅色)鰭片。在陣列平面圖上可以看到，暗色和亮色水平線分別對應著PFET和NFET區域。雖然人眼很容易僅憑藉重複模式就可以識別SRAM中的PFET與NFET，但這對於如圖2中所示的邏輯區域因其設計布局的大幅度變化就無法識別。對這些邏輯缺陷進行N或P分類是透過將晶圓上的缺陷位置與設計中的相應位置進行比較，並且計算缺陷擴展邊界框(EBB)內的PFIN或NFIN自定義層密度來實現的，如圖2b正中間的虛線框所示。 圖1　顯示了pRX孔平面影像(a)和與其相關的自定義設計片段SRAM陣列(b)。注意在平面影像(a)中，亮線和暗線如何分別與(b)中的NFET和PFET鰭片相對應。 圖2　顯示了pRX孔平面影像(a)和與其相關的自定義設計片段(b)。在平面影像中，亮線和暗線對應於鰭片或STI。注意平面圖和設計片段沒有按比例顯示。 然而，對於陣列缺陷，因其間距更為緊密，EBB過大，所以不能準確地將缺陷進行P或N分類。因此，本研究利用了檢測配方中的一項名為Super Cell的新功能。該功能允許在SRAM陣列內分別對PFET和NFET進行單獨檢測，從而優化對每種元件類型的檢測。這項功能還可以用於缺陷分類以確定NFET與PFET RX孔的數量。 圖3顯示了NFET RX孔(nRX孔)的平面影像(a)和Super Cell的性能(b)。平面影像顯示了NFET(平面圖中的亮色)和PFET(平面圖中的暗色)之間的明顯光學差異。在Super Cell的結果中，PFET中心由白線強調顯示並過渡至顯示為黑色的NFET中心。請注意，演算法所實現的清晰分離。 圖3　一個nRX孔的平面影像範例(a)和Super Cell的結果(b)。很顯然Super Cell演算法能夠將NFET(亮)與PFET(暗)分開。這樣的分離可以優化對nRX和pRX的檢測，以及對pRX和nRX孔進行分類並估算兩者的比率。 SEM檢視 在這項研究中採用最新一代SEM設備因其具有較高的入射能量，這對於表徵和監控RX孔至關重要。為了進一步改善缺陷影像的對比度，灰階影像被轉換為彩色影像，這讓人眼可以更好地辨認缺陷。圖4a顯示了這種凸顯pRX孔的新型成像方法。彩色轉換的SEM影像中的下層鰭片結構會顯示為紫色色調，其中閘極溝槽則呈現為紅色/綠色色調。可以透過PFET鰭片中是否缺失紫色色調而對pRX孔做出辨識。為了更好地凸顯缺陷，如圖4b所示，還可以將自定義設計片段與SEM影像重疊。圖4b正中央的淺色長細框勾勒出有缺陷的鰭片。 圖4　顯示了pRX孔的在有(a)和無(b)自定義設計層疊圖的SEM影像。(b)圖中的淺色長細框強調顯示了有缺陷的PFET鰭片。 Super Cell助益檢測  蝕刻評估製程成效 接下來，透過Super Cell與傳統方法的比較，以及蝕刻批次拆分來說明檢測後的結果。 Super Cell與傳統方法比較 在加入Super Cell功能之前，只能憑藉傳統的光學屬性對SRAM中的PFET與NFET進行嘗試分離。使用局部對比度和灰階(分別指粗糙度和亮度)，可以在一定程度上分離PFET和NFET。圖5a是由顯示成紅色的切割線分開的pRX(顯示成粉紅色)和nRX(顯示成綠色)兩個分類。須注意的是，在NFET分類中有許多SEM不可見(雜訊缺陷)，但在PFET分類中卻沒有。當採用比PFET分類更為激進的訊號屬性時，可以有效地消除NFET中的這些雜訊缺陷。圖5b和圖5c中顯示了PFET和NFET之間的這種雜訊缺陷調諧的差異。雖然PFET與NFET分類策略看起來似乎運行良好，但它可能非常容易受到製程變化的影響。 圖5　(a)中顯示了採用傳統光學屬性對NFET和PFET進行分離。使用這種分離方法時，PFET(如(b)所示)和NFET(如(c)所示)可以分別單獨調諧，以解決其內在的雜訊。 圖6顯示了後續批次的結果。注意結果的逆轉，PFET中出現大量SEM不可見雜訊缺陷，同時一個pRX孔被錯分到NFET分類中。設置批次與後續批次的巨大分類差異可歸因於預期的製程變化以及開發中晶圓與晶圓的不同。檢測程式必須能夠容忍這些變化。 圖6　採用傳統光學屬性對後續批次進行NFET和PFET分離的結果。請注意與設置批次相比的逆向結果，現在PFET中出現比NFET更多的雜訊。 Super Cell功能中用於分離PFET和NFET的演算法在製程變化中更為穩定，因此不受不穩因素的影響。如圖5～6所示，當使用Super Cell將NFET與PFET進行分離時，該演算法採用位置計量並計算缺陷與NFET接近程度的分數。該屬性稱為Super Cell屬性#1，並取代光學屬性被用於建立NFET和PFET的分類。這種新分類的結果如圖7a所示。 須注意在圖的兩端是NFET與PFET的高純度分離，其間是可信度較低的nRX孔的狹窄過渡區域。這比圖5a中的應用更簡單，但真正的價值是傳統方法所無法實現的製程變化中的穩定性。相同的後續批次也採用Super Cell的程式進行檢測，其分類結果如圖7b所示。注意在設置晶圓和後續批次上所獲得的結果具有相似性。這樣的穩定性在評估製程拆分中是必不可少的，以保證檢測機台的誤差不會擴展到實驗設計(DOE)拆分分析之中。 圖7　採用Super Cell對設置(a)和後續批次(b)進行NFET和PFET分離的性能結果。注意對於兩片晶圓，分類的純度保持恆定，因而為評估DOE分拆提供了所需的程式穩定性。 蝕刻批次拆分的結果 這裡採用了POR(原條件)、氨和錘蝕刻三種候選蝕刻條件用以評估這個新的製程開發能力。「錘」蝕刻僅僅是較長時間的POR蝕刻，氨蝕刻則採用了與POR完全不同的化學反應。使用這個新方法，每個被捕獲的缺陷都被分為PFET、NFET、CND(無法決定)或STI(淺溝槽隔離，意味著無鰭片區)。檢測設備的這份詳細報告也包括了關於蝕刻分拆條件的額外訊息，若非如此，這些訊息則須要從SEM檢視影像的有限樣本中手動提取。 圖8顯示了不同製程條件下每種缺陷類型的相對缺陷數量，清楚地顯示出POR和錘蝕刻中NFET與PFET RX孔的比率相似，但氨蝕刻的作用則相反。該分析有助於為製程分拆提供快速的PFET與NFET反饋。 圖8　顯示不同蝕刻條件(POR、錘、氨)的缺陷計數比較。缺陷分類為NFET、PFET、CND(無法確定)或STI(非鰭片區)。 卓越檢測解決方案...

氮化鎵崛起　無線充電設計添新力 目前最常用的無線充電標準是感應式(Qi)，其操作頻率範圍介於100到300KHz，系統允許對單一裝置在非常靠近的距離且特定的方向充電，隨著無線充電在消費性與工業市場的需求提高而被許多設計者採用，無線充電使用的class D與class E諧振逆變拓撲不是新的技術，但因為其諧振耦合的優點早已被使用在射頻的應用，這些拓撲被應用在無線充電的發射端，其可達到高效率在1到10MHz的操作頻率範圍。 AirFuel聯盟提出操作頻率6.78MHz在工業、科學與醫學領域的方法，利用高Q因子諧振器之諧振感應耦合來達到較弱的磁場與較長距離的功率傳輸，這可以同時對幾個不同方向的裝置充電。法拉第定律說明線圈的磁場變化造成電位的產生，無線功率傳輸中之RF功率放大器驅動功率傳輸單元(PTU)，是由一個調諧電路的線圈去產生一個變化的磁場所組成。 相對地，功率接收單元(PRU)也是由一個電路的線圈調諧在相同的頻率所組成，兩者間交錯的磁場而感應電壓，這個電壓取決於磁場通量的變化率與線圈圈數，接收單元的線圈輸出電壓經過整流然後轉換成手持式裝置所需的電壓範圍，耦合的好壞則取決於兩個線圈間的距離，這裡定義為耦合因子k，k值小於0.5代表著鬆散的磁性諧振耦合。 氮化鎵相對於矽是新的技術，其優點早已驗證於RF系統之應用，目前也因為優異之品質因數(Figure of Merit)而被許多電源應用所採用，圖1顯示氮化鎵技術與幾家不同廠商矽技術之比較，以對數的表示方法來幫助了解氮化鎵技術所帶來跳躍式的進步。 圖1　氮化鎵與矽技術在FOM之比較 採用氮化鎵放大器　電路調諧更容易 為了方便瞭解class D的功能，將圖2分成兩個方塊來做說明： 圖2　class D功率放大器簡化圖 ．切換開關：將輸入Vin直流訊號建立成方波。 ．濾波器：LC濾波器會將雜訊濾除，並以相同的頻率在輸入的方波建立正弦波，此外LC諧振器還能夠阻隔直流，因此跨在負載上將會只有交流訊號。 經由濾波器一次諧波之正弦波電流可以容易地計算得到跨於負載的電壓，LC阻抗考慮一次諧波在諧振頻率為零，負載的輸出電壓如公式1所示 　公式1 輸出功率則為 公式2  整理式1與式2可以得到輸入電壓： 公式3 Class D拓撲操作在零電壓導通的切換頻率為6.78MHz，高切換損失將會造成低效率，傳輸天線的電流通常都不大(1~2A)，為了能夠傳送足夠大的功率，輸入電壓(50~100V)就得提高，高輸入電壓與高切換頻率需要操作在零電壓切換以降低功率損耗，為了達成零電壓切換，常用的方法之一是額外加一組LC網路以建立三角波電流。三角波電流確保半橋的中點電壓在死域時間(Dead Time)消失之前完成轉態，class D拓撲的設計準則如公式4： 　公式4 其中的QOSS為切換開關的輸出電荷，∆I 為零電壓網路所產生的漣波電流，公式4表示較低的切換開關輸出電荷，將會導致較低的漣波電流，換句話說，當漣波電流固定，較低的切換開關輸出電荷，將會更容易達到零電壓切換。零電壓切換主要的功率損失，如公式5所示： 公式5 其中IZVSRMS是零電壓切換網路的均方根電流，ESRZVS則為零電壓切換網路的雜散等效電阻。零電壓切換操作取決於阻抗性負載，且需要適當地阻抗匹配，建議使用低QGD來確保萬一操作在非零電壓切換操作的時候，切換開關有較低的損失。 另外，切換開關的QG越低，相對地元件的驅動損失也可以降低，如圖3所示，氮化鎵電晶體相較於矽MOSFET的功率損耗可以降低30%，進而提高功率密度。 圖3　氮化鎵與矽於損失之比較 Class E功率放大器拓撲由提供直流的電感L1、切換開關Q1、諧振電路以及負載所組成。如圖4所示，Q１以固定50%責任週期的6.78MHz頻率做切換，當電路調諧至與汲極之半波弦波電壓相同頻率且峰值為輸入電壓的3.56倍，在下一個切換週期開始之前折返到零，如此以達到零電壓切換的操作，為了實現零電壓切換，負載阻抗必須為純電阻性，阻抗匹配網路放置於功率放大器與傳送諧振器之間，以取消所有無功的部分(Reactive Element)。 圖4　Class E放大器主要電路成分 L2、C1與C2的值是取決於諧振頻率，當開關關斷，C1與Q1的汲源r極等效電容並聯，而導致較高的諧振頻率，當開關導通，較低的諧振頻率則由Ｌ2與C2決定，對於零電壓切換操作，切換頻率必須在較高與較低之諧振頻率之間，當電路諧振在高於切換頻率，汲極電壓達到較高的峰值，可能為輸入電壓的7倍之多，汲極電壓會在下一個切換週期開始降到零，本體二極體在這一段時間內導通。 另一方面，當電路諧振低於切換頻率，汲極電壓在下一個切換週期開始之前不會降到零，這將會導致硬切換而造成高切換損失，尤其是在切換頻率6.78MHz時。為了達到較高的功率放大效率，電路必須被正確地調諧而且輸出電流不能太高，以避免L2的導通損失與在6.78MHz之集膚效應的渦流損失。 這裡以一個16W class E功率放大器，使用200V/125m歐姆 OptiMOS 3切換開關BSC12DN20NS3，為了評估功率放大器之效能與效率，其電阻性負載在5歐姆、15歐姆及25歐姆做測量，所量測而得之效率介於91~92%之間，25歐姆操作波形如圖5所示。 圖5　使用矽MOSFET之Class E放大器操作波形 圖5最下面的波形為汲極電壓，可以看到其形狀不是純半正弦波，在較低電壓時有擴散特性，這會形成在下一切換周期之前，汲極電壓還不會掉到零而導致硬切換，這個效應主要是由電路中MOSFET COSS所造成，矽MOSFET在低壓時其CＯＳＳ會增加很大而造成失真，雖然這電路還是操作在可以接受效率與硬切換損失範圍內，但是這造成電路需要重調，因而導致高峰值電壓且降低最大輸出功率能力，且輸出阻抗範圍也會降低。 如圖6為兩個功率切換開關之COSS特性比較，在低壓時氮化鎵電晶體之COSS增加較矽MOSFET為少。 圖6　矽MOSFET與氮化鎵電晶體之COSS比較 同樣地，同等級BVDSS與RDS(ON)的氮化鎵電晶體以相同電路量測，氮化鎵電晶體的汲極波形如圖7所示，較接近正弦波形，並沒有硬切換出現，峰值電壓為輸入電壓的3.56倍，亦即電路操作在理論之最佳化，允許操作在較寬的負載阻抗範圍，並且實際上的電路更容易調諧。 圖7　使用氮化鎵電晶體之Class E放大器操作波形 氮化鎵實現更高功率密度 本文介紹了無線充電之基本原理，並且列舉兩個常用在無線充電應用的功率放大器拓撲，比較矽MOSFET與氮化鎵電晶體之效能，氮化鎵電晶體具有較低閘極電荷、等效汲源極輸出電容COSS與零反向回復等優點，高效率與節省電路板面積，可以幫助電源設計者能夠達到高功率密度的需求 。 (本文作者皆任職於英飛凌)

五大基本組件構成IPM電路結構 IPM即智慧功率模組，將功率開關元件和驅動電路整合在一起，內部包括過壓保護、過流保護、過溫保護、短路保護、欠壓保護等檢測電路。當發生負載事故或使用不當時，可將檢測訊號發送至CPU，確保不受損壞。IPM因其運作可靠性高、功能強大，並具備自診斷和保護功能，廣泛應用於驅動馬達的變頻器和各種逆變電源。 IPM的使用過程中會產生各種故障，在盡可能減少破壞晶片的同時，透過功能測試的方式快速定位失效位置是一項非常關鍵的技術，也是不可或缺的一個重要環節。本文從智慧功率模組的結構開始，主要介紹IPM電路結構和模組測試方法，為快速故障區域定位提供依據，大幅縮短失效分析週期。 以三相逆變器為例，其內部結構如圖1所示。 圖1　智慧功率模組內部結構原理圖 其基本組件包括： 1.6個IGBT逆變器電路功率模組，IGBT1到IGBT6組成逆變橋。 2.6個快速超軟恢復續流二極體(Ultra-soft Freewheeling Recovery Diode, FRD)，FRD1-FRD6是與六個主IGNT反並聯的回饋二極體。 3.3個半橋高壓閘極驅動器，提供了無需光電耦隔離的IGBT驅動能力，大幅降低逆變系統的總成本。而HVIC設定了最佳的IGBT驅動條件，驅動電路與IGBT距離短，輸出阻抗低，不需要加反向偏壓。 4.1個負溫度係數熱敏電阻(NTC Thermistor)控制溫度變化。IPM內部的絕緣基板上設有溫度檢測元件，檢測絕緣基板溫度(IGBT、FRD晶片異常發熱後的保護動作時間比較慢)，對於晶片的異常發熱能高速實現過熱保護。 5.3個濾波電容器(RC)，RC1-RC3分別對3個HVIC電源輸入端進行濾波處理。 IPM故障測試及失效定位 IPM模組內部元件很多，相互關聯且相互影響，而分離各個元件需要對晶片進行去模封處理，處理的過程可能產生新的影響。因此，透過測試方法儘快準確定位失效區域至關重要。 對此，本文提出了一個完整的故障測試流程，如圖2所示，能夠針對IPM模組的各個組件進行測量，在盡量不損壞晶片的情況下快速定位故障位置。 圖2　智慧功率模組漏電流測試流程 絕緣性測試 絕緣性測試又稱高壓測試。測試的基本原理是將一規定交流或直流高壓施加在電器帶電部分和不帶電部分(絕緣外殼)之間以檢查晶片絕緣材料所能承受耐壓能力。 實驗室採用耐壓測試儀進行絕緣性測試。如圖3所示，將所有腳位短接接測試儀負極，晶片背部銅基板接電源正極，根據產品數據手冊，測試電壓必須在5s內逐漸地上升到所要求的試驗電壓值(例如3kV等)，確保電壓值穩定加在被測絕緣體上不低於5s，此時所測回路的漏電流值與標準規定的洩漏電流臨界值相比較，就可以判斷被測產品的絕緣性能是否符合標準。 圖3　絕緣性測試示意圖 絕緣測試失效時，失效區域主要在封裝介質上。主要失效模式包括： 1.介質內空洞。導致空洞產生的主要因素為環氧樹脂內的有機或無機污染、封裝過程操作不當等。空洞的產生極易導致漏電，進而導致元件內局部發熱，並降低介質的絕緣性而導致漏電增加。 2.機械應力裂紋：在應用過程中，較大的應力可能造成晶片的應力裂紋並導致耐壓降低。如頂針壓力設置過大，造成陶瓷附銅基板(Direct Bonding Copper, DBC)產生應力裂紋，最終產生絕緣測試失效；另外應用過程中的人員的不當操作，機器故障；元件接插操作等都可能產生晶片外力損傷。 熱阻測試 熱阻是表徵IPM電路散熱性的重要參數，由於IPM往往內建多個功率元件，因此對於散熱的要求非常高。如果電路的熱阻不佳，將導致功率元件產生的熱量無法即時散發，使IPM內部的電路處於高溫的工作狀態，這使IPM的使用壽命和性能受到影響。 IPM模組內建1個負溫度係數熱敏電阻(NTC)控制溫度變化，如果基板的溫度超過設定臨界值，IPM內部的保護電路關斷門極驅動訊號，不響應控制輸入訊號，直到溫度降下來到另一設定臨界值以下，IGBT方可恢復工作。 實際測量NTC熱敏電阻的方法與測量普通固定電阻的方法相同。簡單快速的驗證方法是將IPM模組T1、T2腳位連接數位萬用表，對IPM進行加熱，如果其阻值不變化或者電阻無窮大，則說明已損壞。 如果需要精確測量NTC熱敏電阻，則需要對IPM模組進行去模封處理，將NTC熱敏電阻裸露出來，先在室溫下測得電阻值RT1；再用加熱台作熱源對熱敏電阻進行極加熱，測出電阻值RT2，同時使用紅外測溫儀測出此時熱敏電阻NTC表面的平均溫度。 實驗室採用數位萬用表測量熱敏電阻在不同溫度下的電阻值，利用收集到的數據，在Matlab中可繪製NTC熱敏電阻的R-T曲線，如圖4所示，並利用最小二乘法確定熱敏指數B。其主要的失效機理有：NTC焊接不良，外力損傷產生應力裂紋，電極有效面積減少，非平衡態的轉變過程，晶粒表面態的變化，過電應力等(圖5)。 圖4　NTC熱敏電阻-溫度曲線 圖5　熱阻測試故障失效模式 連續性測試 連續性測試是透過在待測腳位施加正向偏置，測量待測腳位二極體的自然壓降，以此確定連接性的方法。這項測試能夠有效地對IPM各個腳位之間的電路進行檢測。 實驗室採用I/V曲線追蹤儀確定腳位間電路是否有異常，因為IPM內部各通道相互獨立(通道U/V/W)，因此可以逐步對各通道施加激勵進行檢測。 腳位間測試實際上就是測試晶片內部ESD保護電路，ESD保護電路一般設計在焊盤(Bond Pad)附近，保護電路的差異也會影響IV曲線的測試結果，因此需要與正常品進行對比。如圖6所示，正常標準品測試曲線如曲線1，失效品測試曲線如曲線2，存在一定漏電流。因此，可以透過連續性測試方法將失效區域定位在腳位間的連接電路。 圖6　連續性測試IV曲線示意圖 連續性失效存在於測試腳位之間的電路。當腳位間連接線斷開或者鍵合失效，出現開路失效(圖7)；當測試腳位之間存在金屬絲殘留，或者內部電路金屬層融化，則出現短路失效；當內部二極體存在製程缺陷或被外界干擾所損傷時，亦可能造成短路及漏電流失效。 圖7　腳位鍵合線斷開造成開路失效 超快恢復二極體特性測試 超快恢復二極體是一種具有開關性能佳，反向恢復時間極短的半導體二極體，能夠提供IGBT作為續流、吸收、箝位、隔離、輸出和輸入整流器，使開關元件的功能得到充分發揮。反嚮導通電壓是指IPM內建功率開關元件(IGBT)處於關閉狀態時，當從FRD流過一定的電流後，FRD兩級之間的電壓差。 超快恢復二極體特性測試方法及正常品測試曲線如圖8所示。因為直接對二極體施加偏壓不會影響到IPM其他電路，因此在不需要施加VCC偏壓的條件下就能完成對二極體性能的檢測。 圖8　超快二極體特性測試 超快速二極體失效主要表現在晶圓設計上結構缺陷、焊接製程問題，而導致晶圓在焊接時產生高溫銅遷移，抗機械應力水平下降。在實際應用中又因為元件腳位跨距設計不合理，導致元件受到機械應力影響加深失效程度，最終出現過電擊穿失效(圖9)。 圖9　超快二極管歐姆接觸失效 IPM模組功能測試 接著討論IPM模組測試。IPM模組測試實現正常工作的參數，主要包括：集電極-發射極電壓VCES、集電極-發射極電流ICES、集電極-發射極飽和電壓VCESAT，以及集電極峰值電流ICM。 ．高壓漏電流測試 高壓漏電流(IDSS)的測試也包括兩部分，即IPM內置功率開關元件處於關閉狀態下的CE漏電流測試和IPM內置HVIC的高壓端(VS)漏電流測試。 基本測試電路如圖10所示，對相應通道的HVIC提供激勵使得IGBT處於關閉狀態(電源輸入端輸入供電電壓，Vboot高壓懸浮接口輸入電壓高於供電電壓，將HIN高電平訊號輸入端接地與LIN低電平訊號輸入端輸入接地，T1MOS管關斷)，在集電極-發射極施加電壓，增加VCE到規定值，所測得的IC即為ICES。 圖10　高壓漏電流測試 曲線1為正常品高電壓漏電，曲線2為失效品測試結果，相對於正常品漏電流增大，同時擊穿電壓降低。 ．通態飽和壓降測試 IGBT通態飽和壓降VCEsat是指在閘極電壓驅動下，IGBT工作於飽和區，IGBT集電極(C)與發射極極(E)之間的電壓差。飽和壓降是衡量IGBT是否過流的重要指標。 基本測試電路如圖11所示，對相應通道的HVIC提供激勵使得IGBT 處於飽和狀態(電源輸入端輸入供電電壓，Vboot高壓懸浮介面輸入電壓高於供電電壓，將HIN高電平訊號輸入端接地，LIN低電平訊號輸入端輸入邏輯「1」，T1MOS管達到飽和狀態)，在集電極-發射極施加規定電壓，達到飽和值時，電流急劇增大。 圖11　正嚮導通電壓測試 在門極驅動電壓存在的情況下，發生IGBT過流，VCE會急劇上升，一般當VCE大於飽和壓降10us左右，IGBT就會損壞。 針對IPM模組功能參數測試需要驅動HVIC提供開關訊號至G極，因此，當測試結果出現異常時，需要根據具體的失效來判斷具體的失效位置在HVIC還是IGBT區域。例如，擊穿電壓降低，漏電流增大，但是曲線符合高壓漏電測試曲線趨勢時，可以將失效位置定位在IGBT上。如果IGBT沒有被正常開啟，則故障位置很可能在HVIC上。 離散元件功能測試 當IPM模組功能測試結果不足以判斷失效位置，或IGBT確認失效而無法確認是否為HVIC故障導致的IGBT失效時，需要將IGBT與HVIC分離，進行進一步的測量。 實驗室採用去模封處理，將HVIC輸出端與IGBT綁線進行切割的方法實現分離，然後使用探針台對分離後的元件分別進行搭線，完成測試過程。 ．IGBT參數測試 IGBT是由雙極型三極體(BJT)和MOS組成的複合全控型電壓驅動式功率半導體元件，其兼具MOSFET的高輸入阻抗和GTR的低導通壓降兩方面的優點。IGBT元件的晶片結構和等效電路如圖12所示。 圖12　IGBT晶片結構和等效電路圖 IGBT的開關作用是透過加正向閘極電壓形成溝道，為PNP(原來為NPN)電晶體提供基極電流，使IGBT導通。反之，加反向閘極電壓消除溝道，切斷基極電流，使IGBT關斷。IGBT的閘極(G)為多晶矽材料，與N基區中間間隔一層二氧化矽(SiO2)絕緣層。 作為絕緣層的SiO2層非常薄，十分容易受損，因此，對IGBT的安全可靠與否進行評估的重要參數就是IGSS漏極短路時截止閘電流，IDGO源極開路時，截止柵電流。實驗室採用曲線追蹤儀AC模式，依照圖13完成IGBT參數測量。 圖13　IGBT參數測試 IGBT模組失效主要原因包括：過溫、過流(圖14)、過壓、動態雪崩擊穿、熱電載流子倍增、表面問題、金屬化問題、壓焊絲鍵合問題、晶片鍵合問題、封裝問題、內部缺陷等。 圖14　液晶聚集點發現過流引起的金屬熔化現象 ．HVIC參數測試 連續性測試能夠對HVIC的輸入端做基本的檢測(圖15)，但HVIC輸出端與IGBT相連，因此，在對IGBT進行功能檢測時需要首先將HVIC從IPM模組中進行分離。 圖15　HVIC應用測試及輸出 所以，對驅動IC進行功能驗證時，需要借助外圍電路對IC驅動能力進行驗證。由EOS和ESD造成的IC失效占現場失效元件總數的50%左右；HVIC主要的失效來源於過電應力。過電應力是指晶片在使用過程中，電源端所加的應力超過元件所規定的最大應力。在過電應力的作用之下，在元件局部形成熱點，熱點溫度達到材料熔點時，會形成開路或短路失效，因而破壞電路結構(圖16)。 圖16　HVIC內部保護電路發現ESD引起VIA熔化現象 本文詳細敘述了針對IPM故障的測試定位方法，列出了不同內部組件的測試方法及可能的失效機理。借助外圍電路，通過失效品與正常品的IV曲線，輸出波形的對比，逐步定位具體的故障範圍。分析結果表明，不同的失效模式選擇不同的失效驗證方法，為快速故障區域定位提供依據。 (本文作者皆任職於意法半導體)

在資料中心內部，各種設備/裝置使用Ethernet100G/200G/400GbE作為外部連結介面，PCIe則是被廣泛用作內部數據傳輸的介面。PCIe主要做為電腦系統內部的通用傳輸介面。剛開始PCIe Gen1傳輸速率為2.5GTps，可相容PCI介面，隨著傳輸需求的發展PCIe Gen2的速度為5GTps，PCIe Gen3的速度為8GTps；目前PCI SIG最新的規格PCIe Gen4速率提升到16GTps。此外，PCIe Gen5傳輸速率預計提升到32GTps，PCI-SIG正在制定相關的規格。 PCIe Gen4傳輸速率高達16GTps，不僅僅是使用在一般的電腦裝置中，更是被廣泛地運用到各種設備的內部傳輸介面，例如傳輸設備、伺服器、儲存裝置等。 傳輸速率越高，訊號的傳輸衰減越大，使得從訊號發射端(Tx)到接收端(Rx)傳輸過程所產生的衰減也跟著增加，過大的衰減將導致訊號劣化，使得接收端無法做訊號判別接收。也因此，PCIe Gen4的Tx和Rx端均使用了等化器(Equalization)，以補償高速訊號傳輸的衰減，接收端的誤碼率(BER)測試驗證是必要的。 Link EQ為Gen3/Gen4測試新需求 PCIe裝置在連接時，會進行LinkEQ溝通，將TRx EQ做最佳化設定，如此一來也使得Tx和Rx間的Link Equalization(Link EQ)成為PCIe Gen3/Gen4 TxRx新測試需求。接收端測試設備誤碼儀(BERTs)這時候須具備Protocol溝通能力，在執行TRx LinkEQ測試時，扮演與待測物溝通的角色，讓待測物與儀器進行溝通設定好最佳TRx EQ後，進行後續誤碼(BER)驗證(圖1)。 圖1　Anritsu MP1900A PCIe Rx測試架構 隨著各種傳輸介面如TBT3、USB、PCIe傳輸速率越來越快，接收測試變成是必須的驗證項目。工程師須藉由誤碼儀提供協會規範的Stress訊號來進行接收端品質驗證。而Rx LinkEQ壓力測試在PCIe Gen3後變成是Certification必要項目。在整個測試流程中包含的訊號校正(Calibration)，Link Training與BER測試。 PCIe裝置主要分為兩種類型：System(或Root Complex)，如作為主設備的CPU和主機板；以及作為連接到主設備的附加裝置AIC(Add-in...

感測器位居自動駕駛核心 自動駕駛需要大量周圍環境訊息，這些訊息通常由人眼捕獲並由人大腦處理。技術層面的對應物是感測器，它們是實現自動駕駛的關鍵零組件，目前市面上已有數百萬部汽車雷達投入使用。汽車雷達是高階車輛的標準配置，配合高級駕駛輔助系統使用，用於預防事故發生並提高駕駛舒適性。 雷達感測器主要使用調頻連續波(FMCW)訊號，由於傳送延遲和多普勒頻移，感測器能夠量測和解析多個目標的距離和徑向速度；根據天線陣列特性，還可量測和解析方位角甚至是仰角。在訊號處理期間，感測器電子裝置生成目標列表，其中包含量測得到的目標位置和速度以及目標類型資料(行人、汽車等)。該列表被發送到車輛電子控制單元(ECU)，ECU用該列表對操控車輛即時做出決策，這些資料的準確性和可靠性對於車輛、乘客和其他道路使用者的安全極為重要(圖1)。 圖1　由於方位量測誤差，檢測到錯誤的目標位置，自動駕駛車輛控制系統有可能會做出致命的錯誤操控。 確保雷達訊號　天線罩測試挑戰油然而生 出於美觀考慮，雷達系統一般不是安裝在車輛顯眼處。通常，它們隱藏在散熱器格柵上品牌徽標後面以及前、後塑料保險桿後面，這些徽標和保險桿就成了雷達天線罩。 作為天線罩，必須對它們的射頻性能進行評估，因為它們會影響隱藏在其後面的雷達偵測性能和準確度。鑑於訊號必須在到達目標的去程和從目標返回途中穿過天線罩，其材料的射頻傳輸損耗會使訊號衰減兩次。根據訊號傳送定律，發送訊號的功率與每個方向距離r的平方成反比，這意味著發送訊號在經過來回傳送後功率減小了r4倍。 例如，對於具備3W輸出功率和25dBi天線增益的77GHz雷達，要偵測雷達截面為10m且最低可檢測訊號電平為-90dBm之目標，在沒有雷達天線罩時，最大雷達可偵測距離為109.4m。如果天線罩的雙向衰減為3dB，雷達偵測距離將減少16%，僅為92.1m。 除了材料衰減外，天線罩材料反射率和均勻度對雷達性能也有重要影響。例如，塗料中金屬顆粒的反射和基材的射頻失配都會在天線罩內(即靠近感測器)產生干擾雜訊。這些干擾雜訊在接收鏈路中被接收並且變頻，這能降低雷達的檢測靈敏度。 許多車輛製造商試圖透過在特定角度安裝天線罩來減輕這種影響，以便發送的雷達訊號不會直接反射回接收器前端，但這種方法受到設計限制，且不能消除導致射頻能量損失的寄生反射。另一個問題是材料不均勻度(如夾帶雜物、密度變化和三維品牌標識中的不同材料厚度)會干擾輸出和輸入波陣面。材料不均會產生材料變形，導致角度量測不準確。因此，雷達感測器校準可在一定限度內將這種影響降至最低，但不能使之完全消除，因為被校準雷達可能安裝在不同製造商生產的天線罩後面。 確保可靠性　雷達校準/驗證不可缺 為確保雷達可靠性，保證輔助駕駛系統和自動駕駛之安全性，必須驗證雷達天線罩及其性能表現。材料校正非常耗時且昂貴，對於汽車製造商來說難以承受，且隨著車輛變得越來越自主獨立，需要高質量的天線罩，其衰減特性不僅要最小，而且要恆定不變，還要在細節上一清二楚。由於時間限制，汽車製造商希望盡可能縮短測試時間，因此能夠提供已經過測試，且具有這些性能和訊息的天線罩供應商具備明顯競爭優勢。 為此，供應商需要做可靠而詳盡的產品測試。天線罩製造商通常使用參考雷達(黃金裝置)來測試他們的產品(圖2)，用多個雷達反射器組成的固定裝置，在有和無天線罩兩種狀態下，在各種距離和角度下進行對比量測。當某個值保持在規定的公差範圍內時，天線罩測試合格；而隨著感測器和傳動裝置承擔更多功能以及天線罩本身的複雜度增加，這種選擇性測試已明顯難以滿足需求。 圖2　使用黃金裝置的典型測試裝置。 僅使用一個反射器和放置在轉盤上的雷達和天線罩的測試方法更準確。以各種角度重複量測，並將量測結果與轉盤上指示的角度進行對照。轉盤的定位越精確，測試的角度越大，結果越有效。但是，這種方法需要耗費很多時間，因此不適合於進行生產測試。 雷達天線罩測試裝置滿足實用定性與量化測試 為此，量測儀器業者，如羅德史瓦茲(Rohde&Schwarz)公司便開發出汽車雷達天線罩測試裝置，不僅可給出測試流程，提供可靠的資料，且就成本和量測速度而論也十分實用。 舉例而言，該公司旗下的R&S QAR測試裝置(圖3)，其使用大型面板，而不是黃金裝置，面板上有幾百個發送天線和接收天線，運作頻率範圍與汽車雷達相同。同時該裝置的天線能夠發現汽車雷達看到的東西，且由於具有大口徑，能以更高的解析度(mm範圍)量測距離、方位角和仰角。 圖3　R&S QAR汽車雷達天線罩測試裝置，測試對象安裝在運作台的前緣，包含用於發送量測的毫米波發送器。 這種高解析度能夠將反射率可視化為一種X射線影像，即使不是專家亦能立即進行質量評估。在第二個分析步驟中，可透過X射線影像計算質量參數，這意味著先前的生產測試可由簡單的合格/失敗測試替代。使用許多發送天線和接收天線可以在幾秒鐘內一次性(一次性方法)詳細測試整個天線罩，完全不需要耗時的量測序列。 另外，該產品可量測空間各點的反射率和被測零組件的透射率。反射率是透過量測由天線罩材料反射的能量，這會降低雷達的性能表現。某些區域由於多種原因會有較高的反射率，例如，材料缺陷，空氣夾雜物，不同材料層間有害的相互作用或過量的某些材料成分。該量測方法透過對所有反射訊號幅度和相位的相干處理，來提供空間各點的量測結果。此結果可視化能夠得到其內在、定性和可靠的合格/失敗評估，以及產生對被測零組件反射行為的量化評估。 高解析度雷達影像(圖4)顯示了由這個圓頂蓋天線罩(圖5)遮蓋的雷達感測器能夠看到什麼。亮度水平代表反射率。某個區域越亮，表面反射的雷達訊號越多。金屬物體顯示為白色(四角位置的螺釘)。徽標的清晰可見輪廓表明高反射率和非常不均的整體影像。 圖4　反射率的高解析度毫米波影像(左)，所選分析區域，以及R&S天線罩的傳送量測/單向衰減(右)。由於在76GHz到77GHz範圍內不匹配，此天線罩不適合這個頻率範圍內的雷達。 圖5　帶有羅德史瓦茲公司徽標的圓頂蓋天線罩，在天線罩基座表面上方突出僅0.5mm。即使這種微小厚度增加亦會導致在77GHz頻率上不匹配。 透過對傳送訊號的量測可以確定天線罩材料的頻率匹配和衰減，這是天線罩材料是否適用的基礎。位於被測零組件後面經校準的發送單元掃描選定的頻率範圍，接收陣列接收訊號，能夠精確評估天線罩的發送頻率響應。此頻率響應提供被測零組件是否適合這個頻段。這些訊息與雷達單元使用的實際訊號波形無關，因此適用於能夠安裝在天線罩後面的所有類型雷達。 因應雷達可靠性測試　量測儀器推陳出新 自動駕駛需要可靠雷達以正確地偵測周圍區域內的物體，這取決於雷達質量和安裝位置。用作雷達天線罩的車身零組件會使訊號產生損耗，或導致目標位置誤判。當下，這些零組件不僅要承擔原有的機械件功能，還需要有特定的射頻特性。要靠準確和實用的量測方法來驗證這些特性。為此，量測儀器商提供了一種創新、獨特的方法，可在極短時間內給出空間各點射頻反射率和透射量測，並提供更加詳盡的量測結果。 對於汽車製造商而言，更多的測試意味著更高的成本和更低的生產率。但對於供應商來說，這些則代表了機會。他們可以自己測試需要的零組件。這不僅提高了自己的質量標準，還使他們能夠透過提供具有量測資料的特定附加服務來提高客戶忠誠度。 (本文作者皆任職於羅德史瓦茲)

近幾年，由於線上遊戲、隨選視訊、社群網路、雲端計算等需要大頻寬需求的應用不斷的推陳出新，讓全球網路的流量呈現爆炸性的成長。另外，為了支援雲端服務、高速運算等高網路流量的應用，資料中心(Data Center)建置的數量與規模也有非常明顯的成長。 根據Cisco的報告指出，在2015年資料中心的傳輸總流量約為4.7 Zetabytes，並預估到2020年將達到15.3 Zetabytes，將有超過三倍的成長。資料中心的訊息傳輸約有70%流量是發生在資料中心內部的傳輸，約有15%的流量是發生在資料中心之間的傳輸。由此可知大部分的傳輸流量是出現在資料中心內部，所以資料中心內部需要提高資料傳輸速率，同時還需要能夠具備低成本與低功率消耗的特性，而光訊號傳輸是目前唯一可以滿足這些需求的技術。因此，未來在資料中心內部的高速光收發器模組，也將持續有大量的需求；而且光收發器模組的技術發展，也將持續提高傳輸速率。 400G光收發器將成主流 為了實現高速光訊號傳輸，高速小型光收發器模組的開發是其中的關鍵技術，目前資料中心以40Gbps與100Gbps的光收發器模組為主要配備，而目前光收發器模組的生命週期約為三至四年，且有漸漸縮短的趨勢；所以市場預計200Gbps與400Gbps的光收發器模組將很快取代現有的傳輸模組。而隨著未來資料中心之間與內部互連越來越大的傳輸流量需求，估計在不久的將來800Gbps和1.6Tbps的傳輸系統也將會有所需求。 100Gbps光收發器模組的開發最早從2010年開始，當時IEEE 802.3標準提出SR10、LR4和ER4三種標準，分別應用在100m OM3多模光纖、10km單模光纖和40km單模光纖的傳輸；在2015年，提出SR4的標準，應用在100m OM4多模光纖的傳輸。SR10使用10個光發射器與光接收器，每個通道的傳輸速率是10Gbps；LR4、ER4和SR4則使用4個光發射器與光接收器，每個通道傳輸速率為25Gbps。多源協議(Multi-Source Agreement, MSA)也在2014年提出PSM4和CWDM4兩個標準，也是使用四個光發射器與光接收器，每個通道傳輸速率為25Gbps；PSM4應用在500m單模光纖的傳輸，而CWDM4則應用在2km單模光纖的傳輸。表1彙整了目前常用100Gbps光收發器模組的標準與相關特性。 100Gbps光收發器模組的封裝類型常見的有CFP、CFP2、CFP4和QSFP28。CFP-MSA定義熱插拔收發器應用在40Gbps與100Gbps網路傳輸的需求，可以支援在單模與多模光纖上傳輸多種速率，在電氣介面可以支援10×10Gbps高速資料訊號的發射與接收，具有較大的模組尺寸，以及較高的功率消耗約為24W，不適合需要高密度傳輸的資料中心之需求。CFP2光收發器模組的體積是CFP的一半，功率消耗低於9W。CFP4光收發器模組的體積又是CFP2的一半，功率消耗也大約下降一半。CFP、CFP2、CFP4是較早期的型式，而QSFP28延續QSFP的外觀結構，但每個通道傳輸速率達28Gbps，具有比CFP4更小的模組尺寸與更低的功率消耗，所以目前已經成為資料中心100Gbps光收發器模組封裝的主流型式。 在光收發器的訊號調變技術中，若採用四階脈波振幅調變(Four-level Pulse Amplitude Modulation, PAM4)的資料格式，每階振幅可以表示兩個位元的資料，相較於以往採用非歸零(Non-Return Zero, NRZ)的資料格式，每階振幅只能表示位元0或1的資料。因此，PAM4資料格式在相同的頻寬下大約可以提高一倍的資料傳輸速率。因此，在已發布400Gbps光收發器的標準中，PAM4資料格式已被採用，並成為資料傳輸的主要調變格式。從2014年開始，IEEE 802.3便開始研議400Gbps光收發器的標準，一直到2017年12月正式公布標準，提出SR16、DR4、FR8和LR8四種標準。SR16仍使用25Gbps NRZ的資料訊號，以32道並列(16道做為發射，16道做為接收)多模光纖進行傳輸，使用OM4多模光纖可傳輸100m。DR4、FR8和LR8都採用PAM4的資料調變格式，但DR4採用的是100Gbps(50Gbaud)PAM4，而FR8和LR8則採用50Gbps(25Gbaud)PAM4；DR4使用8道並列的500m單模光纖進行傳輸，而FR8和LR8則使用WDM技術分別在2km與10km的單模光纖中傳輸。100G Lambda MSA也在2018年1月提出400G-FR4的標準，採用100Gbps PAM4資料格式，並使用WDM技術在2km單模光纖中傳輸。考量目前技術成熟的光電元件與相關積體電路的操作頻寬，預計400Gbps光收發器模組以8×50Gbps的解決方案將比4×100Gbps更快可以被實現達成。表2彙整了目前400Gbps光收發器模組的標準與相關特性。 資料中心內的光收發器模組技術朝向400Gbps速率發展的方向已是主流趨勢，而對於400Gbps光收發器模組要採用何種封裝型式，成本的考量會是技術轉型的思考重點，需要考量向下的兼容性與向上的發展性。目前400Gbps光收發器模組的封裝類型主要發展有三種，CFP8、QSFP-DD、OSFP。CFP8規範的外觀尺寸比CFP4大，可以支援16×25Gbps NRZ或8×50Gbps PAM4的傳輸介面，最高功耗為24W；由於CFP8的尺寸較大且功率消耗較高，因此資料中心較不考慮採用此類型收發器模組。QSFP-DD模組結構在標準的QSFP四通道電氣介面，多增加一排四通道介面，成為具有八通道的光收發器；QSFP-DD模組可以支援QSFP+和QSFP28標準，所以使用QSFP-DD模組所設計的系統可以向下兼容；功率消耗規範為12W；目前受到Amazon、Facebook和系統設備廠商Cisco的支持。OSFP模組封裝是比較新的外型，尺寸比QSFP-DD略大一些，所以可支援較高的功率消耗達到16W，較容易達成長距離傳輸的設計，但缺少與QSFP28向下兼相性；目前受到Google與Arista Networks等公司支持。如圖1，為CFP8、QSFP-DD、OSFP三種400Gbps光收發器模組封裝型式。 圖1　400Gbps光收發器模組封裝類型 除了前述三種400Gbps光收發器模組封裝型式外，COBO(Consortium of...

本文的目標讀者為期望拓展關於執行同步創新方法新知的通訊及訊號處理工程師，以及有志於NB-IoT通訊系統的工程師。並提出同步程序，以強化NB-IoT在UE喚醒時的主要同步程序性能。此新程序能讓UE以相對低的偵測延遲評估傳輸的NB-IoT訊號正時及頻率，即使在非常艱困的都會環境亦然；此程序是發展用在CEVA-X核心系列進行高效率執行。 本文分為上下兩篇，上篇主要探討不同的已知同步程序、討論其優缺點；下篇則針對DSP架構實作提出能加強運用窄頻主要同步訊號(NPSS)結構的新同步程序。 NPSS同步有訣竅 同步程序可視為以少數未知參數進行估算的程序，如時間、頻率、相位及其他等等。這類問題已在不同領域經過廣泛調查，如通訊、GPS系統、雷達及聲納。 同步程序是接收資料或估算目標參數的第一步。接收器已明確或部分已知預先判定的訊號(也稱為領航訊號)，領航訊號的一般構造也是如此(如訊號期間和重複模式)。以領航訊號的知識為基礎，UE即可校準系統組態以提升資訊處理能力。 在此處的NB-IoT主要同步階段範例中，主要重點為接收器已知領航訊號，並可因此估算系統參數。 NB-IoT UE使用NPSS以執行蜂巢網同步的主要部分，亦即估算基礎系統參數(如無線訊框的正時和傳輸訊號的頻率)。無線訊框開頭的估算是直接以領航訊號(NPSS)開頭的估算為基礎，無任何模糊性。 以同步而言，假定訊號可用原生取樣頻率240kHz(低速率)或更高的1.92MHz取樣頻率(高速率)處理訊號。主要同步程序包括下列階段： 第一階段為粗估算未知參數，如後「粗估階段」所述。 第二階段為時間及頻率的精細估算，如後「細估階段」所述。 第一階段同步結束之後，UE會繼續第二階段同步流程以獲得蜂巢網ID，以及無線訊框邊界。圖1中顯示資料擷取後的同步程序。 圖1　同步流程 粗估階段 主要同步程序的粗估階段會以240kHz 的較低速率完成，以降低運算複雜性。在多維估算問題中，有鑒於正時和頻率的高不確定性範圍，故粗估算階段有其必要。粗估階段會粗估算接收訊號的正時及頻率。 細估階段 粗估階段完成後將進行時間及頻率細算，以在同步程序完成後加強UE的資料擷取能力。此階段稱為細估階段。粗估算可降低時間及頻率的不確定性，藉以降低細估階段的複雜度。 在此階段中，將進行下列各項： ．演算法以1.92MHz的取樣率並根據粗時間估算開啟「短訊號窗段」。 ．接收訊號的頻率會根據粗頻率估算偏移。 細估階段的輸出為正時及頻率估算值，且錯誤低於粗估算。估算出正時及頻率後，UE會以240kHz的低速率並根據NSSS繼續偵測蜂巢網ID及訊框邊界，例如套用頻域交互相關及循環字首移除。 交互相關同步方法 最直觀的同步演算法為交互相關方法，在此稱為全長交互相關。 此方法依賴接收器側對同步訊號的瞭解。應用於NB-IoT系統時，全長交互相關方法可透過在11msec窗段中的時間τ(以x表示)的接收訊號，與特定頻率假說fn NPSS共軛之間的相關性推導，例如公式1。＼ 公式1 其中NNPSS是NPSS的長度。τ是無線訊框的候選同步點(如無線訊框內的時間點或樣本編號)。 全長交互相關同步方法會產生最多的增益，因為此方法運用系統及傳輸訊號的完整知識(即檢查正時偏移和頻率偏移的不同候選點，以算出明確的NPSS)。交互相關輸出可做為「成本函數」以評估同步表現，而成本函數的峰值為NPSS開始時無線訊框窗段的時間偏移候選點。以成本函數的峰值與平均值比(PAPR)為基礎，即可評估同步程序的可靠性。 有鑒於NB-IoT系統及都會環境的艱困室外條件，UE無法使用11msec窗段估算NPSS的正時並同時維持低假警報機率。為了解決此問題，NPSS會每10msec重複一次，讓成本函數能不連貫加總，直到符合預先判定的條件為止(即成本函數的高PAPR)。 全長交互相關方法需要解決二維估算問題，即同時估算時間及頻率。頻率維度採頻率假說的網格測試，並根據網格的頻率值判定領航訊號的頻率。頻率候選點的網格必須盡可能縮小尺寸以降低複雜性，但若真實頻率與最接近假設頻率之間的最大距離過長，則交互相關引發的衰減會因 NPSS的時段偏長而導致系統表現劣化。 以初始蜂巢網搜尋為例，CFO錯誤的範圍會因為±20ppm±7.5kHz的大頻率偏移及持續的時間偏移而非常高。考量到CFO的範圍和NPSS訊號的長時段(約0.78msec)，全功能交互相關方法所需的假設頻率數量會非常高(約50個假設頻率)。 在NB-IoT系統中，高假說數量會導致高複雜性及高記憶體消耗(用於各假設頻率的成本函數)，亦即將全長交互相關方法用於NB-IoT系統的同步做法非常不可行。曾有學者提出在頻域運算交互相關性以降低交互相關方法的複雜性。然而，即使針對交互相關方法實作特殊硬體，此方法的複雜性仍約比其他已知方法高10倍，如自動相關方法。 總結而言，全長交互相關方法的優點是能提供非常低的同步延遲，特別是低SNR的情形。但是，此方法對NB-IoT系統的缺點為高複雜性以及高記憶體需求。 自動相關同步方法 另一眾所周知的同步方法稱為自動相關方法。由於NPSS是由11個相同的OFDM符號組成(乘以預先判定的11-長度偽隨機二進位覆蓋碼)，因此自動相關同步方法是適合NB-IoT系統使用的選擇。舉例而言，假定運算最多四個NPSS符號的自動相關延遲(k=1,2,3,4)，如公式2。 公式2 其中： x(l,τ)是從同步候選點τ算起的第l個符號。s(k)是覆蓋碼。除了覆蓋碼外，自動相關的同步演算法不會使用NPSS。 在真實候選時間偏移點，CFO在兩個相鄰NPSS符號間引發的相轉期望值會與分式CFO及符號間的距離成比例，亦即公式3。 公式3 分式CFO是真實CFO及最大CFO值的模數並可加以估算；這會造成頻率估算的模糊性，但可在同步的細估階段解決。 相較於前所述的全功能交互相關方法，自動相關方法的成本函數反而能連貫累計。因此，可從不同的自動相關延遲形成成本函數，而成本函數在真實時間偏移的相等於單一延遲自動相關的相位。此成本函數可表示為公式4。 公式4 成本函數可隨無線訊框逐漸連貫累計，因而可減少需要的累計次數，因為系統內的雜訊與時間無關。NPSS真實正時的預期相等於公式5。 公式5 這代表雖然可估算傳輸訊號的頻率，但由於CFO的高範圍，因此可考慮使用多個頻率解法(即頻率估算流程存在高模糊性)。 總結而言，自動相關方法的優點為： ．成本函數可用於估算NPSS的起點及訊號的頻率。 ．成本函數可隨時間連貫累計。 ．可簡單有效以遞迴實作。 但是，此方法對NB-IoT系統的缺點如下： ．表現低於全功能交互相關方法，特別是低SNR時。 ．頻率估算存有模糊性。 兩相關同步方法 如前所述的兩個知名同步方法提供相反的同步表現： ．全功能交互相關方法 全功能交互相關方法會從單一交互相關性產生最多的增益，且只需少數累計次數即可在10msec窗段內以低機率估算NPSS的真實位置。 此方法的缺點為若CFO的範圍非常大，則需要高複雜性(很有可能在NB-IoT系統的初始蜂巢網搜尋時發生的情境)。也需要高記憶體配置。 ．自動相關方法 自動相關方法雖然實作簡易，但在低SNR的情況下會表現不良(主要是高同步延遲及高RF-ON耗電量)。 兩相蜂巢網同步新程序上路 下列章節描述稱為兩相蜂巢網同步方法的新同步程序。此程序是專門針對NB-IoT系統設計，並在性能與複雜性之間達到平衡。此方法是針對NB-IoT系統提出的新方法，用以改進同步表現(即降低系統延遲)，同時在可行範圍內維持系統複雜性。兩相關同步方法包括多個步驟。各步驟如下列章節所述。此方法藉由以240kHz的低取樣率處理訊號後抽取，以偵測無線訊框內的NPSS時間偏移及接收訊號的頻率。 NPSS是由重複的OFDM訊號乘以覆蓋碼組成。此方法使用重複的OFDM(以及各OFDM符號的值知識)，以針對無線訊框(10msec窗段)內的NPSS位置進行良好估算，亦即時間同步。圖2顯示兩相關同步訊號方法的流程。 圖2　兩相同步訊號方法流程 第一步：OFDM全符號交互相關性 兩相關同步訊號方法的第一步是找出OFDM全符號長度交互相關性，亦即獲得接收訊號與NPSS的OFDM符號之間的17個樣本長度交互相關性。 NPSS是由11個相同的符號乘以二進位覆蓋碼組成。只需將下列因數相乘，即可輕易證明兩個頻率不同的相同訊號間的交互相關性衰減：第一個因數是兩個訊號頻率間的差值；第二個因數是同步訊號的時段。 藉由將全長NPSS訊號(約0.8msec)的交互相關長度減到OFDM符號的較短長度(約0.07msec)，兩個訊號頻率間的可能差值就會增加11倍。 在實作概覽中，增加真實頻率與假定頻率間的最大差值會導致粗估算流程的假說數量降低11倍，另可降低11倍的演算法複雜性和記憶體消耗量。 NPSS具有重複結構，因此該短長度交互相關方法具有降低複雜性的優點，可使用遞迴運算演算法以減少實作此方法所需的運算次數。針對每個時間偏移候選點，若不運算11個交互相關性，則可改用遞迴運算以節省先前時間偏移候選點的輸出數，然後僅運算單一短長度的交互相關性；這能大幅減少需要的運算量，且只需管理少量的記憶體配置(尺寸不大)。舉例而言，短長度相關性可如下求出公式6。   公式6 其中： 1.NPSSsymbol是NPSS的符號。 2.Nsymbol是符號的編碼範本。 3.k是符號編碼(如k=0,1,…,10)。 4.fh是頻率假說。 由於雜訊與時間無關，因此短長度交互相關性可大幅降低雜訊的功率。針對傳輸訊號的真實CFO與CFO假說間的距離，訊號的功率會對應衰減，但即使只有少量CFO假說，輸出SNR後短長度交互相關性仍會大幅增加。 第二步：全符號相關性 自動相關方法的一大優點是在低SNR時的表現。NB-IoT系統在設計上需要面對低SNR及頻道劣化的艱困室外條件。在這類條件下，對收到的訊號求出自動相關性會增加假警報並造成高同步延遲。求出前一步驟所述的短長度交互相關性後，交互相關輸出的SNR會大幅增加，因為雜訊的功率會與符號的長度等比例下降。 計算交互相關輸出後即可求出三維變數yh(τ,k)，其中h,τ,k分別是CFO假說、正時候選點及符號索引。 確認自動相關方法的輸出SNR會隨輸入的SNR降低而大幅降低。我們提議使用交互相關輸出計算全符號自動相關性，因其SNR大幅高於收到的訊號。考量到這點，透過下列方程式算出的自動相關性SNR輸出會大幅高於已接收訊號的自動相關性。自動相關性的運算需考量覆蓋碼s(.)，並可表示為公式7。 公式7 自動相關性可透過極低的記憶體配置輕易的以遞迴算出。此時可輕易發現求出的自動相關性輸出與自動相關方法非常類似，唯一的差別只有此輸出是以特定頻率假說計算。 由於同時採用NPSS的重複性質及 OFDM訊號的知識，故此方法預期能取得比自動相關方法更好的表現。 第三步：成本函數公式化 成本函數可用Sh(τ,m)的加權組合表示為公式8。 公式8 其中wm代表連貫合併的權數。 正時錯誤接近0且CFO假說成本函數最接近真實CFO時，成本函數的量級即可最大化，而成本函數的相位也會與真實 CFO與CFO假說間的差值成比例；這代表給定CFO假說及成本函數峰值的相位，即可如公式9求出成本函數的良好估算值： 公式9 第四步：連貫合併 為了讓系統能耐受艱困環境和低SNR，NPSS會每10msec重複傳輸一次。成本函數可連貫累計以提升估算表現。透過公式10簡易IIR濾波器進行累計： 公式10 ρΣ,h(τ),α為累計的成本函數及衰變因數。衰變因數可用於根據過去的累計次數來加權成本函數及累計成本函數，另外也能耐受時間偏移。 第五步：NPSS偵測臨界值 根據給定的臨界值比較成本函數的峰值與成本函數的平均值(即PAPR)即可找出 NPSS。PAPR測試會在每一無線訊框間隔進行。 符合臨界值條件時，即可根據成本函數峰值的位置及其相關分別估算NPSS的位置及訊號的載波頻率偏移。在粗估階段估算的時間偏移及載波頻率需要細算，這會在下一步驟中完成。 第六步：正時及頻率的粗估算 以時間及頻率偏移的粗估算為基礎，可在1.92MHz的更高速率進行額外測試，以細算時間及頻率的估算值。 細估階段的重點包括以更高速率求出交互相關性，這會在各無線訊框期間不連貫累計；頻率估算也會在此階段細算。 SNR降低　殘餘延遲表現提升 初始蜂巢網搜尋主要階段的延遲表現是如前所述的三種同步方法模擬。模擬作業是以500次獨立試驗進行，並採用下列的頻道情境： 1.ETU及都卜勒1Hz，如圖3所示 圖3　各同步方法的比較 (ETU-1) 2.EVA及都卜勒5Hz，如圖4所示 圖4　各同步方法的比較(EVA-5) 3.EPA及都卜勒0Hz，如圖5所示 圖5　各同步方法的比較(EPA-0) 在以上測試中，偵測率大於99%。在下面的圖示中，延遲表現是以第90百分位的殘餘延遲為基準，亦即在90%的測試中指定SNR及頻道低於或等於延遲。 由於全功能交互相關方法從收到訊號取得的增益最高(因此延遲最低)，故其他方法的延遲會以此方法標準化。延遲表現是以保護波段部署及最低-12.6dB的SNR為準示範。 從以上圖示可發現，隨著SNR降低，自動相關方法的殘餘延遲表現會比交互相關方法的延遲大幅提升。但是，我方提出的兩相關同步方法表現仍非常接近交互相關同步方法的表現，即使在非常低SNR的情況下亦然。 (本文作者為CEVA演算法工程師、演算法團隊負責人與資深系統架構師)

5G發展動能將在2019年迎接新的高峰，無論是通訊晶片廠、電信商；或是希冀利用5G技術實現創新應用的各垂直領域業者，無不加緊腳步投入研發與部署工作。然而，5G的傳輸速率、覆蓋範圍及網路密度效能規格，比4G技術大幅躍升，且將運用到過去行動通訊領域較少碰觸的毫米波(mmWave)頻段，因而引發許多射頻系統與天線設計挑戰。 對此，工研院資通所工程師郭芳銚(圖1)表示，5G時代逐漸到來，而產業之所以會積極推動5G，最主要原因在於原本3G、4G的使用頻譜已經十分擁擠，要再找出更大的頻寬因應未來大量資料傳輸、因應創新應用已不太可能，因此產業紛紛往5G毫米波頻段發展。 圖1　工研院資通所工程師郭芳銚表示，3G、4G的使用頻譜已經十分擁擠，無法負荷更多資料傳輸或創新應用，產業因而積極朝5G發展。 不過，雖說毫米波有著足夠的頻寬可因應未來資訊傳輸需求，但其主要缺點便是波長較短，若要進行遠距離無線傳輸，會面臨到高路徑損失和高傳輸損耗問題。舉例來說，3Gpbs和30Gbps的傳輸速度相比，其損耗就相差了20dB，而要補足這20dB的損耗，在天線設計上，究竟是要靠功率放大器(PA)或是天線本身補足，是一大考量。 若採用PA補足，會面臨到輸出功率大增，例如輸出功率從原本的1瓦(1W)大幅提升至100W；若10W的話就會變成1,000瓦，因而提升設計成本。為此，目前多採用相位陣列天線的設計方式，搭配波束成形，克服上述挑戰。 總而言之，為實現5G標準所設定的技術性能目標，新技術的引進勢在必行，包括Massive MIMO，以及新的波形調變，但這些新技術不僅實作難度極高，亦將造成5G射頻系統變得更複雜。因此，如何在兼顧成本、尺寸與能源效率的前提下，實現高性能5G通訊系統，遂成為當今業界最迫切要解決的課題；因應此一趨勢，相關量測、模擬解決方案也紛紛出爐。 實現高效5G前端設計模擬工具扮要角 為實現5G標準所設定的技術性能目標，新技術的引進勢在必行，以打造更高效能的射頻系統。安矽思(ANSYS)資深應用工程師吳俊昆(圖2)指出，5G有望在2019開始蓬勃發展；不過，進入5G時代後，許多關於毫米波的應用和技術也應運而生，因而會出現眾多新挑戰。 圖2　安矽思資深應用工程師吳俊昆指出，5G有望在2019開始蓬勃發展，但須先克服毫米波技術挑戰。 像是需要較小的物理尺寸、較短的波長及更高的設計靈敏度；更多新的材料需進行測試；頻率越高帶來越多的損耗，因此必須有效避免；以及溫度影響變得越來越顯著，像是由於熱漲冷縮影響，有可能出現中午能夠收到5G訊號，但到夜晚卻無法的情形，這些都是邁入5G毫米波設計時需要面臨的挑戰。 國家儀器(NI)大中華暨東南亞區域技術經理連俊憲(圖3)說明，5G潛在商機十分龐大，像是車聯網、智慧路燈、智慧城市等應用未來都將以5G為基礎；然而，要實現這些應用，重點在於5G元件的設計須符合3GPP等標準組織所訂出的規範，帶給消費者良好的使用體驗。 圖3　國家儀器大中華暨東南亞區域技術經理連俊憲說明，5G潛在商機十分龐大，但隨之而來的技術挑戰也不少。 連俊憲進一步說明，不過，6GHz以上的5G毫米波應用，最主要的挑戰便是損耗，而要補足損耗，實現5G應用，前端須添加更多濾波器、功率放大器等，不僅會帶來更多的設計挑戰，也勢將會增加設計成本和時間，這是目前5G射頻系統(RF和毫米波)須解決的困境。 因此，要克服上述挑戰，進而設計出能因應高頻應用的5G射頻系統，於實體設計時便需要有完善的模擬工具從旁輔助，以便先行驗證。為此，安矽思和國家儀器都備有相關模擬方案，進而簡化設計難度與成本。 例如安矽思旗下的ANSYS HFSS軟體，提供三維全波精度的模擬技術，從而實現RF和高速設計，透過高級電磁場求解器和高效諧波平衡和瞬態電路求解器之間的動態連結，進而加快反覆運算和物理原型製作的時程，滿足工程團隊於天線、RF微波元件、高速互連、連接器、IC封裝和PCB等設計需求。 至於NI則是備有Visual System Simulator，Visual System Simulator(VSS)，為當今複雜的通訊系統提供了一個完整的軟體設計環境。該產品使工程師們能夠在通訊設計中為每個底層元件設計合適的系統架構，制定適當的規範。與AWR的旗艦射頻/微波設計套件Microwave Office一樣，VSS也建立在AWR獨特的統一資料模型之上，實現了系統和電路的協同模擬。 5G測試方案齊出　       滿足射頻系統設計 5G商用全面啟動，為打造更高效能的射頻系統，除了需模擬工具從旁輔助外，量測驗證也是設計過程中不可或缺的要素。安立知(Anritsu)業務暨技術支援部門資深應用工程師李冠佑(圖4)表示，目前5G應用共分三個面向，分別為增強型行動寬頻通訊(Enhanced Mobile Broadband, eMBB)將針對大流量行動寬頻；大規模機器型通訊(Massive Machine Type Communications, mMTC)將針對物聯網應用；而超可靠度和低延遲通訊(Ultra-reliable and Low Latency Communications, URLLC)涵蓋了車聯網、智慧醫療等對於低延遲具有高要求的特殊應用。目前在第一階段的規範確定了之後，產業開始積極布局eMBB，期能讓消費者立刻感受到5G的特別之處。 圖4　安立知業務暨技術支援部門資深應用工程師李冠佑(圖右)表示，目前5G共分為eMBB、mMTC和URLLC三個發展方向。圖左為安立知軟體技術部門經理吳錫坤。 邁科立(Microlease)東亞區產品經理鄭聯泉(圖5)則說明，大眾對於5G的期望包含更快的速度、更好的使用體驗與更佳的應用服務；更多行動數據的傳輸、連接；以及更低的延遲。然而，上述提到，5G毫米波設計最大的挑戰在於克服損耗，因而增加設計複雜度，如此一來在量測驗證上也出現了新的需求。像是對於測試設備的頻率要求更高，以及Massive MIMO的測量通道增加等。為此，量測儀器業者針對5G測試需求，旗下的解決方案也不斷推陳出新。 圖5　邁科立東亞區產品經理鄭聯泉透露，更快的速度、更好的體驗和更佳應用，是大眾對於未來5G的期望。 例如安立知便推出全新支援5G產品開發的無線通訊綜合測試平台「MT8000A」，此款多功能的全新桌上型儀器設計採用先進架構，內建支援超快速寬頻5G通訊所要求的寬頻訊號處理與波束成形技術，可支援sub-6GHz與毫米波頻段的RF與協議測試。 鄭聯泉則表示，邁科立的商業模式為量測儀器租賃，因此針對目前5G所需的測試需求，該公司可以提供各種不同的解決方案，像是羅德史瓦茲的FSW Signal &...

另外，由於Type-C接頭有兩組資料傳輸通道，故USB-IF於2017年推出USB3.2規範，利用兩組資料傳輸針腳(Pin)的優點，可以同時以10Gbps來傳輸資料，達到雙通道最高20Gbps的傳輸速度，也讓USB不論在使用性以及便利性都更加提升。 有鑑於近幾年來USB技術的測試，因為USB Type-C&Power Delivery的加入而趨於複雜，筆者於2011年開始接觸USB-IF認證測試範疇，趁此次機會將相關測項做整理與分析，讓想了解USB技術認證的讀者，或是有USB相關產品、想執行USB-IF認證但卻不得其門而入的公司，能藉此文章有一個大概的方向與輪廓。 本文會將USB-IF認證測試分為上下兩篇文章介紹：上篇介紹USB資料傳輸，說明USB3.2實體層(Physical Layer)相關測項；下篇則為Type-C&Power Delivery，介紹Power Delivery實體層的認證項目。接下來就進入主題，讓我們一起沉浸於USB-IF的認證世界。 USB3.2實體層(Physical Layer)相關測項解說 USB3.2於2017年推出，其主要架構來自於2008年的USB3.0以及2013年推出的USB3.1。在規範中USB3.2由下面三個層面組成，因此認證性測試也針對這三個層面來做驗證(圖1)： 圖1　USB3.2認證三層面 1. 實體層(Physical Layer) 2. 連接層(Link Layer) 3. 協定層(Protocol Layer) 在實體層方面，由於USB3.2同時支援Gen1的5Gbps以及Gen2的10Gbps(都以單通道來看)，故測試方面也分為這兩部份，測項分別列出如下： ．TD.1.1 Low Frequency Periodic Signaling TX Test ．TD.1.2 Low Frequency Periodic Signaling RX...

自駕車感測與融合技術商機不斷 根據工研院產科國際所IEK Consulting(Industrial Economics and Knowledge Consulting)之預估，2017年台灣車用電子約占台灣車輛零組件37%，產值超過新台幣2,080億元，隨著台灣車用電子產值逐年成長，預估2020年可超過新台幣2,700億元，成長力道不容忽視。而未來隨著通訊與感測融合技術成熟，將創造更多元的自駕車及相關應用領域的商機，台灣廠商若能掌握這波商機，並推出自動駕駛之關鍵系統、零組件與應用服務，將更有機會打入國際供應鏈，創造台灣產業之更多元化之發展。 自駕車的另一個商機，以車廠為例，根據Euro NCAP歐盟新車安全評鑑協會和ANCAP澳洲新車安全評鑑協會，分別擔任歐盟和澳洲第3方獨立車體安全認證單位，共同在「Accident Analysis & Prevention期」發表「配備自動緊急剎車(Autonomous Emergency Braking, AEB)車輛在現實世界發生追撞之有效性研究報告」(Effectiveness of Low Speed Autonomous Emergency Braking Real-world Rear-end Crashes)。研究報告結果顯示，有安裝「AEB自動緊急煞車」Autonomous Emergency Braking車輛，在車速小於50公里/小時，可減少38%的追撞意外事件。 向來在車用安全配備法規與撞擊測試標準等領域，執全球牛耳地位的美國，日前在AEB領域又有重要突破之舉，在DOT美國交通運輸部(U.S....