技術頻道

為解決這一個問題，有些處理元件採用集合在晶片上的硬體電路來檢測未經授權的韌體修改。然而，電路板上其他未採用此種方案的處理元件還是缺乏有效保護，整個伺服器仍然易受攻擊。美國國家標準與技術研究所(NIST)於2018年發布了NIST SP 800 193標準，訂下了一套標準的安全機制，稱為平台韌體保護恢復(PFR)，它主要基於以下三個指導原則(圖1)。 圖1　平台韌體保護恢復機制三大指導原則 PFR功能主要依賴外部的硬體(晶片)帶有「信任根(RoT)」的元件。使用基於FPGA的RoT裝置的FR解決方案證明其比使用基於MCU的硬體信任根裝置更安全、擴展性更好、系統可靠性更高。而PFR開發套件能讓伺服器的原始設備製造商快速為其現有設計增加PFR功能，並充分利用這一強大的安全技術帶來的優勢。系統架構師和系統整合商如今可以更為方便地設計、實現和維護符合PFR標準的FPGA RoT裝置，而毋須擁有專門的安全專業知識。 易受網路攻擊之伺服器韌體 預計到2021年，網路攻擊犯罪造成的損失將達到6兆美元。網路駭客不斷尋找規避安全措施的新方法，目的地在： ．偷看或竊取儲存在伺服器上的專有資料(信用卡號、公司智慧財產權等)。 ．繞過伺服器偷看或竊取資料。 ．劫持伺服器，對其他目標進行DDoS攻擊。 ．透過讓伺服器的一個或多個硬體元件無法運行，而對其造成破壞(稱之為「變磚頭」)。 由於作業系統和應用會定期更新，以便加入新功能或修復漏洞，它們很容易成為駭客入侵伺服器的最大目標。於是，組織的安防資源和戰略一般會傾向於保護作業系統和應用軟體。然而，入侵伺服器還有另外一個較少為人所知的攻擊載體，也就是所謂的韌體。 韌體是指伺服器元件(即CPU、網路控制器，片上RAID解決方案等)率先上電後立即執行的第一個啟動代碼。韌體的處理器假定韌體為一個有效可靠的起點，從中啟動並根據伺服器的配置使用它來分階段驗證和載入更高級別的功能。在某些情況下，處理元件在其運行整個執行週期內皆須借使韌體提供的功能。  國際資訊系統審計協會(ISACA)於2016年的一份調查顯示，在那些聲稱將硬體安全放在企業首位的受訪者中，超過半數「報告了至少一起受惡意軟體影響的韌體被引入公司系統的事件」，並且17%的受訪者表示「這些事件造成了實質性影響」。 韌體安全狀態 伺服器韌體可能在供應鏈的各個不同階段遭到入侵，包括： ．在原始設備製造商處，於生產過程中操作人員惡意植入受感染的韌體。 ．在系統整合商處，於根據客戶要求配置伺服器時安裝未經授權的韌體。 ．轉運到客戶的過程中，駭客可以打開伺服器包裝，通過線纜下載未經授權的韌體，將惡意程式碼植入組件的SPI記憶體中。 ．現場運行過程中，駭客可以利用韌體的自動更新，將可繞過任何現有保護機制的偽造韌體替換掉真正的進行更新。 典型的伺服器主機板目前都使用至少兩種標準的韌體實例，分別為統一可延伸韌體介面(UEFI)和基板管理控制器(BMC)，儘管這些介面能對韌體造成一定的保護作用，但也非常有限。 統一可延伸韌體介面(UEFI) UEFI(之前稱為BIOS)是負責將伺服器韌體載入作業系統的軟體程式。UEFI在生產過程中就已經安裝就緒，用於檢查伺服器有哪些硬體元件、喚醒這些元件並將其交給作業系統。這一標準透過一種稱之為安全啟動的過程，以檢測未經授權的韌體，如果檢測到未經授權的韌體，該安全機制就會阻止硬體元件啟動。然而，安全啟動的實現和支援因元件和供應商而異，這會導致元件安全效能出現漏洞，從而被駭客利用。此外，如果非法韌體設法繞過了安全啟動，UEFI就無法將元件的韌體恢復到上一個經授權的版本並繼續運行。 基板管理控制器(BMC) 基板管理控制器是主機板上的一種專用微控制器(MCU)，透過獨立的連接與系統管理員通訊以及使用感測器來監控「電腦、網路伺服器或其他硬體設備」。許多BMC會篩查各自的韌體安裝情況以確保韌體的合法性，但是對於其他的伺服器韌體則無能為力。BMC無法阻止惡意程式碼攻擊電路板上的其他韌體(圖2)。例如，如果惡意程式碼被植入元件的SPI記憶體未使用的分區，那麼BMC則無法阻止代碼進入伺服器的整個代碼流。 圖2　統一可延伸韌體介面和基板管理控制器介面只能提供有限的韌體保護。 平台韌體保護恢復標準 為解決當前韌體標準的安全問題，美國國家標準技術研究所(NIST)於2018年5月發布了一項新標準，為包括UEFI和BMC在內的所有韌體提供全面保護。這一被稱為PFR的NIST SP 800新標準旨在「提供技術指導和建議，支援平台韌體和資料的恢復，預防潛在的破壞性入侵」。它提供了一種保護系統中所有韌體的統一方法，並且可以設定為對正常系統操作不具有攻擊性，不過一旦確定未經授權的韌體正在嘗試安裝，它就會停止所有相關組件。PFR也能對各個元件可能支援的任何安全功能獨立運行。 該標準概括了保護韌體的三大關鍵原則： 保護：透過阻止對元件SPI記憶體的保護區域實施未經授權的寫入或者清除全部或部分韌體的惡意行為，以確保元件的韌體處於穩定狀態。在有些情況下，甚至對保護區讀取的操作也是禁止的。 檢測：在元件的處理器從韌體啟動之前，可以先驗證來自原始設備製造商的韌體更新裝置。若韌體有被檢測到受破壞或未經授權，則立刻啟動恢復過程。 恢復：若檢測到韌體被篡改或被破壞，處理器將從上一個已認證之韌體版本及「黃金鏡像」啟動，或者通過可信進程獲得新的韌體，啟動全系統的恢復。 PFR需要基於硬體的可信根 根據NIST的這一標準，實現安全的PFR功能需要硬體信任根(RoT)對伺服器的韌體執行保護、檢測和恢復操作(表1)。符合NIST標準的RoT裝置必須在啟動之前，且不借助任何其他外部元件的情況下對其韌體進行以上操作。硬體RoT解決方案必須具備以下特點： ．可擴展性 RoT裝置必須透過外部SPI鏡像實現保護、檢測和恢復功能，同時具備毫微秒級回應速度。這需要專用處理和I/O介面，保證伺服器的效能不受影響。 ．不可繞過性 未經授權的韌體不能繞過RoT裝置，從而無法從受損的韌體件啟動伺服器。 ．自我保護性 RoT裝置必須動態地應對不斷變化的攻擊面(設備或系統中未經授權的使用者所能進入的所有節點)，保護自身免受外部攻擊。 ．自我檢測性 RoT裝置必須能夠使用不可繞過的加密硬體模組檢測未授權的韌體。 ．自我恢復性 當設備發現未經授權的韌體時，RoT裝置必須能夠自動切換到上一個黃金韌體鏡像，確保伺服器繼續運行。 ．保護    啟動前是否能檢測有缺陷的韌體？是否能從有缺陷的韌體中恢復？運行期間是否保護所有韌體在系統內部更新過程中免受攻擊？ 如圖3所示，RoT裝置首先上電，並透過加密方式檢查所有元件的韌體，以及是否有未經授權的修改。若RoT裝置檢測到任何破壞，則啟動可信韌體恢復過程。在極端情況下，若電路板上所有的韌體全部受損，RoT裝置還可以利用儲存在該元件中的可信韌體進行全系統恢復(透過BMC)。 圖3　NIST SP 800-193標準 BMC從可信韌體啟動後，從系統外部取得可被信任的韌體替代被破壞的韌體版本。RoT裝置隨後再次驗證所有韌體，然後啟動電路板的上電程式，在此過程中板上所有元件都將上電，並強制從已知的完好韌體鏡像中啟動，最後開始正常工作。為保證SPI記憶體不再遭受入侵，RoT將主動監測SPI記憶體和對應處理器之間的所有活動，當發現惡意程式企圖更新韌體的行為時將阻止安裝更新。 實現符合NIST標準之PFR解決方案 在PLD上實現信任根的難點在於，實現方案的同時不給原始設備製造商帶來過大的負擔。信任根硬體解決方案(包括基於PLD的解決方案)必須具備可擴展性，也就意味著它能夠保護伺服器上的所有韌體，同時回應時間達到毫微秒級。 它還要能夠使用不可修改的加密模組，透過加密檢測來確定韌體是否遭到篡改。將PFR與伺服器所有元件完整的啟動時序控制功能相結合，RoT就變得不可繞過。最後，解決方案還應能夠自動切換回最近的黃金韌體鏡像，以便在偵測到韌體被破壞時伺服器還是可以繼續運行。 按照定義，基於硬體的RoT裝置自然需要在晶片中實現。在此情況下，最常用的晶片平台即微控制器和現場可程式設計閘陣列(FPGA)。在充分考慮到FPGA和MCU的運行特點和特性後，我們發現FPGA更適用於PFR解決方案。 使用MCU實現可信根 MCU過去常在伺服器硬體產品中用於構建信任根。簡單來說，就是保留MCU層的一部分為可信執行環境(TEE)，MCU的這一部分與晶片的其他區域保持物理隔離，並持續監控韌體，確保其獲得授權並正常工作。通常來說，伺服器上的PFR功能是透過向現有的硬體架構上添加RoT MCU實現的。 MCU通常難以支援驗證服務器中的多個韌體實例。這是因為它無法在沒有外部設備(如PLD)的說明下回應所有對伺服器韌體實例的系統內部攻擊(而PLD能即時監控SPI儲存設備的流量並同步檢測和回應入侵行為)。如圖4所示，使用MCU實現PFR的三個元件為： 圖4　如果需各元件同時啟動，那麼符合PFR標準、使用MCU作為可信根的伺服器還需要額外的元件(FPGA)來提供必要的高性能；在大規模的伺服器應用場景下，此種解決方案不可擴展。 RoT MCU：RoT MCU執行檢測、恢復和保護功能，是實現RoT的核心元件。 保護PLD：透過即時監控所有元件處理器與其SPI儲存體設備之間的活動，大規模實現PFR，全面保護電路板。 控制PLD：該元件整合了所有電路板級的上電和重定時序功能，包括風扇控制、SGPIO、I2C緩衝、訊號整合和帶外通訊等啟動主機板必須的功能。RoT MCU命令控制PLD為電路板上電。若需要在極端情況進行恢復，RoT MCU則命令控制PLD僅為可信恢復過程中使用的部分電路板供電。 這種基於MCU的PFR方案有諸多限制。例如，圖4電路中使用的控制PLD無法保護自身韌體，也就意味著這種架構並非完全符合NIST PFR的要求。控制PLD的代碼仍有可能被修改，讓RoT MCU失效。還有可能受到永久拒絕服務攻擊(PDoS)，透過刪除這些PLD上的資訊，讓系統無法運行，從而使讓伺服器無法啟動。 保護和控制PLD存在的安全性漏洞使得元件在運輸或者系統整合過程中很難防止對韌體的攻擊。為了達到NIST SP 800 193標準，RoT MCU必須同時為控制PLD和保護PLD實現PFR功能。而使用MCU在這些元件上實現恢復和保護功能非常困難。最後，基於MCU的方案需要額外的系統級進程來檢測試圖繞過整個RoT電路的攻擊行為。 PLD滿足PFR標準 正如其名，可程式設計邏輯電路(PLD)是一種幾乎可以暫態實現遠端重新程式設計的積體電路，以適應不斷變化的場景。PLD可以在硬體層面上改變其電路，因此一旦檢測到未經授權的韌體，該韌體就無法安裝。由於PLD被設計為可重新程式設計，因此比MCU有更多的I/O介面，這讓它們可以並行運行多個功能而非按循序執行，因此它們在檢測未授權韌體時，識別和回應速度更快。 此外，PLD使用了先進的模擬軟體，讓工程師得以驗證其PLD設計的功能。工程師還可以使用這一工具來測試其針對各種韌體網路攻擊的設計是否可以保護PLD自身。與PLD相比，MCU的韌體更新需要更複雜的測試和驗證，因為MCU不能透過模擬支援功能驗證。 相反，MCU韌體的任何更新都必須經過多次回歸(試錯過程)測試，以確保新韌體不會對MCU中的其他功能產生不良影響；這一過程遠比運行PLD模擬軟體繁瑣。當我們對比PLD和MCU的特點時，會發現PLD能提供性能更優、更為可靠的平台實現基於硬體的可信根；它也成為滿足PFR標準的必要元件。 應對供應鏈攻擊　MCU/FPGA各有所長 如果出現韌體攻擊，兩種不同類型的PFR系統將採取以下應對措施(按照實施順序)(表2)： 為實現簡化FPGA RoT解決方案。半導體業者如萊迪思(Lattice)開始提供PFR開發套件(圖5)。伺服器元件的原始設備製造商和系統整合商如今可以快速實現基於FPGA的PFR，滿足上市時間的要求。該套件包括一個軟體功能庫、相關的IP和3個開發板，用於實現PFR(包括保護PLD功能)。使用者可以通過Lattice Diamond軟體工具將電路板控制PLD功能添加到RoT FPGA設計中。萊迪思PFR開發套件和開發板包括： 圖5　Lattice FPGA...

PCIe跨入Gen 4.0　抖動要求愈發嚴苛 相較於先前的Gen 3.1所要求的1.0ps RMS，PCIe Gen 4.0對於時間抖動的要求是更具挑戰性的0.5ps RMS。這種嚴格的抖動要求，須同時提升PCIe時脈源效能並減少測試設備的抖動量。但可能無法改善測試設備，而在這種情況下，即須確定示波器的抖動，然後從數學方法上著手，進而產生校正和準確的待測裝置(DUT)量測值。 然而，即使是最佳品質的示波器也會為量測結果加入過多的抖動，因此本應用說明中將介紹第二種方法，即確定示波器抖動並從量測結果中扣除，以盡可能得到準確值。 由於量測過程中存在必須扣除的輸入放大器雜訊及A/D時脈量化雜訊，所以示波器將會導入雜訊誤差。必須牢記的是，量化雜訊會受到輸入壓擺率的影響，須依每個輸入壓擺率來分析示波器雜訊的特性，例如在分析具有不同效能的DUT時。此外，還須完全最佳化示波器設定。最後，硬體也必須完全最佳化，其包括印刷電路板(PCB)、布局、終端方法、電纜長度比對和電源雜訊濾波等。 這裡所建議的最佳方法，首先是使用相位雜訊分析儀(PNA)來量測DUT。在範例中將使用是德科技(Keysight)E5052。由於PNA不會鎖定具有大型調變的訊號，因此必須關閉DUT展頻功能。然後透過高速/低雜訊數位儲存示波器(DSO)量測DUT時域抖動。在範例中將使用安捷倫(Agilent) DSA90804，同時亦關閉展頻。從這些結果中，再使用減去方形的路徑計算出示波器抖動。最後，在展頻開啟的情況下量測DUT的時域抖動，並使用RSS減法方法再次計算最終的DUT抖動。 PCIe時脈時序/抖動量測及校正 PCIe具有兩種不同的時脈架構，基本上是共用時脈或獨立時脈方案。第一種稱為共用時脈架構，其中發送側和接收側會共用相同的時脈(圖1)。 圖1　共用時脈架構 第二個時脈架構則是涉及兩個獨立的時脈，稱之為「沒有展頻的獨立RefClk(SRNS)」或是「具有獨立展頻時脈的獨立RefClk」(SRIS)。其中，發送側和接收側將會使用單獨的參考時脈(圖2)。 圖2　SRNS/SRIS時脈架構 在時脈和資料重新計時部分，CDR(Clock and Data Recovery)在兩種時序架構中均包括低通濾波器功能。CDR濾波器將追蹤低頻並提供正確的時脈和資料校準，但如果普遍導致眼圖閉合，則高頻率將會通過。 兩者之間的關鍵區別，在於共用時脈架構中的雜訊是發送和接收鎖相迴路(PLL)BW差異的函數。而在SRNS/SRIS方案中，參考時脈彼此獨立，並鑑於其主要抖動為隨機發生，則其對系統的組合影響是個別項的和方根，而導致產生較高的整體抖動。 這時候可能需要時脈雜訊較低的解決方案。SRNS/SRIS亦須要校正發送側和接收側之間時脈準確度的差異，如此能降低延遲效能。SRNS/SRIS方法的優點在於其不依賴於時脈共用，也因此不依賴於時脈傳輸，進而簡化了設計，例如當接收和發送部分處於實際上不同的位置時。 值得注意的是，由於各種PCIe H1、H2和H3的要求和定義，共存在六十四種不同的濾波器組合方案。計算這些(甚至單個方案)可能很費力。為了緩解這種情況，芯科科技(Silicon Labs)提供了一個PCIe時脈抖動工具來大幅簡化此任務，並可分析相位雜訊(Phase Noise)量測或時域量測。本應用說明及PCIe時脈抖動工具，應運用於正確地量測和確定PCIe參考時脈和緩衝區抖動。 量測PCIe抖動時使用的兩種方法是時域和相域，每種方法均各有優缺點，但在組合時可以提供高度準確的結果。相位雜訊量測，被認為是在量測低雜訊時脈源如溫度補償晶體振盪器(TCXO)和恆溫晶體振盪器(OCXO)時使用的最準確工具，但缺點是PCIe參考時脈相位雜訊僅能在關閉展頻功能時量測。 而時域示波器的優點，則是不論在關閉或開啟展頻時均可量測抖動。時域量測的問題是具有相對較高的儀器雜訊基準，大約為-140至-145dBc(PNA為-170至-180dBc)。在量測低雜訊時脈時，此示波器效能會限制抖動準確度。 然而，若先在關閉展頻時脈(SSC)的情況下收集相位雜訊資料，然後關閉SSC進行時域量測，然後在SSC開啟的情況下重複時域量測，即可提供高準確度的PCIe時脈抖動。之後，可透過PCIe時脈抖動工具輕鬆執行收集的資料，最後使用RSS減法來校正DSO雜訊，進而達到準確的抖動量測。 進行相位雜訊量測 應用特定的相位雜訊測試設備具有極低的雜訊基準，使其成為量測低相位雜訊裝置(如晶體式振盪器)的選擇，在範例中將使用Keysight E5052B。相位雜訊是在一系列偏移上量測，下例為對100.000MHz PCIe參考時脈的100Hz至40MHz偏移。 在此例中，相位抖動在12kHz至20MHz之間積分，得到的結果為242.895fs。資料可儲存為CSV檔案，然後可使用Phase雜訊對抖動計算器計算出任何積分頻帶上的未濾波相位抖動或使用PCIe抖動工具計算出PCIe濾波相位抖動。應注意的是，PCIe時脈抖動工具會預期PNA .csv檔案是從10kHz擴展至50MHz，因為這是PCI-SIG規定的積分範圍。使用者必須確保.csv檔案中包含此範圍，並且在必要的時候進行外推(圖3)。 圖3　PCIe時脈相位雜訊圖 相位雜訊以偏移範圍的約0.2%增量進行量測。針對這些離散頻率區間中的每一個計算相位雜訊功率，得到bin值。bin值是僅在沒有相位資訊的情況下的振幅值，而快速傅立葉轉換(FFT，時域量測的平移)將會包含振幅和相位(圖4)。應注意的是，僅以相位雜訊為基礎的振幅IA'-F'I的積分會始終大於以等效時域為基礎的振幅加相位量測IA-FI。因此，以相位雜訊為基礎的抖動測量(僅量測振幅)是量測時脈抖動時使用的保守且合法的方法。PCIe時脈抖動工具可提供所需的抖動值，將適當的PCIe濾波器應用於以相位雜訊為基礎的量測。 圖4　抖動分析 示波器雜訊量測及校正 在展頻開啟的情況下，須使用DSO來量測PCIe參考時脈上的抖動，但是示波器雜訊可能達到-142dBc的量級，遠高於現今時脈產生器和緩衝器的效能。在停用展頻功能的情況下量測PCIe參考時脈，即可使用前面描述的相位抖動量測來校正DSO的雜訊。下面的公式1(DSO雜訊公式)與公式2(PCIe時脈校正公式)用於計算DSO的抖動雜訊。 JDSO=平方根(JDSO_展頻關閉2-J相位雜訊2) 公式1 在公式1進行量測後，使用公式2來校正開啟展頻的PCIe時脈抖動： JPCIe時脈=平方根(JDSO_展頻開啟2-JDSO2) 公式2 應注意的是，DSO附加雜訊由輸入放大器雜訊和A/D的取樣時脈抖動兩個因素支配。DSO的A/D取樣時脈抖動近似不變；然而，輸入放大的雜訊依賴於壓擺率，因此也取決於設定和DUT。應用使用負載、終止長度等，必須盡可能接近實際使用條件進行複製，且須量測感興趣的DUT。如須比較具有各種輸出壓擺率的裝置，則必須量測JDSO展頻關閉，並針對每個壓擺率/測試條件計算JDSO。建議不要將單一JDSO值用於各種裝置和測試條件。公式3並非用於量測或確定DSO抖動，而是用於展示DSO主導的雜訊促成因素。 DSO抖動=平方根(放大器雜訊2(取決於輸入壓擺率)+A/D取樣時脈抖動2) 公式3 抖動校正範例說明 以下是校正的PCIe時脈抖動量測的範例。第一步是在展頻關閉的情況下量測DUT的相位雜訊。相位雜訊結果亦儲存為csv檔案，並在使用PCIe時脈抖動工具時匯入。 圖5以相位雜訊量測為基礎的濾波和未濾波抖動，展頻關閉顯示H1和H2濾波器組合之一的未濾波和PCIe濾波的抖動結果，對比於以相位雜訊為基礎量測的偏移頻率結果。此濾波器組合已知會根據DSO結果產生最壞情況下的SSon抖動值。 圖5　以相位雜訊量測為基礎的濾波和未濾波抖動，展頻關閉。 然後，使用DSO量測DUT，在本例中使用Keysight DSA90804A。PCIe時脈抖動工具用於計算PCIe濾波的抖動，結果如圖6所示。 圖6　以DSO量測為基礎的濾波和未濾波相位雜訊，展頻關閉。 當選擇4MHz/2dB，5MHz/0.1dB濾波器，以相位雜訊為基礎的量測結果為0.05ps RMS。而選擇4MHz/2dB，5MHz/0.1dB濾波器時，以DSO為基礎的量測結果為0.28ps RMS。然後，使用公式4確定DSO示波器雜訊為0.27ps RMS。 DSO抖動=平方根(0.282-0.052)= 0.27ps 公式4 接著，啟用DUT展頻功能，並且進行DSO量測。圖7便顯示了使用PCIe時脈抖動工具時濾波和未濾波的相位雜訊與頻率的關係。 圖7　以DSO量測為基礎的濾波和未濾波抖動，展頻開啟。 對於4MHz/2dB，5MHz/0.1dB濾波器，以DSO量測為基礎並啟用展頻的DUT PCIe參考時脈得到的最差情況為0.39ps RMS。使用相同濾波器組合的0.27ps校正因數和公式5，將可得到0.28ps的實際DUT效能。 正確的DUT抖動=平方根(0.392-...

依據Freedonia Group研究報告預測，到2025年，美國智慧照明系統銷售額將可望達到44億美元(圖1)。智慧照明成長趨勢的三大驅動因素為，第一，更廣泛的智慧科技和物聯網市場的快速成長需求，包括智慧家庭裝置的興起、智慧城市基礎建設需求及非住宅樓宇自動化的普及等。第二，無線、遠端、語音控制等智慧照明方式，讓消費者容易了解智慧照明並產生興趣。第三，對於非住宅應用領域，節能是智慧照明最大特點之一。 圖1　美國智慧照明市場 智慧照明控制裝置，包括任何與光源或燈具分開的照明專用控制設備(例如中央照明系統控制箱等)，在2017年已經占智慧照明銷售總額的63%，市場前景十分看好。未來智慧照明應用領域，將分成非住宅與住宅應用。其中，非住宅應用的關鍵在於節能，將運用由感測器所組成的大型感測網路和智慧分析，大幅降低能耗。至於對普通用戶來說，智慧照明主要吸引力為其所帶來的便利性。未來所有的大樓設計，在初始興建時便整合智慧照明功能，進而更快速推動樓宇自動化和物聯網世界的來臨。 高效節能/維護便利是智慧照明控制系統主要優點 由於智慧照明控制系統的需求量很大，隨著LED技術的飛躍，燈光控制的重要性也越趨重要。未來的商業建築將以數位化(Digital)燈光控制來建構。除了因智慧照明控制可藉由轉換到LED技術，而降低能源消耗達30%~60％。且在轉換過程中，其額外投資成本可在2年內獲得回收。第二個原因在於除了節約能源之外，也大大減少操作維護工作量，而諸如故障情況、運行時數和能源消耗等運行參數，也都可為各別燈具集中存取。 因應智慧照明需求，在過去幾年中，協定數位化可定址照明介面(Digital Addressable Lighting Interface, DALI)已日漸風行。使用該匯流排系統，可減少安裝過程中的配線耗損，並且經由靈活組合照明器具，能將所有優點功能發揮得淋漓盡致。此外還具備其他功能特色，例如經由對照明場景的預先設定、可監測燈光、同步調節燈具的精確亮度，或控制照明器具等，以增強系統功能。 DALI的特色即為簡易布線和高度可靠性。除了原本用於供電的三條電線之外，僅須使用兩條額外的附加線，可延伸至300公尺通訊距離。接到安定器的連線也毋須考慮其極性，DALI每通道可支援最多64個安定器，且可區分為群組。每個通道最多可容許16個群組。 導入智慧照明　機場節能效果顯著 接下來以簡單智慧照明控制案例作為說明。以台達子公司LOYTEC為例，在2013年便於曼徹斯特機場第2航廈，利用恆光照明控制及人員偵測功能整合設置了一個現代化的DALI照明系統，之後更進一步延伸到機場第1和第3航廈公共區域(圖2)。 圖2　英國曼徹斯特機場節能成效照明十分卓越 節能第一步便是全面更換LED照明，節能降低六成。但再加裝L-DALI照明控制系統後，節能成效更加卓越。首先，在所有區域安裝L-DALI人員偵測/日光感測器，再搭配智慧場域處理器，一旦區域/閘道無人使用時，照明會自動關閉，並引用自然光來減少能耗。尤其主要特色在於2014年後整合機場航班訊息系統(Chroma)，使照明設定可以基於實際航班的變動狀況機動調整，達到照明效率的最大化，這樣照明控制技術，也遠超過於原本預設節能成效。最高可節省89%的能耗，三個航廈合計，一年相當於節省700萬度電。 此外，系統可提供個別照明裝置詳細的管理資訊，如安裝日期、調光水平、故障狀況以及整體能耗。系統所提供的資料，也成為曼徹斯特機場資產優化過程中的關鍵支援工具，而網頁介面也是管理者管理維護的最佳幫手。 靈活運用不同照明控制產品/控制策略實現節能目標 在上述案例中，L-DALI控制器是整個系統的核心。根據型號不同，L-DALI可控制多達4個DALI通道，這就意味著可控制總數多達256個燈具。內置DALI匯流排可為供電之用，更可節省控制櫃的成本和空間。此外，使用液晶顯示螢幕上的旋鈕即可進行簡單設置以及IP位址配置，並對連接的DALI通道進行簡易檢查，在現場端十分方便。更由於本機端所具操作功能，諸如更換故障DALI設備等維護任務，通常只需內部技術人員即可完成，毋須使用任何電腦設備(PC或筆記本電腦)。 L-DALI控制器整合照明應用(圖3)，俱已包含所有標準應用場景，包括人員偵測、恆照度控制、樓道燈控、排程控制等等。提供不同參數可允許靈活調配定制化的解決方案。更重要的是，可結合不同控制規畫，例如：可根據於一天中不同的時間需求來做不同的調整。控制器也負責監測DALI設備。如果設備出現故障或者回報錯誤，例如：燈泡故障，就會產生警報並予記錄。另外，能耗及作業時數也會列入計算。同時也納入其他控制器廣受歡迎的功能，諸如：警報、歷史趨勢、事件驅動的電子郵件等等，也都可供利用。 圖3　LOYTEC照明控制系統架構圖 除了控制器之外，照明應用的感測器和致動器也十分重要。所有的L-DALI感測器和致動器，都是經由DALI匯流排與L-DALI控制器相連接的。由於裝置可從DALI匯流排中取得電力，故毋須額外供電。 因此，布線不但容易且更具成本效益。LDALI-MS2多重感測器則可提供照度及恆光控制所需的人員偵測訊息。最大安裝高度5公尺，典型涵蓋面積38平方公尺(安裝高度3公尺)，對大多數應用場景而言，多重感測器十分具有成本效益。即使有任何特殊需求，諸如庫房需較高安裝高度，或任何其它指定需求，仍然無礙於其使用它大廠(歐司朗、飛利浦、泰邦HTS、銳高等等)的各種DALI感測器。 使用LDALI-BM2按鈕式耦合器，可以簡單、經濟、有效的整合自訂照明按鈕和開關到DALI系統之上。每具LDALI-BM2具有四個輸入。按鈕操作所觸發的動作則可以靈活的予以配置(調光、開/關、場景調用、變化色溫等等)。按鈕也可設定為手動覆寫任何自動操作。最後，LDAL-RM3繼電模組可被整合至非DALI燈具及其他L-DALI與燈具所共同控制的負載。典型的應用場景是廁所和盥洗室的風扇，或是分隔牆和根據現場需求而上拉或下移屏幕的驅動馬達。 此外，裝置調試可藉由一個網頁介面就完成(圖4)，無論該網頁介面是整合在控制器上或是整合在PC配置軟件上。後者還能夠讓使用者進行系統的離線預配置，所有照明應用的參數、群組任務、場景和連線的設置，皆可事先在辦公室內裡使用PC予以執行。因此，現場調試僅需針對實體裝置部份進行分派即可完成。各種設定精靈及使用者介面也會從客戶反饋中持續改善，降低維護時間及管理人力，因為，現場調試到最後往往僅能使用少量時間來進行(圖5)。 圖4　簡單的維護任務可在設備上直接執行 圖5　經由PC軟體或友善的網路介面進行裝置調試 此外，還可經由LWEB-802所提供的HTML5網頁使用者介面來操作。一旦實施自動操作的話，此類網頁為基礎的虛擬房間控制單元提供自動模式足可涵蓋基本功能，手動模式則可經由辦公室PC、平板、智慧手機操作，也可免除機械開關和觸控螢幕等配備成本(圖6)。對於較小的專案提供了網頁版等多種操作介面的選擇，然而較大的專案則仍建議採用中央主機電腦(例如LWEB-900)為佳，L-WEB應用程式可以直接常駐於L-DALI控制器中。 圖6　系統提供廣泛的操作介面選擇 可視化功能可以清楚顯示照明系統的狀態，而其參數、控制規畫及排程器則可輕鬆變更參數配置。當室內使用狀況發生變化，而須依據用電量及使用者舒適度進行調整時，此一特點也是極適用且重要的。系統發出的警報既可以在樓宇管理系統的前端進行顯示，也可以電子郵件發送。 系統參數均可儲存於歷史趨勢日誌，並使用於分析報告之中。而對系統相連接的DALI燈具狀態報告，以及監測燈具運行時數，方便計劃其維護週期。且在報表功能的幫助下，收集到的資料將以能耗報告、室內使用統計或維護列表的形式來加以呈現。系統內各層級皆具高效率備份及還原功能，無論是L-DALI控制器或DALI裝置，保證了系統具有高度可用性。一旦更換故障零件，原設置配置也可輕鬆以最後備份來進行還原。因此，這些任務僅需內部技師即可達成，又使得維護成本得以最小化。 支援多通訊/結合第三方系統　實現智慧照明整合 要實現智慧照明，控制器須提供樓宇自動化系統所有常用通訊介面，幫助連結其他系統。所有的數值和參數都可藉由如：BACnet、Lon-Mark、OPC和網頁服務等標準化協議予以存取。支援多種通訊協議也開拓了無數的可能性，包含： 1.照明系統可無縫整合到其他系統(如暖通空調，遮陽簾控制和存取控制)以及樓宇管理系統。例如多重感測器所提供訊息，也可以提供給自動化系統中其他不同的部分利用(如暖通空調和存取控制)。反之亦然，這項訊息也可由樓宇自動化系統的其他感測器或來源所提供(例如存取控制)。同樣的，連接到LDALI-BM2的按鈕也可用於控制其它子系統(如遮陽簾)，或者連接到I/O模組(BACnet、LonMark)的按鈕，或整合到照明應用中。 2.所有房間功能的可視化和操作，乃是藉由一致性的使用者介面來達成的，無論其使用的是網頁操作、觸控螢幕或樓宇管理系統的可視化應用，皆可任其自由運用。軟硬體資源共享不僅節省金錢，更顯著提高使用者滿意度。畢竟，應該沒有人會願意安裝好幾個不同的智慧手機應用程式來控制燈光和室溫。 3.DALI感測器訊息以及調光數值可在L-DALI控制器之間進行共享。因此，照明應用是可以跨越多個控制器來實現的。 總上所述，因應照明控制市場需求的爆發性成長，現今更換LED照明燈具已經基本節能策略，如何更上層樓，幫助業者針對其產業屬性來尋找更深入的節能潛力點，透過更多元、有效的不同照明控制方式及策略來做節能，藉以協助企業節省更多能耗成本及人力管理，仍是許多照明控制廠商的目標，希冀持續推廣智慧照明好處，讓智慧照明更上層樓。 (本文作者為LOYTEC產品經理Dipl.-Ing. Jörg Bröker，由台達樓宇自動化解決方案事業群行銷部編輯)

上述AOP是評估MEMS麥克風在高聲壓下的訊號仿真程度指標，AOP越高代表在麥克風訊號可以延伸到更大的聲壓才會產生失真。我們以一AOP 132dBSPL的麥克風為例，當麥克風收到的聲壓較大時，雖未達到麥克風振膜機械應力的極限，電路設計會限制輸出訊號振幅，將某個數值以上的部分箝制住而產生失真，如圖1、圖2所示，此時在頻譜上數倍頻的位置會出現諧波，如圖3、圖4所示。 圖1　麥克風對1KHz 94dBSPL的時域輸出 圖2　麥克風對1KHz 132dBSPL的時域輸出 圖3　麥克風對1KHz 94dBSPL的頻域輸出 圖4　麥克風對1KHz 132dBSPL的頻域輸出 當時域上波形尖端被截掉的占比越大，則頻域上的諧波能量會增強，總諧波失真(Total Harmonic Distortion, THD)也隨之上升，一般MEMS麥克風規格定義THD到達10%此時的聲壓值為AOP。 以下從幾個AOP上必須特別注重的應用角度來說明。 反饋式主動降噪耳機 反饋式主動降噪耳機(Feedback ANC)的麥克風位於揚聲器與耳膜之間的位置，能處理耳邊的實際噪音，且會對麥克風周圍設計出靜域(Quiet Zone)的區塊，因此麥克風要離耳膜越近，降噪效果越佳；理論上，如果能接收到耳膜的訊號，才有機會做出完美的反饋結構。 麥克風距離揚聲器近最大的好處是，系統增益比較高，相對而言比較容易提高麥克風的降噪率，但壞處則是麥克風飽和的風險也比較高。為了避免麥克風飽和，建議選用AOP超過130dB的麥克風，若AOP不足會在高頻產生諧振，觸碰到原本設計放置在高頻的極點或零點，就可能會造成系統響應發散。 一般耳機揚聲器到耳朵振膜的長度約2.54cm，此耳機含音腔響應的共振點在4KHz的位置，同時考慮使用者在配戴耳機的過程中腔體持續變化，共振點會產生頻率飄移的現象，控制器設計上必須將3KHz以上的響應要全部壓掉，因此在濾波器的設計會刻意的安排一個零點在此位置，同時因為濾波器階數的限制，高頻可能也有極點的存在，必須避免諧振產生在此造成系統不穩定，會造成使用者會明顯的不適。 電視與智慧音箱 電視或是智慧音箱都屬於近年快速發展的聲控產品，同時具備播放聲音與語音控制的多麥克風裝置，並對麥克風陣列的收音進行「回音消除(Echo Cancellation)」與「指向性收音」兩項功能。 首先，在多麥克風陣列上，需針對麥克風訊號個別進行回音消除的運算，將擴音器播出後再被麥克風回收的部分音訊進行抑制，以解析出剩餘的環境聲音。由於擴音器所播放的音樂音量有可能被使用者調大，同時麥克風與擴音器的距離較使用者近，麥克風所收到的擴音器音量遠大於使用者聽到的實際音量。若麥克風因訊號強度過大而飽和，進而產生諧振，則回音消除演算法接收到的頻譜除了播出的聲音頻譜外同時包含了諧波，這種情形會造成系統干擾使回音消除功能無法正常發揮功用，甚至會造成反效果。 隨後，DSP再依據不同麥克風收到的訊號時間與音量差異，判斷聲音來源方向再進行增益修正，將目標範圍以外的聲音進行調降，以達到指向性收音的目的。由於大音壓產生諧波是因電路限制產生，並非因聲音方向差異產生，因此諧波的存在會造成指向性收音演算法的誤判，因此降低系統SNR，進而影響辨識率。 車載裝置 語音控制車載裝置，在開車的時候駕駛者雙手必須操控車輛，能以語音操作車載裝置的各項功能具有強勁的市場需求。由於麥克風的收音區域與車載擴音器的放音區域是同一個空間無法隔離，當麥克風與車載擴音器相對位置隨不同車型而改變，車載擴音器發出的聲音通過不同途徑返回到麥克風，造成不同波形與不同相位的聲音疊加後形成結構複雜的聲音波形，當這種反饋滿足震盪時將產生嘯叫，並且可能發生在多個頻率點。 系統需要嘯叫消除(Howling Cancellation)功能，來消除擴音器發出過大音量到麥克風形成正回授而造成嘯叫聲。麥克風必須避免在車用的吵雜環境上先發生飽和，進而提高嘯叫發生機會。 手機 往年有手機廠標榜在搖滾演唱會的前排觀眾可利用手機錄製高還原度的音質，或是戶外使用場合，要避免低頻風切的壓力造成麥克風飽和，麥克風單體AOP需要由傳統的120dBSPL提高為130dBSPL。 近年全螢幕手機興起，在機構設計上麥克風被迫放置在與揚聲器接近的位置，其次，有些機能手機標榜機構防水，會為了防水機構的設計盡量縮減外殼機構的開孔數量，在此要求下，會需要將麥克風與揚聲器放置在距離相當近的位置，為了避免收音失真影響語音辨識等功能，需要高AOP麥克風。 (本文作者為鑫創科技技術經理)

目前業界在發展5G側重的焦點，主要包括強化行動頻寬，以及在中頻和高頻段頻譜運用各種波束成形技巧，來持續推升至更高的網路容量與吞吐量。另外，我們也開始觀察到像是工業自動化在內使用情境的陸續浮現，其充分發揮著5G網路架構的低傳輸延遲之優勢。 在幾年前，業界都還在爭論著行動通訊採用毫米波頻譜的可行性，以及無線電設計者眼前所面臨的各種挑戰。其中，大部分難題都很快地就被理出了頭緒，業界也迅速開發出初步的原型方案，成功地通過實地測試，如今，業界即將展開第一波5G毫米波網路的商轉。 許多初期部署都屬於固網或漫遊無線應用，但在不久的未來，我們還會看到採用毫米波頻率的真正行動連網應用。首波技術標準已制定完成，相關技術也迅速地演進，大多數學習都圍繞在毫米波系統的部署上。雖然我們已累積相當的進展，但眼前還有許多挑戰正等待著無線電設計者。本文即將為射頻元件設計者探研幾項技術挑戰。 本文分成三大主題。第一部分討論毫米波通訊的主要使用情境，以及為後續的分析預作鋪陳。第二以及第三部分則深入探討毫米波基地台系統的架構與技術。在第二部分中，探討波束成形元件，以及系統要求的傳輸功率如何影響為系統前端元件選用的技術。媒體探討的焦點大多集中在波束成形元件，然而，無線電中同樣重要的工作還包括將位元轉換成毫米波頻率的部分。文中將介紹系統中訊號鏈路的例子，供無線電設計業者參考。 5G設計開發須考量部署情境/傳播兩大因素 在開發技術階段，必須瞭解技術會如何部署。在所有工程實務上，必須做許多取捨，日後也會浮現許多額外增加的創新技術。如(圖1)所示，本文介紹兩種常見情境，包括目前使用的28GHz與39GHz頻譜。 圖1　5G毫米波部署情境 圖1a是一個定置式無線存取(FWA)使用情境，主要是在郊區環境住家提供高頻寬資料傳輸。在這樣的情境中，基地台設於電線桿或電塔，其訊號必須覆蓋大面積的範圍才能支撐網路商轉的需要。在初期部署階段，我們設定覆蓋範圍為戶外到戶外，其中客戶端設備(CPE)裝設在戶外，並進行妥善規畫以確保最佳的空中傳輸(Over-the-air)連結。由於天線指向朝下且用戶位置固定，因此不需要太大的垂直掃瞄(Vertical Steering)範圍，但傳輸功率必須夠高，必須超過65dBm EIRP以達到最大的覆蓋率，以及能利用現有的基礎設施。 圖1b顯示一個高密度都會情境，其中基地台設置於低於建築物屋頂地板處或牆面，日後還可能設置在街燈或其他街道設施上。不論設置在何處，這類基地台都需要垂直掃瞄能力，其訊號才能覆蓋到整棟建築物，以及日後發展出的新型行動裝置時還能覆蓋到行動或街道上的漫遊使用者(行人與車輛)。 在這種情境中，傳輸功率不必像郊區那麼高，不過隔熱用的低幅射玻璃(Low E Glass)可能影響戶外到室內的訊號穿透。如圖所示，在波束掃瞄距離方面需要更多的彈性，包括水平與垂直方向。這裡的重點在於業界目前還沒發展出一體通用的解決方案。由部署情境來決定波束成形架構，而架構則會影響選用的射頻技術。 這裡介紹一個實際例子，我們用一個簡單的鏈路預算來說明毫米波基地台的傳輸功率需求，如表1所示。相較於手機網路頻率，傳統的路徑耗損成為毫米波頻率必須克服的一大挑戰，而另外一項必須考慮的因素則是障礙物(建築物、樹葉、人等)。近年來，各界對毫米波頻率的傳播進行眾多的研究，其中一個例子就是「第5代(5G)無線網路毫米波通訊概述：探討各種傳輸模式。 文中討論與比較許多模式，並詳列它們與環境中路徑耗損的相關性，以及比較可直視性(LOS)情境與非直視性(NLOS)。這裡本文並不詳加探討，整體來說，考量要達到的傳輸距離與地形地物等因素後，定置式無線部署系統應考量NLOS情境。在本文的例子中，考量設置在郊區環境的基地台，其目標是要達成200公尺的傳輸距離。本文設定在NLOS戶外對戶外鏈路的基礎上，路徑耗損為135dB；若我們嘗試讓訊號從戶外穿越障礙物傳到室內，那麼路徑耗損可能最多增加30dB，如果採用LOS模式，則路徑耗損可能達到110dB左右。 在這個例子中，設定基地台有256個天線模組(Element)，而客戶端設備則有64個。在兩種設備中，都可透過矽晶片達到要求的輸出功率。鏈路屬於非對稱式，可稍微紓解上鏈預算的壓力。在這個例子中，平均鏈路品質允許下鏈進行64 QAM調變，上鏈則為16QAM。在有需要時，在不超過主管機關的規範下，提高CPE的傳輸功率即可改進上鏈的效能。若是將鏈路傳輸距離延長到500公尺，路徑耗損就會增加約150dB，雖然這可收到加倍的效果，但這麼做不僅讓上鏈與下鏈的無線電變得更複雜，功耗也會大幅增加。 毫米波波束成形方式多樣須全面考量 文中考量各種波束成形的方式：類比、數位，以及混合，如圖2所示。大家都熟悉類比波束成形的概念，近幾年來大量技術文章都討論過這方面的議題。目前許多資料轉換器能在數位、寬頻基頻、或中頻(IF)等格式的訊號來回轉譯，還可連結無線電收發器，執行升頻轉換與降頻轉換等程序。 圖2　波束成形的各種途徑 在射頻方面(像是28GHz)，我們把射頻路徑分成數個路徑，並藉由控制每個路徑的相位來執行波束成形，使得遠方的波束朝著目標使用者所處的方位生成。這種作法讓特定波束能對每個資料路徑進行導向(Steer)，因此理論上，在這種架構中同一時間只能服務一位使用者。 反觀數位波束成形器正如其名，其相移(Phase Shift)功能完全建置在數位電路，之後透過收發器陣列傳送到天線陣列。簡單的說，每個無線電收發器連結到一個天線模組(Element)，但實際上，依據目標分段形狀的不同，每個無線電可能會連結到多個天線。 數位方法除了能達到最高的容量與彈性之外，日後還能升級，以利用毫米波頻率支援多使用者MIMO，這類似中頻波段系統。由於其複雜度極高，因此在使用現有的技術下，包括射頻與數位電路都會耗用大量的直流電力。然而，隨著未來技術的不斷演進，數位波束成形技術將逐漸運用在各種毫米波無線電中。 就近期而言，最務實且有效的波束成形方法當屬混合式數位至類比波束成形器，它基本上結合數位預編碼(Precoding)以及類比波束成形，在一個空間內同時構成多個波束(空間多工)。透過窄波束將訊號導向目標使用者，基地台可藉此重複利用相同頻譜，在一個時槽內同時服務超過一位使用者。 在許多技術文獻中提及許多不同的混合波束成形器運行方法，不過本文介紹的次陣列(Subarray)方法是最廣泛建置的一種，它基本上是一種分步重複處理(Step and Repeat)的類比波束成形器。目前的系統在實務上能支援2至8個數位串流，可用來同時支援多位使用者，或是為數量較少的使用者提供2個或更多層的MIMO。 這裡，我們將稍微深入探討一下類比波束成形器的技術選擇，圖3顯示建構混合式波束成形器採用的元件。將類比式波束成形系統分成三個模組：數位、位元至毫米波，以及波束成形器。實際的系統並不會真的以這種方式進行分割，亦不會把所有毫米波元件配置在相近的位置以減少損耗，但從後面的說明，就可以很容易地瞭解為何要這樣區分。 圖3　類比波束成形系統模組圖 有多項因素驅動波束成形器功能，其中包括分段(Segment)形狀與傳輸距離、功率、路徑耗損、發熱限制等，隨著業界逐漸學習與成熟，各界都體認到毫米波系統在這方面需要一定程度的彈性。日後包括從小型到大型基地台等各種部署情境將需要達到各種不同的傳輸功率。 另一方面，基地台的位元到毫米波無線電要求的彈性就低了許多，大致上從目前的Release 15規範衍生而來。設計者可重複使用相同的無線電元件搭配各種波束成形器組態。這點和目前的手機網路無線電系統沒有差別，手機網路的小型訊號分段(Section)大多能跨平台，而前端元件則是針對每種使用情境量身設計。 從訊號鏈路中的數位轉移到天線，我們一路描述了各種可能技術的演進。數位與混合訊號元件都是採用細線(Fine Line)量產型CMOS製程生產。依據基地台的需求，整個訊號鏈路可能利用CMOS技術進行研發，或更有可能混用多種技術，為訊號鏈提供最佳的效能。 舉例來說，使用組態來採用CMOS資料轉換器搭配高效能矽鍺BiCMOS中頻至毫米波轉換元件。其中，波束成形器可視系統需求採用多種技術，這點在後面會討論。根據選用的天線尺寸以及傳輸功率的需求，可能建置成高整合度晶片，或是結合波束成形晶片與分立式功率放大器與低雜訊放大器(LNA)。 先前，我們分析了傳輸器功率以及選用技術之間的關係，而在此處將要更深入討論，圖4已歸納出分析的結論。功率放大器技術的選擇是統合考量要求的傳輸功率、天線的增益(天線模組的數量)，以及選用技術產生射頻功率的能力。 圖4　60dBm EIRP功率天線的傳輸功率、天線尺寸以及選用半導體技術之間的關係 如圖所示，可利用III-V族元素製成的前端元件(低整合度)，做成數量較少的天線模組；或是使用矽晶片的高整合度方法來達到要求的EIRP功率。兩種方法各有其優缺點，務實的作法是在尺寸、重量、直流功耗，以及成本等因素之間進行取捨。 表1的例子為要達到60dBm的EIRP功率，所需的分析方法如「5G毫米波無線電架構與技術」所述，該文指出最佳的天線尺寸在128至256個模組之間，採用砷化鎵功率放大器可以減少天線模組數，若採用全矽型波束成形器射頻IC技術，天線模組數量就會比較多。 接著從不同角度來討論問題。固定無線接取(FWA)的EIRP目標通常為60dBm，但根據基地台要求的傳輸距離以及周圍環境，這個目標值會更高或更低。由於部署情境變異甚大，可能是遍布樹木、高樓大廈，或是開闊空地等截然不同的環境，因此，其路徑耗損的落差範圍會變得極大。舉例來說，在可直視性(LOS)的高密度都會部署環境，EIRP目標可能低到只有50dBm。 美國聯邦通訊委員會(FCC)針對不同類別設備的傳輸功率極限做出明確的定義與規範，這裡我們所參照的是3GPP之基地台技術詞彙。如圖5所示，設備的類別或多或少決定了功率放大器所選用的技術。我們觀察到行動用戶設備(手機)較適合採用CMOS技術，天線數量相對較少，但仍能達到要求的傳輸功率。這類無線電必須是高度整合且具功率效率，才能滿足可攜式設備的各項要求。本地端基地台(小型基地台)以及消費型用戶端設備(可移動式電池供電)其要求類似，從較低傳輸功率要求採用的CMOS，一直涵蓋到較高階產品採用的矽鍺BiCMOS技術。 圖5　根據傳輸器的功率，各種毫米波無線電適合採用的技術 中階基地台一般適合採用矽鍺BiCMOS技術，藉以縮小產品體積。在高階部分的廣域網路基地台，可選用的技術甚多，主要在天線尺寸與技術成本之間做取捨。矽鍺BiCMOS的EIRP範圍大多在60dBm左右，而砷化鎵或氮化鎵功率放大器則較適合更高功率的產品。 圖5顯示的是現有的技術，不過業界至今累積相當的進展，且日後技術也會持續改進。正如「5G毫米波無線電的架構與技術」所述，設計者面臨的其中一項關鍵挑戰就是改進毫米波功率放大器的直流功率效率。 隨著各種新技術與功率放大器架構陸續浮現，上圖的曲線將會偏移，業界也會針對高功率基地台開發出整合度更高的架構。在「近期高效率釐米波5G線性功率放大器設計」中就對功率放大器技術的發展有詳盡的介紹。總結波束成形的發展，目前還沒有一體通用的方案，因此業者必須設計不同的前端元件來因應小型到大型基地台的不同使用情境。 頻寬為毫米波無線電主要挑戰 這裡我們要詳細討論位元至毫米波無線電，以及介紹系統這部分所面臨的挑戰。系統必須以高傳真度將位元轉譯成毫米波訊號，然後再把訊號還原成位元格式的資料，如此才能支援像64QAM這類較高階的調變技巧，甚至是未來系統採用的256 QAM。 這些新無線電面臨的其中一項主要挑戰就是頻寬。5G毫米波無線電元件必須處理1GHz的頻寬，或甚至更高，端視實際頻譜配置的狀況而定。對比28GHz的1GHz相對來說是較低(3.5%)的頻寬，但若是對比像3GHz的中頻，在設計上挑戰性就更高，需要用到一些尖端技術才能做出高效能的設計。 圖6顯示一個高效能位元至毫米波無線電的模組圖，該元件採用Analog Devices的板卡射頻以及混合訊號產品系列。圖中顯示的訊號鏈路能在28GHz支援8個100MHz NR連續載波，並達到優異的誤差向量幅度(EVM)效能。 圖6　寬頻位元至毫米波無線電的模組圖 接著，我們來看資料轉換器。在圖6所示的例子中，運用直接高中頻傳輸器以及高中頻接收器取樣，其中多個資料中心在中頻上發送一接收訊號。若中頻必須達到合理的高頻率以避免在射頻元件上執行映像濾波，那麼中頻的頻率就必須調至3GHz，甚至更高。 幸運的是，許多尖端資料轉換器都能在這樣的高頻率下運作，例如ADI旗下產品AD9172。這款高效能雙元件組態16位元DAC能支援到12.6 GSPS的取樣率；並具備一個8通道15Gbps JESD204B的資料輸入埠，以及一個高效能晶片內建DAC倍頻器及各種數位訊號處理功能，其可支援寬頻與多頻訊號直接轉換至射頻訊號，最高能產生6GHz的訊號。 至於在接收器方面，本文以ADI旗下的AD9208雙元件為例，該產品為組態14位元的3 GSPS ADC。這款元件擁有晶片內建緩衝區，以及一個取樣與保存電路，設計用來支援低功率、小尺寸及易用等特色，用來支援各種通訊應用，能直接取樣高頻寬的類比訊號，最高支援到5GHz。在傳送與接收中頻方面，則建議採用數位增益放大器，能在單模與平衡模式之間來回轉換，省去使用換衡器(Balun)。 另外在中頻與毫米波之間進行升頻與降頻轉換方面，則是以ADI旗下的矽質寬頻升頻器ADMV1013，以及降頻器 ADMV1014為例。這些寬頻轉換元件能在24.5GHz至43.5GHz的頻率下運作。極寬的頻率覆蓋率讓設計者只須利用一套若是建置成單一邊頻轉換，如圖6所示，元件能提供25dB的邊頻抑制能力。ADMV1014除了能從射頻轉換成基頻I/Q，還能從映像拒斥降頻轉換至中頻。其提供20dB的轉換增益，雜訊指數為3.5 dB，輸入IP3為–4dBm。映像拒斥模式下的邊頻抑制為28dB。 射頻鏈的最後元件為ADRF5020寬頻矽質SPDT切換器。ADRF5020除了提供2dB的低插入耗損，還能在30GHz下達到60dB的高隔離效果。最後，讓我們來討論頻率來源。由於本地振盪器可能是EVM預算的主要項目，因此在毫米波本地振盪器的產生方面，採用的來源必須具備極低的相位雜訊。 ADF4372是一款寬頻微波合成器，擁有整合式PLL以及超低相位雜訊VCO，能輸出62.5MHz至16GHz的訊號。它能用來建置分數倍分頻(Fractional-N)或整數倍分頻(Integer-N)鎖相迴路(PLL)頻率合成器，搭配外部迴路濾波器以及一個外部參考頻率。8GHz下的VCO相位雜訊相當可觀。在-111dBc/Hz有100kHz的偏移，而在-134dBc/Hz則有1MHz的偏移。圖6顯示的模組圖是一個很好的起點，在28GHz與39GHz頻帶的毫米波設計提供參考，並適合用在各種要求高效能寬頻無線電的波束成形前端元件。 毫米波無線電近幾年來已獲得了長足的進展，從實驗室轉至實地測試，許多項商業部署即將在未來幾個月陸續進行。持續演化的生態體系以及新浮現的使用情境，促使波束成形前端元件必須具備一定的彈性，如先前所述，在天線設計方面有多種適合的技術與方法可供選擇。 無線電的寬頻特性(位元至毫米波)需要運用尖端技術，不過矽晶技術經過快速演化後，也已能滿足混合訊號以及小傳訊範圍(Small Signal Domains)方面的要求。另外，業界也已可運用現成的元件製作出一款高效能無線電設計成品範例。 (本文作者為ADI無線技術總監)

現今的嵌入式應用非常複雜，必須透過單個微控制器處理多個功能。這些應用要求增強系統的安全性、支援即時回應的最佳執行時間以及各個功能間的無縫同步。從具有整合功率因數校正的馬達控制到光強度處理，複雜應用必須在各個模組之間輕鬆切換。由處理器主導的定時和循序方案受固有延遲的影響，這種延遲始終無法準確預測。這種方法還占用了寶貴的CPU頻寬，導致其功能未得到充分利用，而透過卸載這些功能則可優化應用程式性能。 為此，半導體業者推出16位元dsPIC33數位訊號控制器(DSC)，當中的周邊觸發訊號產生器(Peripheral Trigger Generator, PTG)是核心獨立周邊(CIP)，可以協調複雜應用中功能的精確定時和排序，同時減輕CPU的負擔。本文介紹幾個範例，以展示PTG如何協助簡化時序關鍵應用(例如，採用功率因數校正的馬達控制、光強度控制或生成獨立於核心的恒定時鐘源。由於PTG與核心無關，因此可以在CPU休眠時完成此項工作以實現節能或專注於其他關鍵任務。 顧名思義，PTG是一個用戶可程式化的循序器，可生成具有複雜輸入訊號序列的觸發訊號，以協調其他晶片周邊的操作。使用PTG的應用會透過其他周邊，例如類比數位轉換器(ADC)、輸出比較(OC)、脈寬調變器(PWM)、計時器和中斷控制器共同執行此操作，以實現複雜的觸發和回應序列。PTG不僅降低了應用程式對核心的依賴性，還能單獨處理模組互動，有助於降低軟體複雜性及保持模組化。 PTG周邊支援8位元命令(稱為Step命令)。由一個4位命令程式碼和一個4位元選項欄位組成。這些命令定義了一系列事件，用於輸出觸發訊號到周邊。Step命令還可用於產生對核心的插斷要求。 DSC有效整合功率因數和控制馬達 在整合功率因數校正(PFC)和馬達控制應用中，單個DSC使用磁場定向控制(FOC)方案以及PFC轉換器控制永磁同步馬達。該應用需要三個PWM通道來控制馬達功能，另外還需要一個PWM來控制PFC操作。輸出比較(OC)周邊可用於增加應用可用的PWM通道數量，甚至會超出元件上可用的高速PWM通道數量。 可同時使用PWM周邊與OC周邊來產生馬達控制和PFC操作所需的訊號。但是，在PFC等應用中，執行時序非常重要，因此必須在最佳執行時間內完成各種任務。其中包括同步馬達控制和PFC PWM、觸發ADC進行轉換以及切換用於馬達控制的ADC通道和PFC回饋訊號。 使用PTG周邊可以有效地實現這些要求，PTG周邊可以同步高速PWM和OC周邊，並透過監視高速PWM周邊邊沿來產生ADC周邊觸發訊號。它還可監視「ADC轉換完成」中斷並產生適當的中斷，執行FOC和數位PFC控制程式碼；並減少了CPU干預，使周邊處理能獨立於核心來進行。這可降低應用的總體功耗，同時釋放CPU以執行更多關鍵功能。 選擇馬達控制和PFC PWM的開關頻率時應確保其為整數倍數。而dsPIC DSC中的ADC能夠進行四通道同步採樣；FOC和PFC演算法都有自己的類比頻道需要同時採樣，因為這些訊號的相位關係是實現有效控制的關鍵。 選擇馬達控制和PFC的回饋訊號時應確保可透過改變ADC通道選擇對馬達控制和PFC訊號進行採樣。在基於PWM邊沿觸發ADC之前，可將馬達控制和PFC訊號連接到採樣保持(S&H)電路。通道應配置為：在四通道採樣和轉換序列結束時，可從FOC或PFC各自對應的ADC緩衝暫存器中獲得其轉換結果。 在設置通道選擇位元以將PFC回饋訊號連接到ADC的採樣保持電路後，對於每個PFC PWM週期，都必須產生觸發訊號。同樣，對於每個馬達控制PWM週期，必須在設置通道選擇位以將馬達控制回饋訊號連接到ADC的S&H電路之後產生ADC觸發訊號。因此，將PTG周邊配置為透過監視馬達控制和PFC PWM脈衝的邊沿來產生ADC觸發訊號；此外，還會產生兩個PTG中斷來執行FOC和PFC的程式碼，如圖1所示。 圖1　使用PTG中斷執行程式碼 如本例所示，PTG透過有效地對ADC和PWM的使用進行排序來簡化實現，進而在一個dsPIC33元件中實現馬達控制和PFC。 PTG使照明控制更有效率 在光強度控制應用中，使用OC的PWM產生器可用於控制光的亮度。在此應用中，使用了兩個OC周邊，其工作週期由來自兩個獨立ADC通道的輸入控制。根據每個ADC值，更新工作週期。PTG周邊支援更簡單的同步ADC和OC周邊的方法。此外，PTG有助於避免周邊鎖死，以提高應用的安全性。 為了執行同步，電路首先會監視ADC並產生適當的中斷以改變OC工作週期。然後，它會在不干擾CPU的情況下改變ADC通道，因為PTG可以獨立完成此操作。作為額外的安全功能，在發生意外故障時，PTG周邊具有專用的看門狗計時器，用於監視和執行必要的糾正措施。該應用的框圖如圖2所示。 圖2　使用PTG的輸出比較工作週期控制 PTG周邊內的看門狗計時器將防止PTG在執行等待硬體觸發高電平-低電平狀態的命令時無限期地等待外部事件的情況。在此應用中，PTG將等待ADC轉換完成觸發訊號。啟動後，看門狗計時器會在命令執行開始時開始計數。命令完成執行時將禁止看門狗計時器。如果預期事件在看門狗計時器超時週期到期之前未到達，則PTG周邊將中止正在進行的失敗命令並停止定序器。然後，它會向CPU發出看門狗計時器錯誤中斷。 這可作為安全功能，用於從ADC或PTG周邊停止工作的情況中恢復。這些周邊可以在看門狗計時器錯誤中斷內重新初始化和重啟。PTG透過切換ADC通道和監控周邊使應用獨立於核心，而無需CPU周邊的干預。這樣一來，CPU便可以用於應用程式中的其他任務。另外，僅PTG將負責周邊內的所有互動，這有助於降低軟體複雜性並保持模組化；PTG周邊的看門狗計時器有助於從任何災難性故障中恢復，以提供更可靠的應用。 定頻率波形 PTG周邊可用於產生恒定頻率訊號，而此訊號還可用作時鐘源。PTG觸發用作遮罩輸入選擇的比較器。PTG的觸發脈衝寬度可以改變，PTG有自己的計時器，周邊觸發訊號也可用作運算放大器和比較器的遮罩輸入選擇，如圖3所示。 圖3　用戶可程式設計的遮罩功能 使用此功能，可以透過比較器周邊實現PTG輸出。比較器配置為：反相輸入接地，同相輸入連接至內部參考電壓。觸發脈衝將直接呈現為比較器輸出。只要PTG連續產生觸發訊號，比較器就會產生恒定頻率波形。波形的脈衝寬度將是PTG時鐘的一個週期。 開關時間可由PTG計時器和脈衝寬度位控制。輸出脈衝寬度將決定輸出波形的關斷時間，計時器將決定輸出波形的導通時間，即觸發比較器周邊之間的延遲。根據比較器輸出極性，開關時間將由計時器或脈衝寬度位控制。輸出頻率也可以由充當時鐘分頻器的暫存器控制。 透過改變比較器輸出極性，可以使用四個比較器周邊產生互補波形。可以使用脈衝寬度位修改脈衝寬度，以便降低輸出頻率。因此，可以使用PTG和比較器周邊產生恒定波形。在該應用中使用PTG的優點之一是輸出可以充當恒定時鐘源並且完全核心獨立運行。使用更多比較器周邊時，可以生成偶互補波形。PTG還可以在空閒和休眠等節能模式下工作。 憑藉Microchip的dsPIC33數位訊號控制器中的PTG周邊，用戶能夠設計複雜的應用序列，並為時序關鍵型或功耗關鍵型應用提供更高的靈活性。PTG可在幾乎沒有CPU中斷的情況下支援各種周邊彼此互動，並有助於增強現有周邊的功能，進而擴展任何既有周邊可以實現的功能。 使用PTG周邊可提供更快的回應速度並減少軟體負擔。周邊還提供內建功能(如專用的看門狗計時器)來提高功能安全性。 (本文作者為Microchip應用工程師)

實現電器安全　電子產品穩健性至關重要 碳化矽(SiC)具有較佳的電學和熱學性質，使碳化矽功率元件的性能超越矽產品。在需要高開關頻率和低電能損耗的應用中，碳化矽MOSFET正在取代標準矽元件。半導體技術要再進一步發展必須解決可靠性的問題，這是因為有些應用領域對於可靠性的要求十分嚴格，例如汽車、飛機、製造業和再生能源。典型的功率轉換器及相關功率電子元件必須嚴格遵守電器安全規範，能夠在惡劣條件下保持正常運作，其穩健性(Robustness)能夠承受短路這種危險衝擊。 沒有設備能夠監測微秒級功率脈衝所引起的元件內部溫度升高。當脈衝非常短時，只能用模擬方法估算晶體結構內部和相鄰層的溫度上升。此外，溫度估算及其與已知臨界值的相關性，將能解釋實驗觀察到的失效模式。在這種情況下，模擬工具和分析方法有著重要作用，因為瞭解在極端測試條件下結構內部發生的現象，有助於強化技術本身的穩健性，進而節省研發時間。本文簡要介紹了650V、45mΩ碳化矽功率MOSFET樣品的短路實驗，以及相關的失效分析和建模策略。 短路試驗分析與結構模擬 在做短路實驗前，先用電壓電流曲線測量儀對待測樣品的閘極氧化層進行完整性測試，如圖1(a)所示。接著對待測元件進行動態表徵，評估其開關特性。圖1(b)所示是典型開關表徵的等效電路圖。圖1(c)所示則是相關實驗的波形：Vgs、Vds、Id，以及在VDD=400V、20A負載電流、Vgs=-5/20V、Rg=4.7Ω關斷時的功率分布Poff，計算出關斷能量Eoff，取值約25μJ。 圖1　(a)閘極氧化層測量，(b)開關表徵等效電路和典型的關斷波形(c)。 圖2(a)所示是短路實驗的試驗台，圖2(b)所示是實驗等效電路圖。 圖2　實驗裝置：(a)試驗台，(b)等效電路 圖3(a)所示是樣品1在失效條件下的短路實驗波形。施加一串時間寬度增量為250ns的單脈衝取得失效點。觀察到脈衝間延遲為5秒。在VDD=400V、Vgs= 0/20V和Rg=4.7Ω的條件下，樣品1順利完成tsc=5,75s脈衝短路實驗。 圖3　(a)短路試驗動態波形，(b)和(c)為閘極氧化層電學表徵，(d)短路試驗導致閘極氧化層退化後的關斷波形 在這個時步裡，脈衝無法顯示失效模式，需要在下一個時步(tsc=6μs)中去驗證，此時，閘極氧化層被不可逆地損壞。觀察到漏極電流Id和Vgs下降(圖3(a))。在圖3(b)中觀察到的損壞是短路能量(Esc)過高導致的閘極氧化層失效，並且用曲線測量儀證實失效存在，如圖3(c)所示。觀察到的閘極氧化層退化與Eoff性能的動態變化相關，如圖3(d)所示。 隨後對失效元件進行失效分析，在後側和前側用光電子能譜確定缺陷位置，並用聚焦離子束方法進行「熱點」截面分析。 樣品損耗測試結果 表1總結了測試元件中兩個樣品的實驗結果，從測量結果看，兩個樣品的損耗程度不同。樣品1的固有閘源電阻(Intrinsic Gate-source Resistance)為3.3kΩ，除連續閘極電流吸收異常外，MOSFET的其它功能未受任何影響。相對於標準操作條件，樣品2本固有閘源電阻低很多，並且閘極吸收電流升高。即使開關能量在受損最嚴重的樣品上顯著提高，兩個樣品仍然能夠維持功能正常，如圖3(d)所示。   因此，為了解釋失效機制(Failure Mechanism)，用Silvaco工具在短路實驗靜態條件下進行結構模擬，如圖4(a)所示，並且提取了碳化矽結構內部電壓/電流密度分布數據，如圖4(b)所示。在Atlas(用於元件模擬的Silvaco工具)中，FE元件的閘極偏壓最高20V，漏極觸點偏壓最高400V。 圖4　Silvaco工具(a)模擬的垂直剖面圖和(b)功率分布圖。 使用實驗數據集微調傳導模型，以便在飽和條件下也能取得適合的臨界值電壓或I-V特性。閘極氧化層與碳化矽介面處的狀態能量密度分布、各向異性遷移率值和電子飽和速度，是在實驗數據和模擬輸出之間實現良好匹配的關鍵參數。傳導模型可提供在短路實驗期間晶片上耗散功率的精確分布，所以傳導模型微調對建模策略具有非常重要的意義。 本文提出的建模方法即使用Silvaco工具進行結構模擬，根據模擬輸出的功率分布數據，為有限元方法(Comsol Multiphysics)物理模型提供隨時間變化的功率分布實驗數據。該模型專門用於研究類似於持續幾微秒的短路類事件，理解並解釋在短功率脈衝期間碳化矽MOSFET結構內部發生的情況，同時將碳化矽的熱特性(熱導率和熱容量)視為溫度的函數；進而利用這個新模型研究內部結構的熱行為，並評估周圍層的溫度。 圖5(a)和圖5(b)所示是溫度達到峰值時的熱圖和熱通量，顯示了最高溫度所在的位置(圖5(a))以及在整個結構內部熱量是如何傳遞的(圖5(b))。熱分布可發現短路試驗主要涉及元件的哪些部分，解釋實驗觀察到的失效模式。圖5(c)顯示了不同層的溫度分布與時間的關係：溫度峰值是結構頂層的溫度，與當前已知的臨界值一致。 圖5　(a)3D熱圖，(b)熱通量和(c)短路期間的溫度分布(c)。 綜上所述，本文創建的有限元熱模型考慮到了MOSFET的物理結構和試驗數據。該建模方法能夠估算在短功率脈衝特別是短路實驗條件下，結合周圍層中的溫度分布情況，解釋了實驗觀察到的失效現象。 鑒於沒有設備能夠準確地檢測到如此短暫的脈衝在被測元件上產生的溫度上升，並且典型熱模型是為量產封裝或系統元件而研發，無法有效地用於分析此類事件，因此，試驗結果對建模策略實施具有非常重要的意義。 (本文作者皆任職於意法半導體)  

物聯網(IoT)為我們帶來了更舒適，更方便，更安全的生活。適應我們需求的設備，電器甚至建築物的生活。目前，物聯網技術主要在消費市場取得進展，人們的智慧手機可作為用戶友好介面，用於智慧照明，家庭監控，智慧CO2/煙霧探測器，智慧加熱和通風，語音指揮助理等服務。 不過，物聯網的潛力遠遠超出了這些聰明的家用設備；隨著技術的成熟，人們開闢了無數新的可能性。除了嘗試以智慧家居為重點，以及打造以消費者為中心的物聯網應用之外，另一個更重要的步驟是創建更智慧的辦公樓，即不僅提供最高舒適度，而且提供最佳效能和安全性的建築。 使用物聯網技術監測建築物的使用方式，可以根據我們的確切需求設計辦公室，當房間裡沒有人時，直接自動停止空調運作及會議室使用。透過最新技術的物聯網感測器和雷達，建築物將能夠分辨出房間中有多少人，他們在哪里以及他們喜歡什麼樣的(工作)環境(溫度、照明等)。由於建築物占城市電力消耗的40%，安裝物聯網能力將有助於實現全球電力減少目標。 因此，多感測器環境監測平台相繼問世，結合了溫度、相對濕度、NO2、CO2、揮發性有機化合物(VOC)、顆粒物質、環境光、聲音、振動和存在檢測等感測器，適用於室內和室外空氣質量監測和控制，可用於智慧建築、智慧城市等。 實現智慧建築方案　硬軟結合勢在必行 因應上述趨勢，如今已能使用價格可負擔的技術，來檢測人們在房間中的情況，而不只是人們的確切數量，活動或確切位置。過去，感測器業者展示了基於雷達的各種人體運動分類，以及遠距呼吸和心跳檢測，這些監測仍然需要穿戴式設備，但未來雷達的技術可以從不同空間，並在距離數公尺處執行這些測量。 同時，該技術可以準確分析存在、移動和生命徵象，同時與當前搭配鏡頭配件的解決方案不同，更能保護個人隱私。然而，為了實現智慧建築，還需要更好的硬體來收集準確的數據，以及需要正確的演算法將數據轉化為知識。 如此便須要仰賴半導體業者或研究單位的內部專業知識，以做到上述兩點，進而支持整個智慧建築解決方案流程，例如從創建最佳感測器和雷達設計到開發最佳算法；同時還可在真實應用程序中使用真實的工件來證明設備功能。像是比利時微電子中心(imec)，其解決方案便結合了硬體和軟體功能，並在其HomeLab和OfficeLab等現實環境中進行測試，以在物聯網領域取得成功。 智慧建築技術可延伸至其他領域 事實上，用來實現未來智慧建築的大部分技術，在其他領域也很有用，以支持物聯網創新。例如因應5G通訊，半導體廠商開發了一些基本構建模組，包括類比數位轉換器(ADC)、可重配置的低噪聲頻率合成器、毫米波相控陣收發器，以及天線模組等。 此外，感測器供應商還開發用於在79GHz運行的自動駕駛汽車的雷達，例如適用於人和碰撞檢測。以imec為例，該單位旗下雷達提供的角分辨率增加10倍，而大批量生產的功耗卻降低了一半；imec還開發了新的物聯網通訊標準的知識產權，如NB-IoT和Cat-M1，支持廣域蜂窩物聯網；且對於短距離物聯網解決方案，其中許多無線電IC廣泛可用，該公司進一步將藍牙IC的面積以及成本減少了3倍，同時使用最小和最低成本的電池。 這個領域與其他imec研究的區別在於，物聯網項目具有極高的技術就緒指數(TRL)。例如，該公司的液體離子感測器目前作為開發套件進行採樣，以引導客戶，同時將製造知識轉移給工業合作夥伴。這種液體離子感測器特別有趣，因為它提供了許多不同的可能性。它可以同時檢測液體中的多種離子，使用壽命超過6個月。該感測器可用於許多不同領域，從監測水質到啤酒發酵過程的微調。總而言之。因應物聯網發展，這種以應用為導向的創新，成為半導體業者未來的主要發展方向。 智慧感測晶片三項新發展 未來環境將緩慢但漸進式地演變為「物聯網」，其中晶片和感測器無形地整合在環境中以承擔其多種任務。想像一下感測器可以檢測到個體的存在並相應地調整建築物中的光線，而節省大量能源；從某種意義上說，這些感測器將如同我們環境中的眼睛，耳朵和鼻子。 無處不在的感測器將在許多領域中脫穎而出。當然還有智慧建築、自動駕駛汽車、自動化工業和物流過程。感測器將有助於解決環境問題，如果能夠以細粒度的方式連續測量空氣和水的質量，並且可以集中收集數據，則可以採取更好的指導措施，並立即測量結果。 另外在醫療保健領域，也有很多機會。想像一下簡單的工具，如加權秤，血壓監測器，以及將數據安全地發送到雲端的心臟和活動監視器。在那裡，可以分析數據並成為指導患者過上更健康生活的新服務基礎；這種類型的連接醫療保健已經小規模應用於高風險患者，但隨著技術變得更加智慧和便宜，它可以提供更多服務。綜上所述，為實現更加智慧及萬物聯網的環境，感測器將會有三項發展趨勢。 感測器融合以獲得精細數據 首先一種可能性是感測器融合。運用許多不同的感測器測量相同的物理參數，例如人的心跳可用電、光學甚至聲學監測。透過組合感測器的結果並解釋結果，可以獲得穩健可靠的結果，還可以添加上下文感知。像是打造一個可「感覺」人已經開始睡覺的感測器，將這個結果傳達給第二個感測器，該感測器的任務是監視休息時的心臟；因此，一個感測器標誌著另一個感測器開始工作的理想時刻。 在ISSCC，Holst Center/imec的研究員Mario Konijnenburg提出了一些非凡的成果。他與同事開發了一種能夠同時測量多個身體參數的晶片，包含心電圖(ECG)、生物阻抗(BIO-Z，身體的電導率，揭示身體組織的成分)、電流皮膚反應(GSR，由於例如壓力引起的皮膚電性質的變化)和光電容積描記圖(PPG，由於光吸收變化導致的組織中血液循環的變化)。因為這些數據是在一個晶片上收集的，所以完全可以同步它們並尋找相關性。測量組合允許例如推斷心跳和心率變異的可靠方法，並且(相對)血壓可以通過解釋ECG和PPG測量來推斷。 晶片開始具備現場運算能力 來自感測器晶片的數據被無線發送到雲端(例如通過智慧手機或筆記型電腦)。在雲端中，數據被處理和分析。目前，無線鏈路使用感測器消耗80%的能量。因此，如果感測器必需更節能，應該發送更少的數據。這可以透過部分在地感測器上處理和解釋數據來完成，僅將結果發送到雲端。當然，晶片上的處理也會消耗能量，因此研究人員的部分任務是在晶片上處理和向雲端發送數據之間找到最佳平衡點。 同時，若是感測器必須進行更多的現場處理，則需要一個或多個額外的處理核心。先進晶片技術非常適合在非常小的晶片上整合更強大的處理能力。然而，要實現此一目標，需要為感測器增加模擬介面，但目前這些模擬介面並不能很好地擴展到最新的技術節點。 為此，imec研究員Rachit Mohan描述了一種用40nm CMOS製造的感測器讀出晶片。新晶片採用基於時間的技術，而不是傳統的基於電壓或功率的技術。這種基於時間的電路可以在較低的電源電壓下操作；此外，放大器鏈中向數位域的轉換要快得多，並且可以數位化進行濾波，這使得該技術在深度擴展的技術中實現具有吸引力，該技術還允許實現更強大的數據處理。 具自適應和壓縮採樣　感測晶片僅在需要時進行監控 另一種透過感測器的無線鏈路節省能量，並儘可能少地發送數據的技術是自適應和壓縮採樣。利用這種技術，訊號不會以固定的時間間隔進行測量和發送，而是根據被監測訊號的特性進行測量。 例如心電圖心臟監測，在ECG峰值時刻，要測量的訊息比峰值之間的間隔期間要多得多；結果，感測器可以在峰值期間以較短間隔對心臟訊號進行採樣，並且在其間以較長間隔對心臟訊號進行採樣。總而言之，將有一個可靠的ECG監測，測量點更少，發送的數據更少。 在ISSCC，imec研究員Pamela Venkata Rajesh展示了基於LED光和使用壓縮採樣的光電容積描記圖測量(PPG)的讀出晶片。PPG結果可以推斷心跳和心率變異性，它們是ECG監測的不錯選擇，因為其不需要在患者胸部使用電極。缺點是，感測器的LED燈照射在皮膚上需要額外的能量，這是小感測器晶片能量預算的嚴重消耗。因此，重要的是可以使用壓縮採樣進行測量，測量較少但更智慧的數據點。 物聯網技術前景佳　2030年布建成本將顯著降低 物聯網技術具有很大的前景，這一領域的研究正以驚人的速度發展。到2030年，智慧物聯網節點的成本可能會降至0.5美元以下。新的感測器將充斥市場，並將監控我們生活的各方面，從而產生大量新的應用和服務。 總結來說，透過感測器和聯網技術，建築物產生更多有用的數據，進而使半導體、系統整合業者可創建滿足各種需求的高度客製化空間。我們無法預測物聯網革命將改變哪個領域，但很難想像任何領域都不會受到影響。對於感測器供應業者而言，將會處於創新的最前線，而最初的重點是透過相關和領先的創新擴展智慧建築、智慧物聯網等戰略。

雖然LTE/LTE-A的系統效能模擬在文獻上已經非常多，如系統層級模擬器(System Level Simulator)、連階層級模擬器(Link Level Simulator)等模擬工具之探討，但對於天線效能的相關場域測試資訊之討論並非很多，因為這必需要營運商(Operator)之基地台及核心網路設備，與天線商天線支援才能夠得到此量測資訊。有鑑於工研院已經有架設此LTE實驗網路，因此可透過譁裕公司所提供的基地台天線來進行場域效能量測；且除了一般的天線傾角之量測外，1L4H與1H天線之量測效能比較，與1L4H/1H天線於不同MIMO天線組態所造成的效能差異亦會在此處做分析。 場域測試設備與環境 此部分將說明工研院LTE實驗網基地台設備與相關基地台參數，且呈現終端所使用之NEMO Handy測試工具，最後場域測試環境亦將詳細說明。 LTE實驗網基地台設備與譁裕天線設置要點 工研院LTE實驗網基地台設備如圖1所示，其基地台設備主要是利用Nokia LTE基地台設備並且搭配Kathrein公司的基地台天線；相關工研院LTE實驗網基地台參數如表1所示，此處我們所使用的為LTE Band 40的基地台設備來做場域測試，其可用LTE頻寬與EARFCN分別為20MHz與39450，且基地台傳送功率為39dBm。  圖1　工研院LTE實驗網設備和基地台與天線設備(a)、(b)Nokia基地台設備 譁裕基地台天線部分主要有兩種天線，分別為圖2中的1L4H天線與圖3中的1H天線，其中1L4H天線包含了低頻與高頻兩種頻段，而1H天線只包含高頻頻段。天線埠部分，1L4H有2個低頻天線埠與8個高頻天線埠，而單一個1H天線只包含2個高頻天線埠；由於兩種天線都具有複數個天線埠可供基地台設備連接，因此可測試不同接法對於整體MIMO測試效能之影響。   圖2　譁裕1L4H天線設備 正面架設圖(a)、(b)反面架設圖 圖3　譁裕1H天線設備，分別為短天線間距架設(a)、(b)長天線間距架設。 最後在天線傾角部分，不同的天線覆蓋需求可透過調整天線傾角來達成；1L4H天線除了可利用圖4(a)的支架來調整機械傾角外，亦可調整電子傾角，如圖4(b)所示，但電子傾角最大只到10度；1H天線不具有電子傾角裝置，因此只能透過支架來調整機械傾角。 圖4　譁裕1L4H基地台天線傾角設定，分為機械傾角設定(a)、(b)電子傾角設定。 使用NEMO Handy終端設備進行效能量測 NEMO Handy是由是德科技(KeySight Technology)所開發之終端量測設備，其主要為手持式道路測試工具，可用來進行LTE系統之下行效能量測，並觀察相關LTE效能指標，如Throughput、RSRP、CQI等，因此可以幫助系統營運商來做網路規畫(Network Planning)、布建(Deployment)、驗證(Verification)、最佳化(Optimization)、維護等功能。 除此之外，搭配NEMO Handy上所紀錄之GPS座標資訊，於軟體地圖上可描繪出不同LTE效能指標之分布情形，幫助系統營運商了解天線覆蓋範圍內不同地形或位置之訊號品質狀況。 場域測試環境 場域測試環境部分主要是把譁裕基地台天線架設於工研院51館頂樓，並且調整不同天線方向與傾角來達到不同天線覆蓋之效果。圖5中呈現了工研院院內與院外之地圖，在工研院院內主要是於院區道路與停車場來測試天線效能，院外部分則是於中興路、公道五路、竹北興隆大橋等路段來做效能量測。 圖5　不同天線傾角之Throughput效能圖(a)3o、(b)8o、(c) 13o。 圖6為工研院51館頂樓之環境，主要是把譁裕1L4H或1H天線架設於頂樓角落，並且透過線材與工研院實驗網設備做連接。天線方向部分主要有兩種，如圖7(a)所示，三種方向於天線端所看到的測試環境分別呈現於圖7(b)與圖7(c)。圖7(b)的方向主要是往竹東的方向來發射訊號，而圖7(c)的方向主要是往竹北興隆大橋的方向來發射訊號。 圖6　譁裕天線與測試設備相對位置圖 圖7　天線端視角之測試環境圖(a)基地台位置、(b)East、(c) West 場域測試結果分析 此章節將討論不同天線傾角、不同天線型態(1L4H/1H)、不同天線組態對於整體系統效能之影響。 不同天線傾角比較 此節第一部分將會討論1L4H天線於圖7(b)的方向，其中基地台使用2個天線埠且天線組態為交叉極化(Cross Polarization)情況下，不同天線傾角對於整體效能之影響，如此將可確定量測路線中較適合的天線傾角。 從圖5與圖8之Throughput與RSRP量測結果可看出，不同天線傾角具有不同的訊號分布範圍，當天線傾角越大，越靠近天線端的訊號強度越大，但天線訊號覆蓋範圍則較近；反之，天線傾角越小，天線訊號服務範圍較遠。 圖8　不同天線傾角之RSRP效能圖(a)3o、(b)8o、(c) 13o。 此節第二部分將討論1L4H天線於圖7(c)的方向，其中基地台使用2個天線埠且天線組態為交叉極化情況下，不同天線傾角對於整體效能之影響。從圖9與圖10之Throughput與RSRP量測結果可看出，當天線傾角為3o時，遠方興隆大橋上的訊號較其他天線傾角來的佳；反之，天線傾角為13o時，效能最差。 圖9　不同天線傾角之Throughput效能圖(a)3o、(b)8o、(c) 13o。 圖10　不同天線傾角之RSRP效能圖(a)3o、(b)8o、(c) 13o。 從第一部分與第二部分的結果來看，天線傾角的設定取決於欲量測的路徑，若待測距離較遠，則必需要選擇天線傾角較小的狀況來提高天線訊號服務範圍；反之，若待測距離較近，則可選擇天線傾角較大的狀況來做量測。 不同天線型態比較(1L4H/1H) 此節將會討論1L4H與1H天線於圖7(b)的方向，天線傾角為8o，其中基地台使用2個天線埠且兩種天線組態皆為交叉極化。由於1L4H天線比起1H天線使用更多的天線單元(Antenna Element)，因此天線增益為1L4H較高，因此從圖11的Throughput效能圖與圖12的RSRP效能圖中可看到，使用1L4H天線所得到的Throughput或RSRP效能會比使用1H天線來的佳，而此差異主要是由兩種天線之天線增益所造成的結果。 圖11　1L4H與1H天線之Throughput效能比較圖(a)1L4H、(b)1H。 圖12　1L4H與1H天線之RSRP效能比較圖(a)1L4H、(b)1H。 不同天線組態比較 此節第一部分將會討論1L4H天線使用2個天線埠且於不同天線組態下使用的效能，主要是比較交叉極化(+45,-45)與單一極化(+45,+45)的效能比較。從圖13的Throughput效能圖中可看到，使用交叉極化的Throughput效能會比使用單一極化的效能來的佳，而此部分的效能增益並非是從功率差異所得到的，因為此處兩者1L4H天線的傳送功率與天線增益皆相同，會有效能的差異主要來自於兩者通道矩陣(Channel Matrix)全秩(Full Rank)機率不同所導致。 圖13　1L4H天線於不同天線組態之Throughput效能圖(a)交叉極化(+45,-45)、(b)單一極化(+45,+45)。 對於終端的設備而言，若使用交叉極化且2個天線埠來傳送訊號，其全秩機率會比使用單一極化來得高，此現象可從圖14看到。比較圖14(b)與圖14(d)後，可看到圖14(b)中的交叉極化天線組態，其CW1(Codeword...

BCM設計正快速進化，例如接線盒(Junction Box，又被稱為配電盒)原本配送電源至各項繼電器，現已整合至BCM內，或轉換為類似BCM般的模組，將電源傳送至半導體開關。隨著舒適與便利功能增加，連接至BCM的驅動器輸入與感測器也增加。此外，專用於負載管控模組數量增加(如車頂馬達控制)，BCM的網路需求也提高。 圖1為BCM原理圖，涵蓋感測器與開關介面、通訊介面及負載驅動器模組，其中的微控制器(MCU)模組包括嵌入式數位處理器和幾項周邊設備。 圖1　BCM通用原理圖 由於BCM複雜程度不一，BCM內主動式半導體零組件數量也各有不同。主動式半導體裝置需要電壓供應(或電源)才能運作。若簡易BCM僅支援少數幾項功能，可能只有幾件負載驅動器和一項網路介面，而當複雜的BCM控制多項功能時，其組成可能包括幾項半導體裝置，例如參考裝置、運算放大器、多工器、多開關偵測介面、高側開關或發光二極體驅動器。 BCM內的主動式半導體裝置雖然功能複雜度不一，但都有一項共通之處，都須要由電源管理半導體零組件提供電源。電源管理架構複雜度依BCM複雜度而定，簡易BCM可能由低壓降(LDO)穩壓器供電，較複雜的BCM電源可能來自多項多階切換穩壓器，而運作所需電源最終仍來自車載12伏特(V)電池。 換言之，BCM內的電源管理裝置自車載12伏特電池獲得12伏特輸入電源後，產生BCM內各項半導體裝置所需的電壓。這些電壓通常介於1.2伏特和5伏特之間，且不論電源架構複雜度高低，至少都有一項電源管理裝置連接至BCM的12伏特電池供電針腳。接下來，將介紹現今BCM內的各種電源架構。 審慎為BCM提供動力 針對BCM等車內多項控制模組而言，車載12伏特電池並非唯一電源。12伏特電池電壓不僅擁有大範圍的運作電壓，也擁有瞬態電壓。BCM的電源管理裝置連接至12伏特電池後，不僅必須在12伏特電源變化下，向BCM主動式半導體裝置供電，且必須不受損害。圖2為電源管理的簡易原理圖。 圖2　BCM的電源管理 輸出電壓軌數量，以及每一軌的電壓和電流高低，取決於BCM的主動式半導體裝置。此外，若BCM為感測器產生的電源並非車載，產生電源的電源管理裝置必須避免故障。 決定BCM電源管理架構 處理BCM供電時，必須先釐清以下兩件事：BCM需要何種電池條件才能運作？BCM整合或控制哪些功能？ 回答這些問題後，可協助判斷應該為BCM印刷電路板(PCB)上的各項半導體積體電路(IC)供電採取何種電源管理架構。 BCM運作所需的電池條件，取決於車體架構及BCM負載，若BCM整合多項功能，如被動門禁/啟動系統(PEPS)、免鑰匙進入系統(RKE)或胎壓監測系統(TPMS)，積體電路數量就會與微控制器處理需求成正比，以提高系統整體電源需求。 LDO架構電磁干擾較少惟效率不彰 最簡易的BCM電源管理系統為全LDO架構，BCM設計時若採用全LDO架構，通常毋須在引擎冷啟動或怠速熄火等運作。 此外，BCM若採用全LDO架構，通常不會整合額外功能，如PEPS、RKE、TPMS或門禁功能。這些BCM執行數量較少的通訊收發器，如控制器區域網路(CAN)、車內互聯網路(LIN)，以及電源需求較低的微控制器。這些BCM稱為基礎BCM，也是最不複雜的種類，而LDO架構在所有必要電源軌中，均使用寬輸入電壓LDO，圖3為LDO電源架構原理圖，若增加LDO可提供更多電壓軌，每項LDO可輕鬆配置在印刷電路板上，且所有LDO僅需要一對電容和一對電阻。 圖3　LDO電源架構 雖然LDO架構具備多項優點，包括電磁干擾(EMI)較少、封裝小、布建容易，但也得考量其他因素，例如LDO的電源效率不彰，所以裝置內可能因為功耗所造成的熱能限制；若BCM電源架構需要400毫安培(mA)以上，LDO因熱能限制而未必是最佳選項。此外，由於壓降與反向電池保護二極體，LDO無法在冷啟動或怠速熄火時運作。 剖析第一階降壓轉換器/控制器電源架構 以下分成降壓至LDO/降壓以及升降壓電源架構兩部分，分別加以探討。 降壓至LDO/降壓 「切換式降壓穩壓器至LDO/降壓穩壓器電源管理系統」為彈性雙級電源架構，採行第一級降壓轉換器/控制器，以及第二級降壓式轉換器(LDO或降壓)。第二級降壓/LDO可能是單一LDO、單一降壓轉換器/控制器，或兩者結合。單一寬輸入電壓降壓轉換器/控制器提供第一電壓軌，再由低輸入電壓LDO/降壓提供較低電壓軌，以供應微控制器及其他裝置。 BCM採用降壓至直流對直流(DC-DC)電源架構後，或許會整合額外功能，在各電壓軌就需要更多電流，BCM若採用此種電源架構，就可能是基礎BCM或多功能BCM，也可能具備閘道功能。 圖4呈現降壓至DC-DC電源架構，只須在第一級降壓軌以外，增加額外LDO或降壓轉換器，就能在最複雜的BCM使用這項架構，選擇寬輸入電壓降壓轉換器，以提供系統內最高電壓軌(一般為5伏特的降壓至LDP/降壓架構)。如此能提升整體電源效能，最高電流軌只會轉換一次(而非兩次)，可減少傳導或切換損耗。 圖4　降壓至LDO/降壓電源架構 只要第一級降壓能符合BCM整體電源需求，在第一次降壓穩壓器軌之外增加DC-DC穩壓器就沒有問題，以系統而言，可在BCM增加乙太網路等通訊收發器，以及射頻(RF)積體電路和更高效能微控制器，有多項方式可達到特定BCM需求。 升降壓電源架構 降壓/升壓電源架構，相當類似雙級降壓穩壓器至LDO/降壓穩壓器電源架構，有兩大差異。第一，如名稱所示，第一級為寬輸入電壓降壓轉換器，第二級為低輸入電壓升壓轉換器；第二，相較於先前第一級降壓電源架構無升壓，此處的降壓轉換器的電壓軌較低，讓BCM在引擎怠速熄火時，仍能降壓/升壓架構運作，甚至在某些情況中，能夠在冷啟動時運作(取決於OEM最低輸入電壓要求)。 BCM若採行此種電源架構，則可使用電源需求較高的微控制器，以及多項CAN和LIN收發器，甚至是基地台積體電路，以發揮PEPS/RKE功能，因此降壓/升壓電源架構適合各種BCM。 在圖5中，可在第一級降壓穩壓器輸出增加額外的LDO或降壓轉換器，由於使用兩顆交換式電源積體電路，可提高整體系統電源效能。此外，降壓/升壓電源架構可提高客製化電源架構的彈性，滿足BCM確切電源需求。 圖5　降壓/升壓電源架構 可依據系統確切電流需求，選擇寬輸入電壓降壓和低輸入電壓升壓。若只使用一項寬輸入電壓降壓，以及低輸入電壓DC-DC穩壓器，可改善電源架構成本，若需要較低電壓軌，亦可在第二級輸出軌增加低輸入電壓LDO或DC-DC穩壓器，為各項電壓軌或高電源需求的BCM提供解決方案。 雖然第一級降壓架構可提升電源效能與設計彈性，仍有須要妥協之處。例如，所有切換DC-DC轉換器/控制器都需要額外濾波，才能改善電磁相容性(EMC)，也必須謹慎配置印刷電路板，BCM的電磁相容性才能提高。此外，加上DC-DC穩壓器後，也會增加物料清單(BOM)總數，因為第一級降壓的EMI濾波與DC-DC的外部零組件需要額外電容器與電感器。以輸入電壓角度而言，降壓至LDO/降壓電源架構無法在引擎冷啟動(或怠速熄火)時運作，而降壓/升壓電源架構能在怠速熄火或冷啟動時保證繼續運作。 採用單級/雙級降壓/升壓電源架構 降壓/升壓電源管理系統是簡易又有效的BCM電源架構，由於採取降壓/升壓方式，系統在有怠速熄火或冷啟動輸入電壓需求時也能運作，BCM若能採用降壓/升壓電源架構，通常是較簡單的系統，在冷啟動時需要1安培(A)至1.5安培，這項架構適合獨立BCM，或甚至是具備閘道功能的BCM。 圖6為降壓/升壓電源架構原理圖。額外的LDO可為系統提供較低電壓軌，積體電路附近只需單一電感器或數個電容器，因此可縮小印刷電路板所占空間，且降壓/升壓具備良好電源效率。 圖6　降壓/升壓電源架構 只須占用小空間，降壓/升壓架構可獨立為整個BCM，包括CAN、LIN收發器和微控制器供電。 雖然降壓/升壓電源架構易於落實，電源效率也很好，但還有一些難題須要考量。例如EMC和所有切換模式DC-DC穩壓器一樣，都會提高系統物料清單成本。若以整體電源架構設計而言，使用降壓/升壓電源架構會導致設計彈性較低，其他電源架構可組合降壓、升壓或LDO以符合系統電流需求，但採用降壓/升壓電源架構時，設計師的選項有限。 認識單級/雙級SEPIC電源架構 單端初級電感轉換器(SEPIC)電源管理系統(圖7)，是另一種有效且直接的電源架構，讓BCM能夠在冷啟動或怠速熄火時運作。 圖7　SEPIC電源架構 論優點，相較於降壓/升壓拓撲結構，SEPIC電源架構只需單一升壓控制器，可降低積體電路成本，任何BCM若需在最差輸入電壓條件下運作，SEPIC架構都很適合。 SEPIC轉換器使用單一升壓控制器，若有需要，可在SEPIC電壓軌外增加低輸入電壓降壓或LDO。由於這項架構使用升壓控制器，故需要外部場效電晶體(FET)、二極體和耦合電感器(或兩件電感器)，可依據系統需求設計SEPIC轉換器，以處理各種電源範圍及輸入電壓。 雖然SEPIC電源架構的優點包括降低積體電路成本，以及在冷啟動或怠速熄火時持續運作，仍有其他因素必須權衡。加上外部電感器、FET和二極體後，SEPIC轉換器所占面積較大；也因為切換與傳導損耗提高，SEPIC轉換器效能也不如降壓/升壓轉換器。 了解第一級升壓轉換器/控制器電源架構 若第一級升壓或預升壓架構用於BCM內，正是為確保在引擎冷啟動或怠速熄火時能持續運作。預升壓之後為LDO或降壓電源架構。各種BCM都能採取預升壓架構，但BCM若需要預升壓，都得在冷啟動電池條件下繼續運作，以控制或執行車輛功能。 圖8為預升壓電源架構。這項電源架構採取寬輸入電壓升壓，升壓後的功率級必須具備寬輸入電壓能力。因為只有在電池電壓低於特定升壓輸出電壓時，升壓才會運作，必須選擇預升壓輸出電壓或中間電壓，以改善下游DC-DC穩壓器的效能。 圖8　第一級升壓電源架構 相較於第一級降壓電源架構，所有連接至升壓輸出電壓的DC-DC穩壓器，都需要寬輸入電壓；此外，增加另一項DC-DC穩壓器後，會擴大印刷電路板所占空間，也需要另一項電感器和一組輸入及輸出電容器。 最後，電磁相容性也和其他切換式DC-DC穩壓器一樣，都是主要的考量，故唯有必須在最低冷啟動條件下運作時，才會選擇預升壓設計。 SBC缺點明顯  限制BCM設計 系統基礎積體電路(SBC)是種半導體裝置，同時具備電源管理與網路功能，由於BCM兩者都需要，設計時可使用SBC，SBC潛在優點包括工程設計較簡單及電路板所占空間較小。不過，SBC有些明顯缺點，如前所述，BCM複雜程度不一，所以電源管理和網路功能複雜度也有所不同。 在BCM使用SBC後，SBC裝置可能包括BCM不需要的額外功能，導致此設計的成本增加；若是切割電源管理與網路功能，只須增減印刷電路板上的相關裝置，就能滿足特定BCM的功能需求。 另一項缺點在於無法採用新式電源管理裝置，便無法運用其中的創新技術降低靜態電流、EMI、熱能管理、效能或尺寸。若在BCM中選用較為創新的電源管理裝置，可減少設計作業、縮小電路板空間、減輕EMI障礙。 由於網路裝置需要原始設備製造商(OEM)許可，在SBC中納入創新電源管理技術可能更耗時，造成設計師無法利用創新電源管理技術。另外，SBC非但無法達到理想的BCM架構或車體電子架構，反而會限制BCM設計。若電源管理與網路功能分開建置，則可能因為彈性提升而改善BCM整體成本。 針對油電混合/電動車的電源架構 隨著油電混合與電動車增加，連接至12伏特匯流排的電壓範圍、瞬態電壓和負載也在改變。例如，圖9為傳統內燃機車輛12伏特板網內的啟動引擎與交流發電機，以及BCM連接至12伏特匯流排。而圖10是油電混合車內的48伏特匯流排系統，其中馬達/發電器連接至48伏特匯流排。在此架構中，BCM仍連接至12伏特匯流排。 圖9　傳統12伏特匯流排和啟動馬達，會導致啟動時的電池電壓較低，以及交流發電機造成負載突降情形。 圖10　馬達/發電機連接至48伏特匯流排的車輛 在48伏特油電混合架構中，因為交流發電機並不在12伏特匯流排上，連接至12伏特匯流排的控制模組(包括BCM)最大輸入電壓較低。這代表能使用最大輸入電壓較低的電源管理裝置，進而壓低BCM成本。 在此情況下，電源與網路零組件分開建置較為有利，因為不論在傳統引擎車輛或油電混合車輛中，只需最小變化即可使用BCM。 挑選電流管理架構　納入各類因素考量 選擇適當的電源管理時，涉及多項設計難題，表1列舉在挑選電源管理架構時，應考量的各種因素。 車載BCM支援多項功能，各種BCM設計需要不同電源管理架構，才能為BCM印刷電路板上的所有積體電路供電。電源管理架構包括LDO電源架構、第一級降壓架構、降壓/升壓架構、SEPIC電源架構、第一級升壓架構。要選用何種電源架構，取決於運作電壓的需求，包括是否在引擎冷啟動或怠速熄火時繼續運作、電壓軌所需數量、每一軌所需電流等等。 電源管理積體電路設計須考量諸多層面，包括電源架構複雜程度、EMI、所產生熱能、電路板空間和成本。可利用創新技術的新電源管理裝置，以減少設計電源管理積體電路的難題。此外，隨著車輛匯流排電壓提高，也必須改善BCM設計，才能在匯流排電壓運作條件下運作。 (本文作者為德州儀器車體電子與照明總經理及系統工程師)