技術頻道
- Advertisement -
標準/嵌入式保護元件並行 工業系統網路安全有保障
針對工業資產與電網等基礎設施所發起的網路攻擊旨在竊取商業機密、破壞服務並損害經濟。竄改工業系統還會影響安全並可能為工作人員或一般大眾帶來傷害或災禍。攻擊者可能是獨行俠、恐怖分子或犯罪組織,也有可能是政府扶植的團隊,他們技術實力雄厚、資金來源廣泛且動機各異。
無論他們擁有多少資金或目的何在,很顯然地,駭客的能力及提供給他們的資金不斷地在提高。採用任何工業系統的組織機構都可能成為網路攻擊的目標,因此他們必須採取措施保護自己,而這不僅需要對工業網路及其薄弱環節進行清楚的分析,還需要一個全生命週期的解決方案來管理嵌入式控制系統。
工業控制包含IT/OT 安全問題須從整體分析
現代工業控制系統包括資訊科技(IT)和操作技術(OT)兩個部分,這兩部分互聯互通。安全問題不僅需要從端對端的層面解決,還可根據如圖1所示的整體安全鄰里進行分析。
圖1 工業網路中的安全鄰里
有了圖1網絡中各個環節的概念後,用2015年對烏克蘭電力基礎設施所進行的網路攻擊為例,說明IT和OT基礎設施為什麼需要適當的保護。駭客透過發送大量釣魚電子郵件,並夾帶惡意軟體感染的附件來發動攻擊。只要有一封電子郵件不小心被打開,就能為駭客帶來獲取登入細節及密碼的機會。雖然防火牆已將IT網路和電源控制系統分開,但盜用的認證資訊仍有助於駭客從遠端登入公共事業單位的SCADA系統。
駭客首先會透過攻擊IT基礎設施的薄弱環節以進入系統,隨後就會利用OT側的薄弱環節控制網路上的設備,進而最大化其破壞程度。這包含重新編寫PLC等控制器韌體,讓營運商在斷電後無法馬上重新獲得控制,營運商只能實際派人到每個現場手動控制之後才能恢復電力,這不僅需要幾個小時才能完成,而且還帶來了諸多不便和額外的電力中斷成本。
顯然,為了抵抗針對網路IT側的攻擊,替電腦操作人員進行警惕性威脅意識培訓及惡意軟體檢查是非常重要的,但保護OT側的嵌入式控制器也同樣重要。一個有效的安全性原則必須認知到IT和OT網路運作採用不同的協定,且須滿足使用者對保密性、完整性和可用性(CIA)這個安全鐵三角的不同期望。表1比較了典型高階IT和OT的工作模式,以及它們對系統安全保護的優先順序。
駭客技術日新月異 完整安全方案更顯重要
駭客使用的軟硬體技術不斷進步,已變得越來越強大且複雜。儘管採用的是部署的當下市面上提供的最好防禦技術所建構的系統,其安全性也不可避免地會隨時間推移而下降。擁有四個階段生命週期的完整安全解決方案(圖2)不僅可提供強大的保護,還能偵測未經授權的存取,進而在最大限度下幫助減少暴露的弱點。這可限制損害隱憂並促進系統恢復。
圖2 四個階段的安全生命週期
生命週期的第一階段就是在系統部署時,以當前所有的知識盡可能為系統提供最強大的「保護」。這應該以在軟硬體上提供多層保護的深度防禦策略為基礎。深度防禦策略的意思是不僅要涵蓋啟動軟體(Boot-time Software),還要包含系統運作時的工作。
第二階段是假設有一天系統會遭受駭客攻擊,其能確保運用有安全認證及用於監控任何非計畫或非授權系統的監控技術來「偵測到」系統已受損。在烏克蘭攻擊事件以及震網病毒(Stuxnet)等利用系統漏洞的攻擊中,目標系統已損壞了數個月;駭客在存取系統的某個部分之後,就能轉向系統的其它部分,擴大他們的攻擊規模。
當在正常工作及安全性為最高優先順序的工業系統中發現有系統受損時,系統必須要有「恢復力」,讓系統能恢復至安全模式或縮小工作範圍,同時通知操作人員和維修人員系統已損壞。
最後,必須把安全生命週期看作一個閉環,讓現場設備能夠反饋它們正在經歷的攻擊和受損詳情,以便讓維修人員能依據此資訊採用安全補丁來「修復」現場系統,並提高類似配置現場系統的安全性。
強化信任鏈 保護嵌入式元件扮要角
OT基礎設施的有效安全性取決於是否能夠為鄰近的控制器、控制網路和I/O上建構安全解決方案奠定基礎。雖然可使用各種不同的技術來保護每個鄰近區域的系統,但每種情況下的總體安全目標是相同的。在這些安全鄰里中,維護每個數位系統運作中的「信任鏈」(圖3)至關重要。
圖3 嵌入式元件的信任鏈始於最底層的元件硬體
當認知到系統的安全強度是信任鏈中最薄弱的環節,晶片供應商如賽靈思,便透過旗下Zynq Ultrascale+系統單晶片(SoC)所提供的特性,為硬體及啟動時的軟體層面建立強大的安全基礎。這些包括不可變的元件標誌和啟動ROM、防竄改功能、eFuses中的整合安全金鑰儲存以及用於載入安全硬體的位元流認證和加密等。受保護的啟動韌體隨後會強制執行安全啟動,並執行第一階段的啟動載入程式,如果檢測到軟體完整性受損,表示發生了竄改,就會停止該進程。在更高層次上只載入經過認證的數位簽署之操作系統影像。
一旦系統啟動並開始運作,與任何其它設備的通訊就必須使用經過認證的通訊通道進行保護,且若需要保護動態資料還應該加密。除此之外,晶片商也於FPGA採用整合式硬體加速器,為RSA-SHA和AES等這類產業標準加密演算法提供強大的安全加密通訊支援。此外,當與系統中非揮發性記憶體(NVM)晶片等其它IC進行資料交換時,也可運用使用者無法讀取的設備獨有金鑰來提供保護。最後,該SoC還支援測量啟動、測量應用程式啟動和TPM(可信平台模組)PCR擴展等監控功能的系統。這些鏈中的連結都是必備的,這是為了要保護端對端安全架構中的每個設備的運行和完整性。
這些安全特性中的互聯層,從底層設備硬體到驗證的操作系統和應用軟體,不僅可保護設備的工作狀態,也可保護與FPGA硬體設計以及在該設備上運行的代碼有關的智慧財產權(IP)。該IP若被竊,不僅有可能會為設備製造商帶來損失,還會因設備被複製而產生進一步攻擊等的其它風險。
實現最佳安全實踐 標準/軟硬技術雙管齊下
雖然駭客確實帶來越來越複雜的威脅,且背後有強大的資金支持,但安全專家也越來越瞭解發起攻擊的方法和最有效的應對措施。這方面的證據包括國際工業控制系統安全標準IEC 62443的發布、可信賴運算組織(TCG)和工業互聯網聯盟(IIC)的工業網際網路安全架構(IISF)為可嵌入式系統建立最佳安全實踐。
對此,晶片供應商如賽靈思不僅協助制定IEC 62443標準,同時也是TCG和IIC的成員。FPGA晶片和設計工具中支援的重要安全功能(圖4)不僅可幫助使用者創建符合IEC 62443-4-2標準的工業控制平台,而且還可以加速他們產品上市的時程。此外,現在還推出各種新機制,幫助在供應鏈中安全地安裝客戶金鑰和獨有的裝置識別碼。
圖4 各種服務、工具和硬體特性相結合,能協助終端產品達到IEC 62443標準
現今的工業控制系統很可能受到網路攻擊,而這些攻擊的強度和複雜程度只會越來愈高。高效的安全性原則不僅要確保強大的保護功能,還要包含四階段生命週期內的偵測、恢復力和修復。強大的硬體認證加上支援安全啟動、軟體測量及加密的特性,是能夠以最大限度降低OT設備層面攻擊的關鍵。「知識就是力量」這句名言蘊含著網路安全的真諦。OT設備開發商應花時間去瞭解網路威脅和業界最佳實踐的發展,並瞭解如何使用已經建構在最新SoC元件中的保護特性。
(本文作者任職於賽靈思)
PCBECI標準搭橋 電路板產業走向工業3.x
PCB走向智慧製造 通訊標準化是關鍵
TPCA專案經理張致遠表示,台灣的印刷電路板產業普遍都已經進入工業2.0,也就是導入自動化機台的階段,但要在這個基礎上繼續向前行,將遇到許多挑戰(圖1)。
圖1 PCB產業邁向工業4.0的各階段將面臨不同挑戰
目前還在工業2.0階段的廠商要走向工業2.5,也就是打破設備孤島,讓機台彼此互聯、擷取資料,最大的挑戰有二:一是缺乏導入的動機,因為不知道收集好這些資料之後,該如何進一步應用;二則是機台設備沒有標準化的、經濟的通訊介面。有些新一點的機台所採用的可編程邏輯控制器(PLC),採用的是供應商自己發展出來的專有通訊標準;有些舊機台則只有非常陽春、甚至沒有通訊介面。事實上,很多PCB板廠使用的設備,機台年齡都已達20~30年,比平常操作它的作業員年紀還大。
至於從工業2.5走到工業3.0,甚至進一步提升到工業3.0+,大多數業者所面臨的問題則是缺乏足夠的IT人才。因為在實現機台互聯,取得大量資料之後,業者必須要具備相對應的IT開發能力,才能做好資料整合、分析的工作。有些已經走到3.0階段的業者,下一步要面臨的挑戰則是要建立數據模型分析、預測的能力,同時也要開始思考企業流程改造,以及和外部供應商資料流程整合等更棘手的問題。
簡言之,從工業2.5開始,IT人才、資料科學家對企業營運的重要性會越來越高,同時企業主事者也必須開始思考企業內、外部作業流程的改善。對於缺乏IT相關人才是常態的PCB產業而言,智慧製造是一條漫長且考驗眾多的道路。
但千里之行,始於足下。PCB產業的智慧製造升級,必須優先解決機台聯網的問題,後面才能進一步談資料採集跟分析,最後才能進展到數位決策。也因為如此,TPCA與國際半導體產業協會合作,將半導體機台互聯所使用的SECS/GEM介面標準簡化成適合PCB設備使用的PCBECI標準。
軟/硬板大廠帶頭示範
不過,張致遠也提到,半導體產業花了20年時間,才讓設備聯網全面普及。PCB產業即便可以學習半導體製造業的經驗,也不會在短短一兩年內就看到機聯網在PCB產業全面普及。
也因為如此,TPCA才會與多家設備、系統整合業者合作,推出20家中小型板廠、100台機台互聯的示範計畫,希望藉此點火,讓PCB機台聯網的概念能夠開始擴散到中小型板廠。台灣有數百家PCB業者,其中絕大多數都是中小企業。因此,讓中小企業開始動起來,是讓PCB產業整體向上提升的重點。
至於大型PCB或大型軟板廠,則是扮演領導者的角色。例如2017年TPCA就跟廠商攜手,結合政府計畫,成立了PCB A-Team跟PCB智慧製造軟板聯盟兩個示範性計畫。
A-Team是PCBECI的第一個應用實例(圖2),由研華、迅得、欣興、敬鵬跟燿華組成,主要是針對單一廠商內部的智慧製造,提出示範性的數據整合平台跟解決方案服務平台,包含產線動態排程、良率預測、設備監診與預防性維護等應用,展現出PCB製造智慧化的一個可能發展路徑。
圖2 針對硬板生產所設置的PCB A-Team示範團隊
軟板聯盟則是以跨企業的資訊整合為主,由嘉聯益、聯策跟柏彌蘭金屬化三家廠商參與(圖3)。其中,柏彌蘭金屬化是嘉聯益主要的原材料供應商之一,其所提供的原料對嘉聯益的軟板製程良率會產生影響,但因為每批原料在特性上多少都會有些差異,因此嘉聯益的生產線必須因應來料的特性調整生產參數。三家廠商藉由開發智慧預處理技術與建置跨公司聯網平台,實現了製程參數動態調整,讓產品良率明顯提升了50%;當良率下降需要排除狀況時所需的時間,也縮短了50%,從而讓相關業者得以藉由智慧製造技術擺脫競爭者的威脅。
圖3 針對軟板生產所設置的PCB智慧製造軟板聯盟
上述兩個示範性計畫是從工業2.5走向工業3.0、甚至工業3.5的領導計畫,目前執行起來的效益相當顯著。因此TPCA相信,很多中小型板廠可以藉由這兩個由大廠帶頭執行的計畫,對自家的智慧製造產生更具體的想法跟目標。
智慧製造開始向中小型板廠擴散
而為了推動智慧製造在PCB產業進一步擴散,TPCA號召多家設備廠商與系統整合業者共同成立設備聯網示範團隊,將協助台灣中小型20家板廠做100台設備機聯網IoT升級。經過1年籌備,PCBECI設備聯網示範團隊於2019年2月21日正式啟動。
示範團隊是由沃亞科技、志聖工業、東台精機、揚博科技、群翊工業共同組成,並在工業局楊志清副局長蒞臨見證下,宣示以共同的PCB設備通訊協定協助台灣中小型板廠做智慧製造升級,並在政府支持下,強化本土設備商之技術研發能力,進而穩固台灣在全球PCB領域之領先地位。
PCBECI是TPCA與國際半導體產業協會(SEMI)共推的產業標準。因為PCB製程繁複,設備種類繁多,為解決底層設備溝通的問題,因此有PCBECI的產生,並在台灣本土設備商率先採用下,以示範團隊形式做產業的扎根推廣,於此同時,團隊在2018年更獲政府計畫支持,加速協定的普及。
整體來看,目前PCBECI四家設備廠商(志聖、東台、揚博與群翊)所推出的智慧型PCB製造設備,除了最基本的機聯網功能外,多還將資料可視化、設備監診及配方/製程參數中央管控列為主打功能。由此也不難看出,PCB的智慧製造設備要解決的問題,輪廓已經越來越明晰(圖4)。
圖4 目前PCB板廠在曝光、鑽孔、蝕刻與烘烤製程所遇到的問題。
台灣電路板協會梁茂生副理事長指出,機器聯網收集資料象徵PCB智慧製造正在打通任督二脈,也希望透過此次計畫能建立有效且具效益的商業模式,未來能很快地在PCB業界複製擴散,讓業界得利。
PCBECI示範團隊中唯一的一家系統整合商(SI)--沃亞科技,則是整個示範團隊的代表。沃亞總經理郭一男表示,20家中小型板廠的機聯網升級只是PCB智慧化的起點,後續示範團隊將與整個產業鏈攜手合作,擴大PCBECI的應用範圍,以提供產業更好的服務內容。
智慧化帶來標準化 良率更有保障
機台聯網除了是實踐大數據分析,進入智慧製造時代的必要基礎建設之外,對許多中小型板廠而言,也能帶來生產作業標準化的效益。目前有許多中小型板廠的生產線,為了提高作業效率,給了操作機台的作業員非常大的控制權限,甚至可以直接調整機台的生產參數。
工業生產必然有誤差,但在生產參數統一的情況下,誤差範圍是可以被控制的。如果讓作業員自己調整生產參數,將會帶來良率失控的風險。過去就曾經有中小型板廠的作業員為求提升其所負責的工站生產效率而自行調整參數,結果造成最終產品不良率明顯增加的情況發生。
但在機台全面聯網之後,所有機台的生產配方、參數將統一由系統指派,作業員對機台的操作權限將受到更多限制。雖然對第一線人員來說,這麼做可能會帶來些許不便,但中央控管的配方跟參數,意味著整條生產線將更加標準化,這對於提高最終成品的良率,可帶來顯著的效益。
設備監診精準度必須經歷實戰驗證
除了良率之外,產線稼動率也是每家板廠所關切的營運指標。稼動率由兩個主要因素影響,一是機台故障、歲修所導致的停機,二則是生產排程或生產線設計有瓶頸,造成某些機台容易處於閒置狀態。生產排程跟產線的改良,都可以靠大數據分析來精進,藉由排程最佳化或針對生產瓶頸進行產線重新配置,來提高機台的使用效率,但歲修或故障所造成的無預警停機,則必須靠預防性維護來予以改善。
整體來說,PCB關鍵製程有曝光、鑽孔、蝕刻與烘烤四大程序,每類機台的關鍵零組件健康狀況,都會影響到機台的正常運作。因此,曝光機的光源元件、鑽孔設備的機械耗損、蝕刻設備的幫浦與烘烤設備的溫度變化,都必須密切監控。
而且,當這些設備即將故障停機時,上述關鍵零組件的數值常常會先出現異常。因此,藉由收集、監控這些關鍵零組件的數值,往往可以提早發現問題,進而避免故障所造成的無預警停機(圖5)。
圖5 由PCB設備廠針對中小型板廠提出的智慧化曝光、鑽孔、蝕刻、烘烤設備
不過,由於資料分析必須建立在可靠的數據模型基礎上,而數據模型又必須經過實戰驗證,通過大量累積數據的檢驗,才能證明其可靠度。
因此參與此一PCB智慧製造推動計畫的機台供應商,雖然都將預兆監診、預防性維護當作智慧PCB機台的一大主打賣點,但實際上要讓這些功能發揮效益,還是需要讓機台上線,開始蒐集跟累積資料,才能讓預防性維護越來越精準。
而這也是20家、100台PCB智慧製造機台推廣計畫最重要的價值之一,藉由累積實戰經驗,讓設備跟PCB板廠的智慧製造系統越來越聰明。
PUF技術提升加密性 嵌入式安全IC防護力大增
2018年,電信巨頭Telefonica在所公布的一份報告中警告說,由於防禦網路犯罪的措施仍然落後於物聯網(IoT)方案的發展,帶來了災難性後果。這不僅僅涉及到資料隱私,或者數位身份的安全。在接下來的幾年中,人們的生活將被連接到互聯網的設備所包圍,這些設備將人們執行的每一步都數位化、將日常活動轉化為資訊、透過網路散播,並根據這些資訊與人們互動。人類的實際生活從來沒有如此接近數位世界。
然而,安全性漏洞仍然有增無減。信用報告巨頭Equifax在2017年發生了大規模資料外洩,駭客獲取了美國居民的姓名、社會安全碼、生日、地址及部分信用卡號碼,以及英國和加拿大居民的個人資料。2019年春天,大規模的勒索軟體攻擊事件對歐洲、南美洲、亞洲和北美洲的至少150個國家的電腦產生了影響,導致醫院、大學、製造商、企業和政府機構出現問題。2016年秋季,由於遭受到基於Mirai惡意軟體的僵屍網路攻擊,CCTV攝影機和DVR造成大規模斷網事件。對於每一次廣為人知的重大事故,都有許多較小的事件令消費者和企業擔心。隨著越來越多的產品和系統接入網路,駭客的技術變得越來越高,每個垂直行業都存在亟待解決的風險。例如,考慮一下以下場景:
工業:從之前的獨立系統向現在全部聯網的系統轉移,使設備容易受到遠端攻擊。
衛生保健:該行業存在敏感性資料相關的隱私問題、資料完整性問題,以及醫療設備/裝置的認證操作。
銀行:隨著網路銀行成指數級成長,機構不再能現場保證身分真實性,風險大大提高。
零售:行動設備採用開放式架構,但其功能又相當於金融/支付終端,所以必須確保交易和通訊安全。
通訊:端對端安全是防止各種攻擊的必要條件。
汽車:還記得2015年Jeep汽車被白帽駭客遠端控制的事件嗎?汽車將很快成為有輪子的電腦,其受攻擊風險仍然非常高。
設計早期階段構建安全性效果佳
忽視設計安全的風險是巨大的:收入損失、品牌聲譽損失,甚至人身傷害。發生破壞之後的亡羊補牢之舉往往效果小且見效緩慢。事實證明,越在設計的早期階段構建安全性,效果越好。基於硬體的安全已被證明比基於軟體的相應措施更有效。值得慶幸的是,採用安全IC的硬體方法並不一定需要太多的人力、資源或時間。
雖然可能面臨產品快速上市且要求開發成本足夠低的巨大壓力,但破壞造成的相關成本更高。如表1所示的假想終端產品,上述的安全問題最終會帶來更多的費用。
基於硬體的安全在一定程度上提供了可靠性,因為網路犯罪分子難以更改設計的實體層。此外,實體層的存在使得惡意軟體不可能滲透作業系統並潛入設計的虛擬層。從設計週期之初開始,即可將安全性整合到設計的底層以及後續所有層。
利用安全IC,例如從內部、不可變記憶體中執行程式碼的微控制器,防止試圖破壞電氣元件硬體的攻擊。微控制器的ROM儲存被認為是信任源的啟動代碼,因為程式碼不可修改。因此,這種不可更改、受信任的軟體可用於驗證和認證應用軟體的簽名。利用從底層就基於硬體的信任源方法,可將設計的更多潛在進入點關閉。
嵌入式安全IC成安全防護關鍵元件
安全微控制器和安全認證器等嵌入式安全IC提供整體方案,保護從每個感測器節點到雲端的整個系統。然而,並非所有安全IC都是相同的。例如,由於成本、功耗以及要求複雜的韌體開發,有些安全微控制器就不適合IoT設備或端點。於是出現了一些加密控制器能夠實施嵌入式、聯網產品的完全安全性,且無需任何韌體開發工作,例如,Maxim的MAXQ1061 DeepCover元件。作為輔助處理器應用於初始設計,或者整合到已有設計,保證資料保密性、身份真實性和設備完整性。
對於安全認證器,元件應提供一組核心的固定功能加密操作、金鑰儲存以及其它適合IoT和端點安全的相關功能。憑藉這些能力,安全認證器即可保護IP、防止複製以及對周邊、IoT設備和端點進行安全認證。
建立信任源不可少
在評估嵌入式安全技術時,還應該考慮哪些因素?內置加密引擎和安全引導載入程式的安全微控制器,可有效防止密碼分析攻擊、物理篡改和反向工程化等威脅。Design SHIFT是一家總部位於美國加州門洛派克市的數位安全和消費產品工程公司,其ORWL安全桌上型電腦需要此類特性。該公司設計ORWL時,要求安全認證和防止物理攻擊兩種功能,需要強壯的信任源安全。
透過PUF技術增強保護
在安全IC中可以看到一項更先進的加密技術,即物理不可複製特性(PUF)。PUF依賴於IC元件的複雜且可變的物理/電學特性。由於PUF在製造過程中產生的隨機物理因素(不可預測、不受控),實際上不可能重複也無法被複製。整合PUF技術的IC帶有與生俱來的數位指紋,可用作唯一的金鑰/密碼,支援提供安全認證、識別、防偽、硬體-軟體綁定以及加密/解密的演算法。
例如Maxim的PUF電路依賴於基本MOSFET元件類比特性來產生金鑰,而元件的類比特性是自然隨機發生的;該方案被稱為ChipDNA技術。這種專利方法可確保PUF電路產生的唯一二進位數字值,在隨溫度和電壓變化以及元件老化的情況下保持不變。
高水準的安全性在於該唯一的二進位數字值實際上未儲存在非動態記憶體晶片的任何位置,而是需要時由PUF電路生成,使用後立即消失。因此,與之前的安全元件容易遭受對非動態記憶體的侵入式物理攻擊從而獲取金鑰不同,基於PUF的元件不容易受到這種類型的攻擊,因為本來就無金鑰可偷。此外,如果基於PUF的元件遭受侵入式物理攻擊,攻擊本身會造成PUF電路的特性發生變化,進一步阻礙這種類型的攻擊。ChipDNA PUF技術已證明其在製程、電壓、溫度和老化方面的優異可靠性。此外,對基於NIST6的隨機性測試結果的PUF輸出評估已經成功完成,結果合格。
圖1所示為ChipDNA PUF技術的不同用途:內部記憶體加密、外部記憶體加密和安全認證金鑰生成。
圖1 ChipDNA PUF技術的不同用途。
以Maxim採用ChipDNA PUF技術的安全IC「DS28E38」為例,其設計用於提供高成效的入侵式物理攻擊防禦。特點包括:
.基於FIPS186 ECDSA的質詢/回應安全認證
.ChipDNA安全儲存資料,可選的ECDSA-P256私密金鑰資料來源
.2Kb EEPROM陣列,用於用戶記憶體和公開金鑰證書
.帶認證讀取的僅遞減計數器
.唯一的工廠程式設計唯讀序號(ROM ID)
.單觸點、1-Wire寄生介面,提供通用、堅固且非常可靠的互連方法,實現在之前無法實現的領域進行安全認證。
DS28E38只是第一款採用ChipDNA PUF技術的產品。Maxim正在強化其整個嵌入式安全產品線,包括安全認證器和安全微控制器,未來將提供多款採用ChipDNA技術的新產品。
當今的嵌入式安全IC提供整體式解決方案,從一開始就可以採用多級安全措施保護設計,支援加密演算法,篡改檢測以及其它諸多保護。特別是PUF技術,提供極其強大的機制防止侵入式和非侵入式攻擊。無論如何,駭客無法盜竊一個並不存在的金鑰。
(本文作者為Maxim Integrated嵌入式安全部門執行總監)
妥善權衡DSP與MCU運算資源 IoT應用兼顧成本與續航力
由於IoT裝置一般都需要兩種功能,因此必須登入至少兩組內核。這對充電後可用時間要求不高的高冗餘裝置可能無關緊要,但對多數IoT應用就成為大缺點;後者需要的是能以高成本效益及長充電週期滿足前述兩種需求的優化混合處理器。針對處理器的真正需求進行詳細的分析,結果顯示這樣的解決方案不僅可行,且在各種物聯網應用中皆具有競爭力。
以共享自行車或滑板車為例,這些設備必須追蹤定位,因此須要採用以GNSS定位的內建裝置;這些設備同時還必須在遠離藍牙覆蓋或Wi-Fi接入點的位置進行通訊,因此行動接入是理想的平台;由於通訊流量不大故最好採用NB-IoT協議;受到日益高漲之安全及隱私要求影響,會需要一定程度的本地計算能力,且其程度可能大到出乎意料。
總結而言,簡單設備必須支持4G或5G、GNSS、應用程序、加密及安全指定位址空間/安全開機,並且要密集部署在許多個城市。企業成敗取決於這些設備的可用性和成本,盡可能降低成本和功率(維護極小化)成為企業存亡的關鍵。
數位訊號處理/控制間須平衡
這些應用的計算需求值得進一步探索,特別是在數位訊號處理和數位控制間的平衡。以NB-IoT連接、GNSS和安全標準的底層演算法為始,將資產追蹤器裝置(頻率為100MHz左右)的活動分解為DSP功能(基頻數據機和實體層控制的某些部分)和控制功能(協議堆疊、安全性和一般內務處理性)。NB-IoT通訊流量不大的輕量級應用,可以發現下列的循環模式:
.數據機PHY(大部分為DSP)~35%
.L1控制(DSP及控制)~25%
.協議堆疊(大部分為控制)~40%
此處可見循環均勻分布於訊號處理和控制之間,混合型處理器因此為可行的選擇。不能同時運行這兩種功能是否會對效能產生影響?不見得,因為這些都不是高性能應用程序。在需要速度的應用(如最新版的eNB-IoT)通常可藉由功能序列化以降低淨能耗;每個循環輪流快速運行後停止是能源管理的常見做法。
將分析範圍擴大,針對聲音處理和語音控制進行研究,例如智慧型音箱、無線耳塞、可穿戴設備、聲控裝置,以及由玻璃破碎等特殊噪音觸發的安全裝置。在這些應用中有不同的需求組合:用於音樂播放的音頻編解碼器(如Dolby)、語音/聲音拾音降噪和神經網路處理,以識別觸發短語或用於設備控制的少量詞彙。
此處採用Dolby Atmos及自有的降噪和語音識別基準,按循環區分活動產生下列粗略的分類:
.音訊編解碼:7成控制、3成DSP
.降噪:9成DSP(多個篩選)、1成控制
.RNN/LSTM神經網路:6成DSP、4成控制
這些實例雖然DSP活動偏多,但控制元件仍有相當比例,因此混合內核仍有意義。
雖然合併這兩個功能於單一處理器看起來非常有說服力,實務上卻不僅止於在控制器中加幾個MAC而已。DSP必須滿足高階DSP應用(例如最新通訊標準)的需求,亦即需有16×16和32×32 MAC、SIMD,以及對GNSS浮點和雙精度的原生支持。由於NB-IoT和各種GNSS標準不斷進化,因此本架構必須非常靈活才能在軟體層面進行調整;同時,這樣的解決方案必須是高效能的控制器、支持非常緊湊的代碼(DSP在計算方面效能欠佳)和高效的開箱即用C開發支持,才能以連接傳統、開源和生態系統代碼源。
(本文作者為CEVA處理器架構總監)
打造毫米波功率放大器 砷化鎵製程相位補償展妙用
隨著聯網裝置與數位服務的爆炸性成長產生了巨量的資料傳輸需求,如自駕車、機器人,皆有大量的、低時間延遲的、不失真的高速傳輸需求,因此帶動了第五代行動通訊系統(5G)快速的成長,而以相位陣列技術組成之巨量天線即是達成上述需求的關鍵。但在毫米波段,5G巨量天線之相位陣列系統設計上將面臨兩個主要問題:
其一,為增加波束整合天線的隔離度以及避免柵波瓣(Grating Lobe)問題,天線之間需有一定的空間距離(如40GHz需要0.375cm的距離,3.5GHz需要4.3cm的距離)。在相同空間下選用越高的頻率,擺放的天線數量越多(以長寬皆為20cm的範圍為例:毫米波段40GHz可放約2,900根天線;3.5GHz可放約25根天線),連帶相同面積下主被動元件需求量劇增,在毫米波段下單一天線射頻單元容許之置放空間將極為狹小。
其二,儘管可以透過波束成形(Beamforming)將電磁波能量集中在特定方向,增加訊號發射強度,有效降低訊號在高頻傳輸損耗過大的影響(可讓訊號傳更遠),然而波束成形技術使用的天線數量與波束整合的角度成反比,在相同的傳輸距離之下(即相同的輸出功率),使用的天線越多則目標因為波束整合的角度越小而不容易被搜索。
因此,必須提高功率放大器的線性功率來緩解此問題,使得相位陣列的天線數量可以被減少而增加波束整合的角度。綜合上述兩個議題,設計一個高線性功率、高效率及面積精簡符合5G的功率放大器是不可或缺的。
為設計能符合5G毫米波段之巨量相位陣列需求之功率放大器,其高線性功率、高整合度等特性是必要的。如圖1為5G天線射頻單元之前端高整合度IC架構示意圖,包含功率放大器、低雜訊放大器、開關及相移器等元件。
圖1 天線單位元5G 高整合積體電路示意圖
解決訊號失真 線性化技術持續精進
為了使頻譜有效地被使用,使用較為複雜的數位調變機制是必要的。然而,複雜的數位調變機制伴隨著較高的波峰及平均值比(Peak to Average Power Ratio, PAPR),這會造成訊號經過高功率放大器後扭曲失真,使訊號不容易被解調。為了解決訊號失真問題,各種線性化技術如下:
.自動偏壓調整式(Adaptive Bias)
將功率放大器操作在中低功率區來維持訊號的正確性,稱為功率退回(Power Back-off, PBO)。以文獻、為例,儘管它們有著傑出的最大輸出功率,但是功率退回後之最大效率與最大輸出功率下的效率有著很大的落差。自動偏壓調整式功率放大器可以改善功率退回後,功率放大器效率不佳的情況,其機制為低功率操作時將電路偏壓在AB類放大器,可以降低靜態電流並且降低功耗,當操作功率增加時,可以調整偏壓至A類放大器使功率放大器正常操作,因此,這個技術可以增加功率放大器的整體效率。
.訊號前授(Feed-forward)
訊號前授的技術主要是將訊號分成主路徑及副路徑,主路徑為訊號主要操作的路徑,副路徑則是用來消除主路徑的非線性訊號,像是三階交互調變項來增加線性度。適當的調整副路徑的相位即可有效消除三階交互調變訊號以增加線性度。以文獻為例,能有效消除三階交互調變失真藉由輸入反射訊號來當作副路徑的前授訊號。
.預失真技術(Pre-distortion)
預失真技術能補償功率放大器之增益壓縮(Gain Compression)特性,使最大輸出功率提升進而提升效率及線性度。然而,預失真線性化技術實現上較為複雜,容易受製程、偏壓以及溫度(PVT)變異的影響而使特性不如預期。同時因為需占用較大面積,運用在5G毫米波相位陣列中相對困難。
.相位補償(Amplitude Margin to Phase Margin Compensation)
為了符合面積及高線性輸出功率需求,相位補償技術是一個有效增加線性輸出功率的方法。文獻利用P-type電晶體相位增加的特性來補償N-type電晶體相位壓縮的問題,達到相位補償以增加線性輸出功率,此技術具低複雜度與占用面積小之優勢。因此,適用於高線性功率、高效率及面積精簡的5G功率放大器。
砷化鎵製程之相位補償技術
採用砷化鎵(Gallium Arsenide, GaAs)製程優點為崩潰電壓高(高電壓擺幅)及基板損耗小,有利於高功率放大器的設計。然而砷化鎵製程僅有N-type的高電子遷移率電晶體,所以上述的線性化補償技術並不適合於此製程。有鑑於此,工研院資通所提出一個適用砷化鎵製程的相位補償技術,可用於毫米波頻段的高功率放大器。
一般而言,相位失真源自於電晶體的閘極至源極的寄生電容Cgs,隨著功率放大器輸入訊號增加,會使寄生電容產生變化。當高頻訊號路徑上的電容產生變化,會使輸出訊號產生相位差異,進而導致輸入調變訊號時,輸出訊號的誤差向量幅度(Error Vector Magnitude, EVM)會隨之增加,造成解調訊號失真。
為了緩解此問題,工研院資通所團隊提出使用反向變化的電容元件來補償此寄生電容效應。圖2模擬砷化鎵製程電晶體操作在截止區(VGS偏壓<-1.5V)時,寄生電容Cgs隨輸入功率增加呈現反向的電容性變化,可用來補償操作在飽和區(VGS偏壓=-0.5V)的功率電晶體。又5G由圖3可觀察到電晶體尺寸變化時,寄生電容Cgs之變化與電晶體尺寸大小呈正比。因此適當調整砷化鎵製程電晶體尺寸及工作偏壓,其相位差異可以被補償進而改善EVM。
圖2 砷化鎵製程電晶體在偏壓(VGS)從-0.5變化至-2V時,寄生電容Cgs隨輸入功率的變化(電晶體尺寸為μm)。
圖3 砷化鎵製程電晶體尺寸從μm變大至μm時,寄生電容Cgs隨輸入功率的變化。
工研院資通所團隊已成功製作一示範晶片(圖4),面積為0.7×1.2mm2,其中包含所有的電路測試接點。圖5為此晶片經電腦模擬與實際量測的小訊號參數比較圖,量測到的小訊號增益在40GHz頻率下為15.7dB。
圖6為此晶片之大訊號功率特性圖,量測到之OP1dB及PAE參數分別為17.5dBm及17%。圖7顯示在OFDM 64-QAM500 MHz的調變訊號測試下,EVM小於-25dBc之高線性度測試條件下,此晶片具有13.7dBm的最大輸出功率及7.4%之功率轉換效率。
圖4 實現之砷化鎵晶片圖
圖5 量測之小訊號參數
圖6 量測之大訊號功率特性
圖7 OFDM...
尺寸微縮/高效率優勢突顯 GaN成功率放大器首要選擇
儘管GaN與GaAs的競爭趨於白熱化,但GaN仍在SWaP-C需求(尺寸、重量、功率、成本)日漸嚴苛的局面下持續勝出,在寬頻和窄頻應用的全頻譜範圍內都是如此。
隨著功率與頻率不斷提高,GaN明顯從眾多競爭技術當中脫穎而出。以X頻段為基準,通訊晶片業者的目標是在輸出功率、增益、功率增進效率上實現卓越效能,同時運用其專為商業、軍事用途雷達和通訊系統、電子作戰等應用所設計的功率放大器產品組合,將產品尺寸縮到最小。圖1顯示這些應用支援的功率等級範圍。
圖1 支援的功率等級
GaN提升設計彈性和效益
GaAs在X頻段功率的基準測試達到25W,具備多級增益和30%左右的功率增進效率,較低功率的選項則可達到40%的效率。達到此效能的條件為改採高電壓pHEMT技術,在最高15V的汲極電壓下作業。這項技術關聯的功率密度略高於1W/mm。雖然優於標準的0.25μm pHEMT技術,卻未如預期帶動系統設計的改變。
但GaN的確帶來了變化和更多選項,讓系統設計人員能靈活達到新一代的效能、縮小外型尺寸,或同時實現這些優點。這項技術一開始將重點放在縮小外型尺寸,同時維持或提高功率效能。但在X頻段市場轉移至GaN後,使用者開始注意到它的效率並未優於先前的GaAs解決方案。雖然這並非GaN技術的缺點,而是產品本身的開發重點所導致。若以高功率和最小尺寸為目標,勢必無法達到最佳效率。表1比較使用GaAs和GaN的基準X頻段功率放大器。
如表1所示,在特定的功率等級下,PAE大致上不變,GaN稍微勝出。不過,選用GaN的解決方案尺寸縮小大約70%。能縮小如此高比例的尺寸,是因GaN擁有更高的功率密度,加上更好的熱管理能力。因為GaN在接面(Tj)溫度提高時,具有較佳的可靠度。GaAs在1E6 MTTF下的Tj基準測試為150℃,GaN的溫度結果則延伸到200℃。這能為系統設計帶來更多彈性和成本效益,是舊型GaAs解決方案無法達到的水準。
GaN有效縮小晶片面積
另一項市場趨勢則是改變高功率放大器的封裝,從大尺寸凸緣式封裝轉為表面黏著技術(SMT)。對大尺寸的GaAs放大器來說,這項轉型的難度更高。晶片尺寸變大,會導致熱膨脹係數(CTE)不匹配敏感度、出現孔洞及其他機械耐用度等問題,從而提高品質風險。使用GaN則能縮小晶片面積,進而改用尺寸較小的SMT封裝,因此更能支援高功率。但是,將更高的功率密度納入更小的尺寸中,會大幅提高散熱系統所需管理的熱通量,連帶影響系統層級的熱管理效能。
因此,在X頻段效率大致不變的情況下,為了實現目標效能,系統層級的熱設計變得越來越重要。在不同的程度上,氣冷和水冷系統搭配各種專有技術,都能有效達到上述效果。更加瞭解系統設計的限制後,還必須調整元件開發的重心,才能滿足系統需求。
降低汲極電壓,或調整放大器設計的效率負載目標,都可以逐漸改善PAE。不幸的是,這會減損功率密度的效益,有違GaN的開發宗旨。依此方向發展,終將提高晶片尺寸,並進而減弱GaN所帶來的優勢。降低汲極電壓,也可能因I2R耗損提高而使系統效率下降,但這卻可能是最好的妥協方案。
藉由降低汲極電壓,放大器設計人員可以設定更高的效率負載目標。為了滿足目標的功率等級,將需要更多FET周緣,因而加大晶片尺寸。加大晶片尺寸以達到特定功率等級,將可減少散熱系統需要管理的熱通量,但缺點是會增加元件尺寸和成本。為了更有效管理系統熱負載並達成預期的射頻效能,顯然放大器開發人員需要在輸出功率、PAE和外型尺寸間找出適當平衡。牽涉到的設計因素則因應用的頻率及頻寬,以及目標輸出功率而有所不同。
不只是X頻段的問題,當系統開發人員更深入瞭解其設計限制時,為了在整個頻譜內達成系統效能與成本目標,元件效率對於功率和增益規格也即將變得同等重要。事實證明,高效率的GaN解決方案可為整個系統帶來顯著的成本效益。除了縮小系統設計,也能降低散熱系統的複雜度,這一點有利於熱管理選項有限的應用,例如航空系統。
GaN逐漸成為整個頻率範圍和各市場最佳技術選擇。最初GaN產品開發重點在提高輸出功率和縮小外型尺寸。但隨著出現系統層級的熱限制後,重心轉移到改善效率平衡,這有助整個系統降低功耗和減輕熱負載。在GaN引領下,新一代的系統逐漸實現。
(本文作者任職於Qorvo)
遵循三大基礎功夫 晶背FIB電路修補難度降
本文將討論先進製程等級及7奈米IC晶背電路修補的難度,以及如何克服。
7奈米線路微縮倍增 電路修補須遵三大要點
能夠讓IC樣品在FIB電路修補後,還可以回去做電性測試,是不論怎麼樣的製程都必需要的基礎條件。基於這個前提,本文將會討論三大要點:
1.瞭解設計的IC電路特性與修補目的
2.建議電路布局及討論可破壞範圍
3.精準協助尋找最佳目標點,提高電路修補可行性
而當晶片電晶體的密度隨著製程微縮而倍增,今年7奈米每平方毫米的密度約為16nm的3.5倍,難度肯定大幅度上升。不過不管什麼製程,以上三大要點是FIB電路修補前須討論溝通的基礎工,怠忽不得。
前置處理Substrate層厚度/End Point停留位置
進入晶背修補工程的第一個階段,首先面對的是Substrate層(Silicon);終端產品形式會決定包裝厚度規格,其晶片的厚度,通常由矽晶圓時的31mil,研磨至8~12mil,不過這樣的厚度,對微/奈米等級的FIB電路修補並無法直接開始手術,為此,將依照第一點的三大步驟布局規劃,定義蝕刻範圍的「局部削洗Silicon層的減薄厚度」,不過如何提高溝槽(Trench)內表面平整度(圖1)以及判斷終點(End Point)位置(圖2),避免過度蝕刻(Over Etching)(參見圖3),將是兩大關鍵技術;以7奈米為例,Silicon厚度保留在1~2微米為最佳(圖4),是電路修補前的關鍵步驟。
圖1 Silicon深度達465微米(um),削洗溝槽後,仍可維持底部平整度(參見圖黃線),可以降低因落差所造成的蝕刻準確度。
圖2 局部削洗溝槽過程,因為蝕刻不平整或錯過終點,造成主動區元件暴露(箭頭處)。
圖3 精準判斷削洗終點(箭頭處)。
圖4 晶背電路修補示意圖,Silicon厚度保留在1~2微米(um)為最佳。
精準定位目標 清楚辨識電路
先進製程,特別是7奈米製程的金屬與介電層的間隙、寬度、厚度,多為40奈米或以下,面對薄且小的製程,精準定位目標、清楚辨識電路是最大的挑戰,而且電路修補的過程經常是以「秒」來計算,稍一失誤將前功盡棄。該如何精準定位目標呢?由於從晶背施工,以電子顯微鏡成像是無法看到線路,需先使用紅外線攝影機穿透並依靠四個角落來進行初步定位讓GDS對準晶片,再利用一個或多個參考點(Reference Point),多次定位以降低誤差,通常距離目標點最遠100微米即可定位,不過越遠誤差就越高;建議選擇距離目標點20微米內,約2×2微米可破壞區域做為定位點,實際誤差可降至150奈米。
避免過曝金屬層需調校蝕刻參數與氣體
先進製程等級的電路修補,若使用了不適合的氣體參數及施工方法,將過度蝕刻造成斷路無法補救,還會暴露非必要金屬層,在先進製程中此狀況經常無法被發現,若此點需要連接到其他位置,填入金屬導體後就造成短路而漏電,IC樣品將得到錯誤或不符合預期的電性。所以必須調校出最佳蝕刻參數與氣體,將可避免過曝金屬層。
(本文作者任職於宜特科技)
達成完美電路圖案 精確控制製程變異性是關鍵
艾倫.圖靈(Alan Turing)做到了,他在1952年以數學方式定義了反應擴散系統模型(圖1),並回答了這個問題。這套系統裡的元件可以彼此互相影響,形成的圖案還會擴散到更大的系統。在這個模型裡,所有的圖案同時具備可預測性與獨特性。儘管圖靈本身是名頂尖的電腦科學專家,而這項研究超出了他的專業領域,但是後人卻能套用其中的邏輯,來預測自然界裡的種種圖案與模式。
圖1 圖靈模式與反應擴散系統
人類指紋是自然界一項獨特的圖案。我們的指紋同時由化學與機械反應構成,所產生的識別因素不但絕無僅有,更是人類一生所繫。這些獨特的圖案不但形成過程複雜,更不容易摧毀。與這類自然界圖案不同的是, 微影成像圖形則是較為容易出錯。
現代的半導體製程工程師,對於包括智慧型手機、醫療器材、自動化車輛或其他裝置電路的效能或功能減損,導致圖形可能遭到破壞的因素,經常感到莫可奈何。當半導體製程技術開始趨於複雜化,從傳統的微影技術進展到雙重、三重乃至於四重圖案,再到極紫外線(EUV)微影成像及定向自組裝(DSA)模式加工技術,這種情況更是屢見不鮮。
多年來,微影技術人員不斷地評估各種圖案構成材料、圖案形成技術及製程變量,以便精準地將各項設計轉移到電路上,最終開發出各項應用成品,讓人類享有更豐富的生活。控制積體電路(IC)晶圓廠裡的這類變量,就能影響圖案的品質,甚至為所有電子裝置帶來潛在影響與有效性(圖2)。
圖2 微影成像圖案形成面面觀
要針對這些變量當中的任何一個進行最佳化處理,都可能為整個製程投入不確定因素,因為每個製程步驟裡的複雜化學反應,隨時可能因為最細微的污染物而遭到中斷。本文將以預測及消除任何可能的變因為主軸,檢視微影成像製程裡各種瑕疵可能帶來的影響及其成因與應對方式。
圖案構成極具挑戰 微影製程重要性不可言喻
在半導體的製程裡,圖案構成步驟是最具挑戰性的一環。隨著摩爾定律不斷鞭策整個產業朝更細緻的功能與特色發展,微影製程便成為當中的成敗關鍵。
為了讓產品持續邁向更高密度結構,多圖案構成技術的廣泛應用,使得光罩層數不斷地增加。更多的層數意味著額外的製程步驟,不但讓週期時間與成本跟著上升,就連良率也可能會下降(圖3)。儘管極紫外線(EUV)技術有望抵銷這項趨勢,但卻無法降低其複雜度。
圖3 製程複雜度與良率的關係
因此,為了持續增加圖案密度,我們必須有效因應製程上的複雜度、光罩層數、週期時間與良率。值此同時,微影技術人員將持續從每一項技術所呈現的一系列製程變異當中,尋找新的解決方案。
隨著製程步驟與微影層數以非線性速率增加,使用的材料也跟著成長,假使增加額外的層數只是單純重複相同的製程,那麼解決方案將一點也不複雜。然而,為了達到不同目的,我們必須在各個光罩層上應用不同的材料。這些材料的整體使用量開始增加,尤其是輔助化學品,以及為了搭配輔助性微影技術而持續使用的各種光阻劑。因此,我們將這些材料之間的反應機制納入考量。
要達成無瑕疵的圖案目標,有賴晶圓廠裡各個部門的通力合作。所有材料及其對下游製程的影響,必須進行有效管理。當所有部門都能精確控制製程的變異性並消除瑕疵率時,才有可能產出完美的圖案(圖4)。
圖4 電路圖案形成環境–整合式相依性
從金屬微粒到氣體分子,各種瑕疵的類型與大小不但差異極大,更可能來自環境各處。微影塗布製程裡的一項瑕疵因素,便是存留在流體裡。在去除污染物的過程中,如何確保化學品不會干擾溶劑、聚合物、光酸發生劑(PAG)與消光劑等重要化學成分的精細混合過程,才是最大的重點。過濾製程對於化學反應形成的干擾, 不但會對圖案形成造成災難性的影響,更可能衍生各種瑕疵,或是導致根本無法產生圖案。
此外,污染物所造成的瑕疵還可能出現在微影部門裡的各個製程(圖5)。舉例來說,塗布製程期間產生的污染物,可能引發各種不同的瑕疵類型。內嵌在錐狀瑕疵等底層裡的粉塵,可能轉變成微橋接圖案之類的瑕疵。塗布範圍的不一致,可能引發不一致的鏡頭焦點與圖案暴露程度,進而導致電氣短路。溶解在顯影液裡的污染物(像是金屬微粒),可能妨礙圖案的顯影,進而導致電氣短路或是開放式圖案。
圖5 污染對於電路完整度的影響
雖然預防污染物造成特定光罩層出現瑕疵的做法立意良善,但是我們必須全盤檢視整個製程步驟,以確保污染物不會進入整個流體供應鏈。整個製程裡每個流程所出現的污染物,不但會造成圖案瑕疵,最終還將導致裝置故障。
運用純化/過濾技術降低汙染物
如同仰賴產品完整性來維持運作的供應鏈,確保化學品從製造端到晶圓表面接觸期間的純淨無瑕,事實上是不可能的任務。一旦化學品裝入容器,就必須承受空運、陸運與海運的顛簸,最後還必須經過數公尺遠的管線輸送。在這段輸送過程裡,任何一個環節都可能讓化學品遭受污染。
為了防止污染轉變成圖案瑕疵,我們必須結合運用純化與過濾技術。在影像堆疊材料的諸多供應步驟當中,我們會見到污染物的過濾程序。純化顯影液與潤濕材料可去除溶解的污染物。在確保圖案品質的過程中,其他製程步驟裡的相依性同樣扮演著重要的角色。例如,CMP製程裡未能去除的粉塵,可能產生一道細微刮痕,而這道刮痕會在下一次金屬反應中產生一個坑洞,造成圖案短路現象。
顯影機軌道工程師的責任,便是了解可能影響微影技術效能的化學與物理製程變量。另外,他們還能藉由了解純化與過濾變量,設計出一套足以因應瑕疵變異性的整體方式(表1)。
如同欣賞一杯完美沖泡的咖啡一般,微影技術人員對於創造這些完美圖案的科學同樣抱持著敬畏之心。為了享受一口香醇的咖啡,首先必須具備純淨的水質及依照個人喜好研磨到細緻無比的咖啡粉,才能沖泡出一杯濾掛式、冷萃或是濃縮咖啡。經過純化的水質,可以有效去除各種可能影響咖啡濃郁及香醇口感的雜質。咖啡師選用孔隙細緻的濾紙來過濾剛萃取的咖啡原汁,同時去除裡面殘留的咖啡粉(表2)。
如同咖啡沖泡過程,微影製程裡也可能出現各種形式的污染物。這些污染物可能是粗大的微粒或是細小的分子。適當的微影過濾程序必須使用量身訂製的過濾器,以符合各種不同的化學品特性與目標污染物的過濾需要。過濾器必須要能吸引並去除污染物,同時維持特定流率下的化學品純淨無污染。
在針對特定瑕疵開發過濾器與純化器時,可以選擇三個適當的元素組合,進一步縮小有效的污染控制範圍(圖6),分別為結構、材料與型態和滯留機制。
圖6 污染控制裝置考量
為了有效鎖定瑕疵,選擇適當的過濾器考量組合至關重要。為了了解並最佳化過濾與純化技術,我們必須與污染控制合作夥伴密切合作,藉助其專業能力以達成圖 6所示的組合。
1.薄膜結構在設計上,必須要能充分地攔截污染物。
2.過濾器或純化器結構材質,必須與特定的製程化學性質相符。當聚合物選擇與化學性質不相符時,最終可能導致效能降低。
3.此外,過濾器或純化器在設計上還必須吸引並攔截污染物,同時允許純淨的化學品以定義的流率通過。
達到零污染目標需晶圓/材料/製程三方合作
自然界裡的圖案無論是物理性質還是重複性高的製程圖案,我們總是有辦法加以辨識。殘留在咖啡杯上的指紋,實際上是自然界圖案以及高重複性、高品質製程的完美交集。無論所運用的半導體技術節點為主流還是一流狀態,透過創新科學來產生完美的圖案才是成功的秘訣。
以一年前所生產的晶片為例,同樣的晶片設計在今日來看可能會有截然不同的效能需求,採用的製程變量也會不同。晶圓廠工程師必須持續考量製程範圍裡各種可能影響整個生產系統的變量與變更,才能維持領先地位。當控制系統不夠完備,在圖案形成期間所產生的瑕疵便可能導致裝置故障,進而影響良率與利潤。隨著圖案趨於複雜,晶圓廠開始針對圖案形成材料大量採用各種過濾與純化技術,而此舉卻也帶來了更高的生產敏感度。
儘管所有晶圓廠都聲稱要邁向零粉塵與零污染的目標,但是成效卻微乎其微。追求完美的零瑕疵境界需要晶圓廠主管、製程工程師與材料供應商的通力合作,一同評估與探詢可消除變異性的最佳成效。
推升大功率電源轉換器能效 新GaN功率開關鋒芒畢露
能源的議題是一直以來被討論的話題,在現今節能減碳的需求下,提高轉換效率是新電源轉換器努力的方向。以往所使用的矽功率開關元件;在以矽為材料所開發的金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET),其發展已接近物理極限,期待以矽材料的功率晶體來進行電源轉換器的效率改善效果有限,而寬能隙材料所開發的新型功率晶體,如氮化鎵(GaN)高速電子遷移率場效電晶體(High Electron Mobility Transistor, HEMT)可以讓電源轉換器達到更高的效率及更高功率密度。
對矽功率開關元件而言,設計人員對其應用和驅動已經相當熟悉,但對於GaN HEMT的應用和驅動方式的資訊相對比較少,本文針對GaN HEMT的應用和驅動方式作介紹,提供設計人員在使用GaN HEMT上的參考。
氮化鎵功率元件應用要點
如圖1所示,粗略將幾種材料如矽、碳化矽及氮化鎵等功率開關的適用範圍依功率及切換頻率進行劃分,矽功率開關涵蓋目前大部分的應用,適用於切換頻率在500kHz以下的中小功率應用或低頻的大功率應用;大功率的應用且操作於略高的切換頻率的電源轉換系統會選擇SiC MOSFET;而中低功率需要更高切換頻率如200kHz以上,GaN HEMT會是合適的功率開關元件,目前適合GaN HEMT的應用條件在10kW以下,高於250kHz以上的切換頻率,但實際應用還是以設計者的需求為主,可以選擇GaN HEMT取代MOSFET以相同的切換頻率達到較高的效率,或增加切換頻率來達到較高的功率密度需求。
圖1 不同材料功率晶體開關的應用範圍
目前GaN HEMT的應用領域在電信和資料中心使用的伺服器電源是主要目標市場,採用超高效率電源可以降低能源成本而產生回報。於伺服器電源的電路中,目前發展相對成熟的電路之一為無橋式PFC,採用無橋式PFC可以改善傳統升壓型PFC的效率,現在更可以透過GaN HEMT的特性搭配圖騰柱(Totem Pole)PFC電路來進一步提升效率。
一般電源轉換器的功率因數校正(PFC)線路採用升壓型轉換器架構,如圖2所示。輸入電壓範圍從AC 85V~265V,超過三倍的電壓變化,因此電流也是超過三倍的變化,在相同負載條件下,導通損失有十倍的差異,在這麼大的變化下,要最佳化MOSFET和Diode是一個挑戰。操作頻率一般是低於70kHz,使得兩倍頻限制在低於150kHz,因為頻率的增加會增加切換損失且主頻會落入EMI的測試範圍內,控制模式採用連續傳導模式(CCM)可以減少漣波電流、導通損耗和切換損耗。操作在不連續導通模式(DCM)或是邊界模式(CRM)會有較高的漣波電流,但可以達到ZCS導通,因此可以降低切換損失,無論採用哪一種控制模式,橋式整流器占了一定比例的損耗,約占全機1~2%的效率損失,即使PFC開關採用理想的零切換損耗技術也無法彌補橋式整流器的損耗。
圖2 標準升壓型轉換器架構
PFC電路開關降低損耗
將PFC電路中進行功率損耗分析如圖3所示,可以明顯發現橋式整流器所占的功率損耗最大,其中在輸入電壓為85Vac時占總功率損耗的34%,而在輸入電壓為230Vac時占總功率損耗的37%。正因如此,許多無橋式線路被採用在電源轉換器上來改善效率,但整體線路卻變得複雜許多。另一種降低橋式整流器損耗的選擇是採用主動式橋式整流器(Active Bridge),將較低導通電阻RDS(on)的MOSFET並聯在原有的橋式二極體上,利用Irsm2 X RDS(on)降低原本的Iavg X Vf損耗,保留原本的橋式整流器是需要其協助旁路衝擊電流,避免在異常操作時損壞並聯在橋式整流器上的MOSFET。
圖3 升壓型PFC功率損耗分析
在眾多無橋式PFC的電路架構中,Totem...
整合電源/通訊介面 TWS耳機智慧精巧又省電
考量TWS耳機的日常使用情境,有幾種方法可以強化使用者體驗及提供無痛的使用者整合介面。由於TWS耳機的電池空間十分有限,因此,播放時間成為TWS系統設計人員得面對的重大挑戰。一般電池大小可以達到25~80mA/h,這能提供2~4小時的播放時間。一旦電池耗盡,耳機須要重新充電才能再次使用。
目前,最先進的TWS耳機會配備充電器盒,用於為電池充電,而不是將電線連接至每一耳塞。充電盒包括一個較大電池,且能做為收納空間-因為TWS耳機很小,很容易丟失。因為不用依賴電源插座,所以使用者可以在行進間為充電耳機。這種充電盒/耳塞的設計,是為了確保電池始終滿載電力。如此一來,使用者準備好要健身時,不會沮喪地發現耳機因為沒電而沒辦法使用。提昇使用者體驗的另一個方法,是自動啟動和耳機配對。當耳機被塞入耳朵時,使用者不希望還得等待裝置配對或啟動。這應該是一個無縫過程,使用者不用按下任何按鈕就能開始配對。
圖1 系統概圖
增加TWS耳機使用方便性 數據交換須更有效率
為了使標準TWS耳機更聰明且更方便使用,有一個要求非常關鍵,就是充電盒底座和耳機之間的數據交換。如果充電盒感測到耳機的電池狀態,它可以自動開始為耳塞重新充電。由於永遠在線的微控制器單元(MCU)會造成靜態電流消耗,因此這種連續的再充電過程是必要的。反之亦然,如果耳機偵測到充電盒沒電了,它可以透過藍牙連結,自動通知使用者為充電盒電池充電。
對於自動啟動和配對,智慧連結也是有好處的。當充電盒盒蓋被打開,充電盒可以通知耳機,則耳機會從睡眠模式中被喚醒,並開始準備藍牙配對過程,使用者毋須按下耳機上的按鈕就能啟用它們。
如同用戶體驗的強化,充電盒和耳機之間的連結可以促成更好的工業設計、軟體更新、耳機個性化(名稱、等化EQ數據等),也能將音樂資料傳送至耳機,在此僅列出幾個市場上的應用案例,這些產品的功能豐富且擁有差異化特性。
為了更加清楚地了解相關技術,可深入挖掘並仔細查看此一系統,如圖2所示。
圖2 區塊詳圖
就充電盒這部分來看,最重要的,當然是鋰離子電池和隨附的充電器可以透過連結至USB插座的標準5V電源來為電池充電。電源管理區塊(如線性穩壓器LDO和DCDC轉換器)將所需的電源電壓分配給微控制器(MCU),以及充電盒中的其他裝置。必須使用專用的5V電源為耳機供電,以便為它們的電池充電。永遠在線的MCU是做為充電盒的中央控制單元,通常連結至其他數個感測器(蓋子偵測、耳塞偵測等),並連結至充電器以接收充電盒電池狀態更新。
在觸發事件(例如打開蓋子、插入耳機或耳機發送請求)發生之後,它會交換所需資訊或將指令/數據發送至耳機。在耳塞這部分,拓撲基本上非常相似,但是當然還需要藍牙系統單晶片(SoC)。耳機的MCU直接與充電盒的MCU通訊,來回交換資訊。在感測器部分,還有用於耳塞插入偵測的接近感測器、加速感測器、用於健身設備的心率感測感器、溫度感測器和觸控感測器等。
如圖2所示,充電盒和耳機的智慧功能有賴多個接腳來實現。這項事實帶來了一些缺點,若要提高客戶的接受度,TWS解決方案的體積不能比其他有線競爭方案大上太多。因此,要在耳塞上放置額外的極點(Pole),總是必須在空間和功能之間有所妥協。此外,如果需要在耳機上放置幾個極點,對於設計和外觀也是會帶來不好的影響。當然,選擇之一是採取藍牙低功耗連結(BLE)鏈路,但這又會顯著影響物料清單成本,並且增加軟體方面的工作負荷。
一種比較優雅的折衷方案,則是強化標準功能並強制兩個極點用於耳機充電(接地GND和5V)。如果擴展雙線連接的功能,允許耳機充電的同時能和耳機通訊,則可以在不犧牲物理空間或設計期望的情況下,實現所有智慧和使用者友善的功能。專用應用程式可以進一步改善最終的用戶體驗,由於耳機現在能夠為任何智慧裝置提供大量資訊,因此這些應用程式可以發揮得更好。以下列出一些範例:
.左側電池狀態
.右側電池狀態
.配對狀態
.左右耳塞名稱或是否匹配
.溫度
.檢查充電盒的軟體更新
.充電盒電池耗盡的通知(尤其是更換電池)
為了結合以上列出的功能,需要對圖2進行一些修改,這會使得系統變得稍稍複雜一些。我們需要找到一種方法來利用5伏電源訊號線,使得電力和數據能利用同一條訊號線進行傳輸。
圖3所示是一個可行且簡化的時序圖,其中顯示了5V電源訊號線,帶有直接調變到訊號線的數據。主機端提供5V電源傳輸到客戶端,以對電池充電,且客戶端能調變可以傳輸至主機端的數據。在理想情況下還可以實現半雙工通訊,其中客戶端和主設備共享單一電力線以交換調變數據,以便能夠在充電盒和耳機之間交換數據。
圖3 利用5V電源線進行數據通訊的建議
強化電阻設計以縮短充電時間
為了正確實現這種單線通訊原理,我們需要採用多種新系統區塊來取代圖2所示的雙串列通訊介面訊號線。在主機端,實現這種調變原理的最簡單方法,就是採用一個線圈來抑制高頻調變內容,以及採用一個調變電阻器,將電壓降調變至5V電源訊號線。
除了線圈之外,還可以利用一個簡單的電流槽(Current Sink)來做為數據調變器。在設計這樣的系統時,重點是要在調變電流和調變電壓電平之間找到良好平衡,以確保系統對於外部電磁干擾有較強的免疫力。另一方面,所使用的調變電流也會影響通訊系統的總功耗。
除了絕對調變電流之外,另一個棘手但重要的參數是它的迴轉率(Slew Rate)。陡峭的電流斜坡可能會導致電磁輻射,進而造成行動電話、藍牙或FM收音機的接收問題。設計必須符合法規,否則最終產品可能無法獲某些市場的銷售許可。此外,調變器也是線路讀取器(Line Reader),用來讀取客戶端設備的調變數據,在圖4中以深色表示,而淺色數據則表示由主機端產生並被發送至客戶端的數據。
圖4 半雙工調變協定範例
在這個協定中,每個幀(Frame)被分成64個時段(Slot),將30位元的數據從主機傳送至客戶端,反之亦然。每個幀都以主機產生的同步脈衝開始,這是客戶端同步其時脈所必需的,這是因為主機端和客戶端並不共享相同的時脈,因此客戶端需要從數據流和同步脈衝提取時脈。
在幀的另一端,客戶端使用主機的同步脈衝終止每個幀,以指示兩個設備同步。毋庸置疑,這個範例需要一些預同步排序,它可能是主機檢測電路的一部分。客戶端的這個區塊是必要的,以確保唯有主機端和客戶端都連結時才會進行數據調變。基於這個目的,一個可行的解決方案是:如果客戶端連結至電源終端,則主機端開始發出脈衝以進行探測。一旦啟動同步偵測器(Startup Sync Detector)偵測到同步脈衝,它就可以喚醒耳塞內的MCU,以開始響應同步脈衝,並指出有效客戶端的存在,然後開始同步彼此。線路讀取器和數據調變器實現了與主機端相同的目的-從主機讀取數據和傳輸數據。
線圈LCLIENT和RMODC被用於阻止高頻內容並將數據調變至電源線。此外,電阻有助於獲得更好的訊號完整性,但如果系統中有更長的訊號線,則更有關係。 針對於短訊號線路,傳輸線和PCB不需要阻抗匹配。當仔細檢視傳輸線,另一個更重要的考量是直流電阻。為了減少TWS耳機的充電時間,重要的是要保持較低的直流電阻以避免較大的電壓降,因為較大的電壓降可能會導致充電器電流減少,這是由於充電輸入端的低輸入電壓所致。特別是小型線圈通常會提供高電阻,這與我們要將電阻保持在最低水準,以最大化充電電流且盡可能縮短消費者充電時間的目標背道而馳。
POW:COM降低智慧TWS開發難度
當然,TWS系統的進化始於其所擁有的各種特性和外型設計。然而,歸功於強勁及快速成長的市場競爭,以及不斷要求突破物理設計極限的嚴苛客戶,TWS將很快達到頂峰。小型化與延長電池壽命的結合,是確保TWS系統能夠在每個人的生活中占有一席之地的關鍵,甚至是無聲無息地進入。
這些關鍵要求導致被提出的實作架構面臨了一個共通問題,如圖5所示。對系統而言,整合所述通訊介面(線路讀取器、時脈提取單元、數據調變器、啟動同步偵測器)的必要區塊,當然不是一件容易的事。考慮到小型耳塞內部既有的尺寸限制,不太可能在最終產品中使用離散元件。此外,系統存在一些既有的複雜性,因此開發需要對於類比和數位設計方面有良好的理解和經驗。對於許多耳機公司而言,這些需要付出的心力,足以讓他們打退堂鼓,並繼續容忍增加額外幾點的壞處,或者就是簡單地不在他們的系統中添加任何智慧。
圖5 雙線電源和通訊區塊圖
為了降低開發智慧TWS系統的門檻,半導體業者ams AG宣布推出POW:COM系統。它由AS3442(主機設備,充電盒內)和AS3447(客戶端設備、耳塞內)組成,增加了更多功能,使得產品開發無須額外耗費太多精力和時間。
AS3442/47的介面是一個標準的I2C介面,可以減少整合工作,而兩個設備之間的通訊是一個量身定做的通訊介面,可以滿足前面提到的技術要求。該介面提供1kBit/s的淨數據傳輸速率,此數據傳輸速率包括所有必要的開銷以及錯誤處理,以傳輸無錯數據,例如電池狀態,序列號或使用者名稱等。
使用簡單的I2C指令,數據能在充電盒和耳機之間來回交換。在AS3447內部,可以使用專用的記憶體空間(「郵箱交換註冊器」)來更新,例如電池電壓電平註冊器。如果耳機內的MCU更新註冊器的數值,則充電盒會自動取得中斷並能夠讀取該數值。如此一來,充電盒MCU始終能夠知道耳機的電池電壓,並可以決定是否需要重新充電。
當然,如果充電盒電池沒電且需通知耳機,則程序是相同的,只是方向相反。除數據交換功能外,此裝置還提供多種通用型輸入輸出(GPIO),可用於喚醒或控制外部設備,如MCU、藍牙SoC、外部電池充電器、感測器或LED等。很明顯地,如果使用POW:COM系統,而不是使用如前所示的多個離散功能區塊,則系統的複雜性會大幅降低。將AS3442和AS3447整合至TWS中,這讓系統設計人員能夠輕鬆實現智慧TWS系統,迎合小型化和延長電池壽命的趨勢。
(本文作者皆任職於ams)