封面故事

人工智慧(AI)無疑是監控產業未來發展的關鍵，其應用也愈加普遍，民間、政府單位皆紛紛導入智慧化的監控系統提升效率及提升安防等級。例如新北市警察局引進「違規停車自動偵測執法系統」，24小時在新北市板橋車站的機慢車優先道進行自動偵測，只要違停屬實，不再勸導、一律舉發，預定2019年1月起正式施行執法。 據新北市警局指出，此一系統是使用雷射偵測及車牌辨識系統，24小時自動偵測違規停車，自動蒐證違規車輛影像，傳送逕行舉發系統，減少人力作業，預定於2019年1月正式施行執法；若成效良好，將擴大在全市違規停車嚴重路段規畫辦理。除了在板橋車站引進違規停車自動偵測執法系統，新北市警局同樣也在萬里區萬里隧道實施區間平均速率科技執法，在進、出口設置偵測設備，記錄車輛進出的時間，換算通過該路段時間及通行速率。 除了政府單位，也有愈來愈多的民間企業開始使用智慧監控系統，以提升安全維護。像是美國流行歌手泰勒絲(Taylor Swift)便於今年5月的洛杉磯Rose Bowl體育館演唱會中導入人臉辨識系統，避免跟蹤狂混進會場中。從這兩個案例可看出，智慧監控愈來愈受各界的重視，其需求也跟著水漲船高。 監控市場續成長　裝置AI化成趨勢 根據市場調查機構Marketsandmarkets調查報告指出，影像監控的市場產值，將以每年13.1%複合成長率的速度成長，從2018年的368.9億美元，成長至2023年的683.4億美元。其主要驅動因素在於政府及公共安全應用方面調查，使得數位網路型攝影機、消費型DIY設備及偵防用攝影機的需求增加。 報告指出，網路影像監控系統的產值成長，主要是因為市場採購趨向從類比(Analog)走向數位網路型(IP)系統。網路影像監控系統的主要優點包括畫質更清晰、系統可高度擴充、容易安裝，以及容易網路連線及整合。 像是連網型的機種，用現有的網路就能連線整合使用，配合設備基本提供的軟體，可做到影像分析、網路管理及雲端儲存。因此，數位網路型監控系統未來會以快速的速率成長，而攝影機內建的功能，以及儲存設備產業的技術都將更進化；而AI，更是提升攝影機效能，使其實現更多應用的最大關鍵。 對此，Western Digital表示，隨著矩陣數學運算和算法的進步，機器學習(ML)與深度學習(Deep Learning)技術逐漸應用於監控市場之中。機器學習可被訓練，以識別模式、形狀、顏色、聲音、振動、溫度以及壓力等細微差別和差異， 這對於即時檢測和識別十分重要，使得臉部辨識應用日益完善，以進行高級識別、驗證、搜索、預防和救援。至於深度學習，透過大量的監控影像和訓練之後，搭載深度學習的監控系統便可有效的進行對象和行為模式分析，進而提供更有效的數據。 Arm市場行銷高級總監Rhonda Dirvin(圖1)也指出，在監控裝置中導入AI將會產生十分巨大的影響，特別是現今越來越多的智慧從雲端移到終端。廣域監控(人群和交通管理、智慧零售、智慧監控)和屋內或室內監控(人員偵測、辨識、存取控制、停車管理)，都將因AI的導入而受益。 圖1　Arm市場行銷高級總監Rhonda Dirvin指出，AI將會對監控裝置帶來十分巨大的影響，同時現在也有越來越多的智慧功能從雲端移到終端。 Rhonda Dirvin進一步說明，例如，在廣域監控中，終端偵測和推論實現了更實用的即時訊息提取，使得這類系統的管理更加強大，且更不易出現人為錯誤，在此類系統拓展終端智慧也更有效率。又或對於家庭或室內使用情境，終端智慧可讓系統更加安全和本地化；像是可以通過在家中本地運作的臉部辨識來打開家中大門，而不是在雲端中運作。 總而言之，安防需求的增加，推升了影像監控市場成長，而要實現更高的監控效率，AI可說是不可或缺的關鍵技術；一旦增添了AI功能，使安防監控系統更加智慧化，不僅效率更佳，也能有效降低人力成本，因此，監控AI化可說是必然的發展趨勢。 技術變遷/消費需求　AI監控趁勢而起 眾所皆知，影像監控系統每天都會產生大量的影像與事件資料，但這資料數據只有20~40%是有意義的，其餘都是無用的影像或誤報的事件資訊，也因此，導入AI針對影像進行自動分析、識別、跟蹤、理解和描述，藉此提升效率並減低人力成本的需求明顯增加。 晶睿通訊研發副總馬士毅(圖2)表示，事實上，監控錄影其實是件很無聊的事情，因為不是常常都有狀況發生。在錄影過程中，大概有八到九成的時間是不會有事的，當有事情發生時，才倚賴人工方式將監視帶子調出，對事件發生時段進行檢視。也因此，如何將監控系統智慧化，使其能有效地在事情發生時能迅速通知、警示，同時也減少人力，是監控產業期望實現的目標。 圖2　晶睿通訊研發副總馬士毅說明，場景、演算法和算力為智慧監控三大要素，科技進步使得演算法和算力不斷提升，因而能導入AI實現智慧監控。 馬士毅進一步指出，過往之所以無法實現智慧監控，最大原因莫過於是演算法能力不夠強。智慧監控共有三個要素，一個是場景，例如停車場、商場、辦公大樓等；第二是演算法，像是如何運用機器學習、深度學習進行數據處理，並有準確的分析結果；第三個要素就是演算能力，也就是這演算法和硬體處理器的運算效能夠不夠強大。 馬士毅說明，如上所述，智慧監控的場景一直存在，但過往礙於演算法和演算能力不夠成熟，因此遲遲無法實現。然而，隨著科技進步，晶片製程不斷提升，加上AI興起，使得不僅是監控產業，其他領域也積極投入，像是汽車、工業等。在各行各業的推波助瀾之下，IC、演算法成熟度加速累積，因而使得智慧監控應用得以實現，且如雨後春筍般冒出，而未來更智慧的監控設備勢將愈加普及。 對此，索思未來科技(Socionext)影像處理事業部應用工程科經理陳哲鋒(圖3)也認為，監控系統於設計上已然改變，不論是居家應用、商場百貨，或是交通等領域，監控設備不再是過往的單純錄影，待事件發生時再回看進行搜索，而是會有更多智慧化的功用在其中，像是臉部辨識、動作偵測等。 圖3　索思未來科技影像處理事業部應用工程科經理陳哲鋒提到，在消費者希望監控產品能有更多附加價值的情況下，智慧化功能便逐漸增多。 陳哲鋒指出，隨著科技進步，消費者的購買需求也會隨之改變。過往消費者對於監控設備的要求多在於高效能(如畫面清晰)；現在則希望這些設備還能有其他的「附加價值」。 陳哲鋒說，試想一下，若家中IP攝影機具有臉部辨識功能，當親朋好友來臨時便會立刻發出通知，通知客人身分；或是當陌生人在家附近徘徊時，能立即發出警示。這對消費者而言，不僅實用，也方便，而這也是所謂消費者對監控系統所期望的「附加價值」。因此，使得越來越多監控系統業者紛紛於產品上增添附加功能，智慧化趨勢便日益明顯。 智慧監控應用增　交通/零售/安防為三大市場 上述提到，監控系統AI化趨勢日益明顯，其應用也逐漸浮現，如交通管理、智慧零售，或是和屋內或室內監控等。對此，建騰創達董事長暨執行長朱伯倫(圖4)表示，目前AI智慧監控所要監測的事物不外乎可分成四大類，分別為人、臉、車，以及車牌識別(Automatic License-plate Recognition, ALPR)；也因此，和這四類較為相關的應用領域，像是零售、交通、商業建築等，會是未來智慧監控發展較為快速的領域。 圖4　建騰創達董事長暨執行長朱伯倫表示，要搶得AI商機，不能再以尋求差異化為主，而是要從應用服務角度出發，滿足客戶需求。 以零售業為例，耐能智慧行銷業務資深經理陳學佑指出，零售業者導入智慧監控系統有兩大方向，首先是打造無人商店，例如7-ELEVEN的「X-STORE」及亞馬遜(Amazon)的「Amazon Go」等；其次便是希望能藉此進行客群分析，進而實現「精準行銷」。也就是運用AI監控系統，除了紀錄來店人數，監看現場狀況之外，同時紀錄客人的相關資訊，不一定需要知道客人的身分，但可透過數據分析得知是否有固定來客，以及這些客人是否有品牌忠誠度；若有的話，店員便可進行技巧性推銷，推薦客人有興趣的產品。 至於交通方面，馬士毅指出，AI的出現使得交通監控的需求也開始產生改變。交通監控不再只著重錄到的影像，重點開始轉向背後所獲取的資料。監控系統不僅僅是單純錄到車輛通過的影像就行，於車輛通過時也同時須得知其車牌號碼、車型等，這就是所謂的結構化監控。也就是不單單是看車流數量，或是影像畫質好不好，而是要看懂其背後的數據，才能做出更有效的判斷和決策。 當然，傳統安防領域也仍是AI監控的重要市場。台灣索尼課長葉沛青指出，對於智慧監控需求一般而言，還是以警政系統的安全維護及智慧辨識為主。促成此變化的發展趨勢在於，針對日新月異的犯罪手法，傳統式的監控系統不斷在更新其功能，透過智慧識別，能節省人力，在更短的時間內分析出所需的資訊。這對於某些業主(如零售店、家庭)而言，無疑是更有效的安防監控工具。 搶占AI監控商機　應用服務為主軸 綜上所述，AI將為監控產業帶來翻天覆地的新變化，其應用需求也逐漸高漲；然而，對於監控業者而言，AI的興起雖帶來了新商機，但也意味著新挑戰隨之而來。 朱伯倫說明，商場、零售店等終端業者之所以會導入AI，其原因不外乎是增加營收、減少成本，以及降低風險，以得到更多的投資回報率(Return On Investment, ROI)。也因此，監控業者不能抱持「尋求差異化」的思維，而是須以「應用服務」的角度出發，協助客戶達到更多營收、更低成本、更易管理風險的目標。 朱伯倫進一步指出，尋求技術差異化偏向製造業的思維，也就是打造一個具獨特性的產品(可能是價錢最低、效能最好等)力抗市場眾多競爭對手，進而讓顧客買單；然而，這種差異化並非是永遠不變的，因為技術每天在進步，或許在短短幾個月內，產品之間的優勢或獨特性便會相差無幾。 也因此，對於監控業者而言，在逐漸攀升的AI監控商機中，要占有一席之地，便該從「應用服務」的角度切入，以客製化的支援與服務滿足客戶的三大主要需求，也就是賺錢、省錢和管理風險。 朱伯倫表示，應用服務和客製化都不是新的概念，對於監控業者而言卻是新的挑戰。原因在於，這考驗業者了不了解終端產業的需求、運作，以及在了解之後有沒有相對應的能力進行服務與技術支援。以該公司為例，除了提供監控系統相關的軟硬體之外，更重要的還包括售後的服務與支援，例如數據分析、伺服器資料管理等。換言之，化繁為簡，不再執著於尋求產品、技術的差異化，而是去思考如何實現更智慧的應用，提供最有效率的解決方案滿足客戶在ROI上的需求，這是目前所有監控設備業者應了解的觀念，同時也是新的挑戰。 對此，Western Digital也認為，AI監控的興起，對於製造商和安裝商而言，雖說有更多的機會可提供和安裝複雜設備和系統，但更重要的是，他們更須了解數據在整個營運過程中所扮演的角色，因為有了數據，才使AI成為可能。所以，要如何獲取數據、又該捕獲哪些數據，且該如何消化、解釋、整合不同數據，還能呈現準確的結果，遂成為監控製造商、安裝商在AI世代脫穎而出的關鍵要素之一。

汽車雷達通常會遭受拒絕式或欺騙式干擾。拒絕式干擾會致盲因而損害車輛雷達。這種技術會降低訊號雜訊比，導致目標檢測的概率降低。另一方面，欺騙式干擾會讓車輛雷達「認為」存在虛假目標，使車輛雷達失去追蹤真實目標的能力，故而車輛的行為受到嚴重影響。 這些干擾可能源於汽車雷達之間的相互干擾，或者是使用廉價的硬體簡單地將強連續波(CW)訊號指向車輛雷達而故意發生的攻擊。雖然目前的避干擾技術可能足以因應這些情況，但隨著雷達感測器的激增，汽車將會需要使用彈性類型的緩解技術，或者此類技術與避干擾方法的結合使用。相關彈性技術包括時頻域訊號處理或複雜雷達波形。 依據雷達波形判定有無干擾情況 雷達波形是判斷感測器在有干擾情況下性能的關鍵系統參數之一。當今77GHz頻段的汽車雷達主要使用FMCW型波形。在FMCW雷達中，CW訊號在射頻段的頻率上線性掃描。圖1顯示了一個FMCW Chirp序列(CS)波形例子。 圖1　FMCW CS示例 回波訊號的頻率差(fb, 拍頻)與到目標的距離R成比例，可透過以下公式(1)確定： 公式(1) 密集環境產生之干擾影響 在密集射頻環境中，當FMCW雷達感測器在頻帶的相同部分中工作時，就會發生干擾。一個典型迎面而來的汽車干擾範例參見圖2。 圖2　a為FMCW拒絕式干擾；b為FMCW欺騙式干擾。 拒絕式干擾 落入接收機頻寬的任意FMCW型強干擾訊號會提高受害雷達的本底雜訊。這種拒絕式干擾可能導致小目標(即雷達散射截面(RCS)較小)因為SNR很差而消失。拒絕式干擾也可以是故意為之，簡單地將一個強CW訊號射向受害車輛FMCW雷達就能做到。對受害雷達的影響類似於FMCW干擾情況(圖2)。 欺騙式干擾 如果干擾訊號掃描是同步的，但與受害雷達一同延遲，那麼其影響將是在固定距離產生欺騙性假目標，這種技術在電子戰干擾機中很常見。類似類型迎面而來的汽車雷達將成為非故意的干擾機，然而，受害雷達和干擾雷達之間時間對齊的概率將非常小。小於受害雷達最大距離延遲的干擾機延遲偏移看起來可能像真實目標。例如，200m最大距離要求掃描對齊誤差小於1.3μs，然而，將複雜的類似電子戰的設備安裝在迎面而來的汽車平台上，便可故意開展這種欺騙式攻擊。 更一般地的是欺騙式干擾基於對受害雷達訊號的重新傳輸，不過其延遲和頻率發生了系統性改變。這可以是非相關的(這種情況下的干擾機被稱為應答器)，或是相關的(這種情況下的干擾機被稱為中繼器)。中繼器接收、改變並重新傳輸一個或多個干擾訊號，而應答器是在干擾機檢測到目標受害雷達訊號時傳輸一個預定訊號。 基於中繼器的複雜攻擊通常需要數位射頻記憶體(DRFM)。DRFM能夠執行協調距離延遲和多普勒波門拖引攻擊，因此，它會維持虛假目標距離和多普勒特性以欺騙受害雷達。 干擾緩解技術 基本的雷達干擾緩解技術主要依賴於避干擾方法。其目標是降低空間、時間和頻率重疊的可能性，例如： ．空間： 使用較窄電子掃描波束可降低干擾風險，遠端汽車巡航控制(ACC)雷達典型視野為±8O，儘管如此，強干擾訊號仍可透過天線旁瓣造成有效干擾。 ．時間： 隨機生成FMCW啁啾斜率參數以避免週期性干擾。 ．頻譜： 隨機生成FMCW啁啾起始和停止頻率，以降低重疊和干擾的概率。 隨機化的基本方法會避免與其他雷達意外同步，但是在密集射頻環境中可能不那麼有用。因此，越來越多的雷達感測器需要更複雜的彈性技術來緩解干擾。 檢測並修復為另種避干擾方法 另一種避干擾方法是利用訊號處理演算法修復接收到的波形。時頻域技術可以有效應對拒絕式干擾攻擊，在迎面而來的汽車FMCW干擾情況下，干擾機掃描所有頻率槽的時間非常之短。這種快速時變訊號在常規FFT域中表現為升高的本底雜訊，時頻域訊號處理技術將該訊號轉移到另一個域，與FFT域相比，在該域中更容易濾除干擾(圖3)。 圖3　雷達回波IF波形的FFT和STFT域 對於時變訊號，短時傅立葉轉換(STFT)比常規FFT能提供更多資訊，基於STFT的技術可用於消除窄帶干擾；STFT基本上是讓一個視窗移動通過訊號，以獲取視窗區間的FFT。在頻域中對訊號進行濾波以去除干擾分量，然後將其轉換回時域。圖4顯示了重疊射頻啁啾序列的典型FMCW干擾情況，以及由此產生的STFT域中的IF拍頻訊號。 圖4　STFT域，左為FMCW雷達和干擾機，右為IF域。 可以看到，圖4的右側顯示了IF域，其為雷達①和干擾②訊號混頻的最終結果。水平線表示目標，而V形垂直線表示存在干擾訊號。類似或相反方向的干擾FMCW，甚至類似CW的慢速啁啾，對IF訊號有類似的影響。在所有這些干擾情況中，快速移動的V形IF訊號會提高常規FFT域中的本底雜訊。可以使用基於幅度的遮罩來濾除STFT域中的干擾訊號。當然，前提是受害雷達前端和量化部分具有足夠的動態範圍來同時線性地處理較強的干擾訊號和較小的預期目標訊號(圖5)。 圖5　STFT域中基於幅度的遮罩。 圖5上方圖像顯示了一個強干擾訊號，而下方圖像顯示了處理後的STFT。在有強干擾的情況下，如上方圖像所示，多個真實目標不可見。在下方圖像中，V形干擾訊號被消除；當轉移回時域時，低SNR目標現在已可辨識。在拒絕式干擾情況中，可以利用基於STFT的干擾緩解技術來應對強干擾，不過，針對欺騙式干擾攻擊，單憑STFT無法驗證返回訊號是真還是假。 運用加密射頻以驗證訊號真實度 降低中繼器欺騙式干擾攻擊影響的基本對策是使用低概率攔截(LPI)雷達波形。LPI雷達的主要目的是將輻射能量擴散到很寬的頻譜上以規避檢測，通常採用准隨機掃描、調製或者是跳頻序列。FMCW是一種LPI波形，如果將相位編碼或是加密引入頻率啁啾，則可以進一步降低DRFM攔截汽車雷達訊號的機率。 每個雷達感測器獨有的加密射頻特徵可以驗證返回訊號的真偽。圖6顯示了一個使用案例，其中兩個相同雷達(安裝在不同汽車上)之間有頻率偏移和延遲，在受害雷達中產生一個假目標，干擾雷達與受害雷達在時間上是對齊的(相同的啁啾斜率且偏移較短)。 圖6　存在頻率偏移和延遲的相同雷達所引起之干擾 在這種情況之下，相位編碼FMCW雷達可以提供很高的抗干擾強固性。使用正交碼還能讓MIMO雷達操作變得可行，從而支持多個波形同時發射。而編碼要求則是包括以下幾點： 1.碼長：目標是利用短序列實現最小距離旁瓣位準。1024的PRN序列長度導致峰值旁瓣電平(PSLL)約為30dB。可以優化發射碼和接收濾波器權重，以SNR為代價來改善PSLL。 2.良好的交互相關特性：為實現感測器之間的良好隔離，一個集合的成員的交互相關係數應為零。 3.抗多普勒效應能力：相位編碼雷達性能可能受多普勒頻移的影響，二進位碼對多普勒效應的耐受能力差，多相碼的性能衰減速度比二進位碼要慢。 4.可用的不同碼數量：規模大的比較好，可以為每個雷達感測器分配唯一編碼。 圖7顯示了無相位編碼的雷達回波。干擾訊號顯示為一個假目標，當利用PRN序列對發射機FMCW波形進行相位編碼時，可以抑制干擾訊號，如圖8所示。 圖7　未對真偽目標進行相位編碼的雷達回波 圖8　有和無相位編碼之雷達回波 這種方法會影響動態範圍。然而，雷達訊號處理器可以對幾個啁啾訊號使用相位編碼FMCW以標記假目標，然後切換回正常操作。 強化雷達抗干擾能力　緩解技術不可或缺 使用先進訊號處理演算法和複雜波形生成技術，可以緩解擁擠汽車雷達感測器環境中的干擾。基於STFT的訊號處理技術可用來因應拒絕類型的攻擊。相位編碼FMCW借助處理增益和避免攔截措施，對非相干和相干欺騙式攻擊均提供額外的抵禦層，表1是對緩解技術的總結。 上述針對汽車雷達的干擾緩解原則也適用於其他雷達感測器環境，例如機器人、道路收費、GPS、無人機著陸或防撞系統。目前，汽車雷達感測器在非合作模式下運行，彼此之間不通訊。雖然合作運作模式需要整個產業協調，但雷達感測器之間的仲裁可協助解決干擾問題。 包括感測器合作在內的未來雷達概念將是通訊節點和雷達感測器的融合。使用複雜波形的未來雷達也可以將資訊包含在雷達訊號中。同一硬體可以同時用於雷達和通訊(RadCom)。RadCom為雷達和通訊功能同時執行的單一系統，特性包括： ．多用戶能力，無干擾。 ．利用OFDM或類似通訊碼對雷達訊號進行編碼，為在雷達訊號中包含資訊提供了可能性。 ．基於OFDM的雷達發射訊號使得二者可以同時進行。 基於上述原因，汽車雷達供應商積極研發相關解決方案，以ADI為例，該公司旗下5G毫米波收發器訊號解決方案具有超過GHz的頻寬和波束引導能力，可能成為RadCom系統概念的潛在候選者。像是Drive360 28nm CMOS雷達平台，支援多種高階訊號處理整合，甚至是自訂IP整合，使設計人員能夠區分其系統，而且搭載高整合電源管理輔助晶片。該平台可使一級供應商產品和原廠產品具備優良的性能，以打造可靠的解決方案。 (本文作者為ADI資深射頻系統工程師)

5G世代正席捲而來，大幅改善了4G的功能。隨著5G NR(New Radio)標準初始版本(納入3GPP Release 15規範中)於2017年12月首次發布，其實體層規格也逐漸成形。第15版規格主要著重於增強型行動寬頻(eMBB)和超可靠、低延遲通訊(URLLC)，以實現超快的資料速率，並提供超低延遲的無線通訊。 這些新規格為裝置和元件設計人員帶來了新的挑戰。除須根據新標準進行設計外，還須驗證各種測試案例的協定，並且驗證射頻效能，以便提供預期的服務品質。 以上所述的這些因素，使得量測變得更具挑戰性。大規模MIMO(Massive MIMO)和波束控制技術的興起，帶來了波束管理的挑戰；而毫米波(mmWave)頻率的應用，則對訊號品質構成挑戰。此外，過去使用纜線進行的測試，現在則須透過空中介面(OTA)來完成，這一切都使得驗證變得更加困難。 雲端運算、人工智慧(AI)和機器學習、擴增與虛擬實境、物聯網，以及全球數十億個連接裝置等新興技術，正以前所未有的速度推動無線通訊系統的發展。5G NR適合那些應用？5G技術旨在提供更快速、可靠和幾近於即時的連接，最終將讓所有人緊密相連。人們可即時體驗線上活動和遊戲；手機和視訊通話可以拉近每個人的距離；而具人工智慧的智慧型裝置則可為每個人打造客製化和個人化的環境。 5G NR實體層部署是關鍵 5G NR預計將與4G一同運作，甚至利用4G用於非獨立模式(NSA)中的資料和控制平面的核心網路。專家預測5G、4G和Wi-Fi將共存於相同的載波，並利用免許可頻段來增加6GHz以下頻段的容量。5G NR第15版規格(R15)為實現未來5G通訊的靈活性打下了基礎。實體層是採用5G NR的第一步，它非常重要，因為它定義了組成無線訊號的結構，以及訊號透過空中介面進行通訊的方式。 在實體層中部署裝置設計的挑戰包括： ．靈活的時間和頻率間隔可實現低延遲，但它伴隨著複雜的通道編碼、訊號品質挑戰和無數的測試案例。 ．頻寬成分(Bandwidth Part)是有效利用頻譜的關鍵，但它也帶來了新的共存問題。 ．Massive MIMO和毫米波波束控制技術可實現更高的傳輸速率和更大的容量，卻也帶來了波束管理的新挑戰。 ．毫米波頻率可提供更大的通道頻寬，但是在訊號品質和OTA測試需求方面帶來新的挑戰。 5G NR技術優勢多 NR R15規範了一個新的無線電，以實現更高資料傳輸速率和低延遲的使用案例。實現更高資料傳輸速率的關鍵是，增加高達52.6GHz的毫米波頻譜。在這些較高的頻率上，有更多的連續頻譜可用於經由通道傳送更多的資料。R15規範了高達400MHz的最大載波頻寬和多達16個可聚合成800MHz頻寬的子載波。另外，時槽結構的靈活性和可擴充性，將有助於支援5G多元的新使用案例。圖1顯示出不同的規格，對於提供靈活且可擴充的實體層有何幫助，並且顯示5G NR的明顯優勢。 圖1　5G NR R15的技術及其優勢。 5G NR定義循環前置碼正交分頻多工(CP-OFDM)可作為下行鏈路(DL)和上行鏈路(UL)的調變格式(或波形)。CP-OFDM已廣泛用於DL傳輸，但仍極少用於行動裝置的UL傳輸。在UL和DL中使用相同的波形，有助於在未來的版本中實現更簡單的裝置到裝置通訊。延遲擴展正交分頻多工(DFT-s-OFDM)也被指定為UL的候選波形。它使用單一傳輸，在功率受限的情境中非常好用。 不同於4G，NR允許使用可擴充的OFDM參數集(μ)，其中子載波間隔不再固定為15kHz。使用NR時，子載波間隔由2μ×15kHz子載波間隔控制。15、30和60kHz子載波間隔用於較低頻段，60、120和240kHz子載波間距則用於較高頻段。可擴充的參數集支援可擴充的時槽持續時間，以便最佳化不同服務等級的傳輸速率、延遲或可靠性。在較高頻率下，較大的子載波間隔也有助於提高波形的穩健性，因為在毫米波設計中，整合的相位雜訊可能是個問題。 圖2顯示不同子載波間隔，及相關傳輸時間間隔(TTI)如何縮放時槽的大小。OFDM系統使用循環前置碼(CP)來減輕通道延遲擴展和符號間干擾的效應。CP藉由同一符號的開始處重複符號的結尾，來提供緩衝以保護OFDM訊號免於遭受符號間干擾。雖然這樣會降低可獲致的資料速率，但可在整個CP長度中完全消除符號間干擾。在5G NR中，隨著子載波間隔持續改變，循環前置碼長度也相對應地擴大，因此可根據通道條件適整CP長度。 圖2　子載波間隔和持續時間的關係。 低延遲迷你時槽實現URLLC 超可靠的低延遲通訊(URLLC)是三種主要5G使用案例之一，它是一部分透過迷你時槽實現的。LTE傳輸遵循標準的時槽邊界，但它們並未針對最小延遲進行最佳化。圖3的標準時槽具有以深色標示的14個OFDM符號。隨著子載波間隔增加，時槽持續時間則相對減少，如淺色方塊所示。迷你時槽的持續時間比標準時槽短，並可位於時槽內的任何位置。迷你時槽可以是2、4或7個OFDM符號長度。迷你時槽可提供低延遲的有效酬載和立即啟動時間，毋須等待時槽邊界的開始。 圖3　子訊框內的時槽和迷你時槽及相關的時槽持續時間。 靈活的時槽結構平衡UL/DL需求 NR子訊框結構還允許在相同子訊框內，動態指派OFDM符號鏈路方向和控制。透過這種動態TDD機制，網路可動態地平衡UL和DL流量需求，並在同一個子訊框中包含控制和確認訊息。時槽格式指標(SFI)用於表示時槽中的給定OFDM符號是用於上行鏈路、下行鏈路，或是可彈性使用(圖4)。 圖4　可以混合使用時槽結構以便動態改善流量。 5G NR高頻寬應用多 在LTE中，載波頻寬較窄，最高為20MHz。聚合多個載波可創造更寬的通道頻寬，最高可達100MHz。在5G NR中，FR1(高達24GHz)的最大載波頻寬為100MHz，FR2(高達52.6GHz)的最高載波頻寬為400MHz。頻寬成分是5G NR新增的功能，其中載波可以根據不同用途進行細分。每個頻寬成分都可以有自己的參數集，並且可獨立發送訊號。一個載波可以有混合的參數集，以支援混合的服務，例如節能或免許可頻段中參數集和服務的多工。但是，在給定時間內，只有UL中的一個頻寬成分和DL中的一個頻寬成分處於活動狀態。頻寬成分將支援傳統的4G裝置與使用同一載波的新5G裝置。有了4G、5G和潛在的Wi-Fi多工服務，須盡可能減少頻內和頻外發射。圖5顯示頻寬成分如何支援給定載波中不同服務的一些範例。 圖5　頻寬成分可支援同一載波上不同服務的多工。 Massive MIMO/波束控制提高傳輸速率 就像任何前一代升級案例一樣，傳輸速率是促成5G通訊成功的關鍵。這需透過多種方式實現，包括使用更寬的整體通道頻寬，以允許更多的資料透過空中介面發送；空間多工，其中多個獨立的資料串流在給定的時間和頻率上，透過多個天線發送；並藉由使用增強的通道反饋來提高傳輸速率，因為訊號經過最佳化，並使用進階通道編碼進行傳輸，以提供更高的傳輸速率。Massive...

3GPP組織在2018年發布了首個5G NR標準，5G實現近在咫尺。5G可分為三大應用場景：其中，增強型行動寬頻通訊(Enhanced Mobile Broadband, eMBB)將針對大流量行動寬頻；另一方面，大規模機器型通訊(Massive Machine Type Communications, mMTC)則將針對物聯網應用；超可靠度和低延遲通訊(Ultra-reliable and Low Latency Communications, URLLC)涵蓋了車聯網、智慧醫療等對於低延遲具有高要求的特殊應用。在2019年，電信、通訊產業將出現過去未見的新局面。 諾基亞(Nokia)台灣暨香港澳門、大中國區客戶營運部技術總監陳銘邦(圖1)表示，5G技術演進除了跟標準發布的時程有關之外，應用實現的需求也是關鍵所在。因此，由於NB-IoT、Cat-M等物聯網連線技術已相對成熟，應用設備也已開始布建，所以在發展5G技術的時候，mMTC應用可能將是最晚實現。在2019年，eMBB應用將會率先實現，緊接是URLLC應用。展望2019年，行動晶片大廠高通(Qualcomm)認為，5G將在該年度從一個夢想抱負成為現實的時刻。日、韓、美、中、英等國將在2019~2020年開始(表1)，陸續啟動5G商用服務；該趨勢將帶動5Gㄑ基地台及智慧型手機等需求。 圖1　Nokia台灣暨香港澳門、大中國區客戶營運部技術總監陳銘邦表示，5G技術演進除了跟標準發布的時程有關之外，應用實現的需求也是關鍵所在。 eMBB應用先行　高通/Xilinx準備應戰 回顧2018年，可以看到全球各地進行許多5G試營運。各家營運商皆開始著手測試設備與解決方案，以便更深入瞭解5G功能在實際環境的運作狀況(包括效能、占用空間/功耗以及加值服務)。 賽靈思(Xilinx)通訊業務部門主管總監Gilles Garcia(圖2)認為，整體來說，可以觀察到各界5G部署的準備在2018年持續加溫。其中，南韓在2018年下半年率先開始進行真正大規模的5G部署，緊追在後的包括日本、中國以及紐澳，則將從2019年中開始部署。南韓將在2019年開始推動5G網路商轉，日本與中國則會開始布建5G網路。其中大多數部署都圍繞在固定式無線接取(FWA)，以提高頻寬與增加覆蓋率。Garcia認為，在2019年可期待看到5G從小型基地台(Smallcell)展開布建，在像體育場館這類場所提供更好的使用者經驗。第一款5G手機也應在2019年開始送樣，讓各界開始運行實際的5G服務。 面對2019年即將到來的5G趨勢，Garcia認為其中將遭遇到最重大挑戰會集中在5G手機的部署，讓營運商提供真正的端對端5G應用/服務。需要澄清的一點就是，4G不會消失，營運商仍須持續擴充其4G網路以及部署新的5G設備，藉以提供各種新服務。因此Garcia預測，一些初期的5G網路部署將採用4G網路進行控制，而5G網路則是用來提高資料傳輸頻寬。 另一方面，高通也已於2018年10月在香港舉辦高通4G/5G高峰會，會中發表了最新且最小的5G NR毫米波(mmWave)天線模組系列產品。該款產品與在2018年7月發表的首款毫米波天線模組相比，最新的毫米波天線模組體積縮小25%，更能夠協助行動裝置製造商於2019年推出支援5G新無線電(NR)的智慧型手機及行動裝置，滿足行動裝置嚴格的尺寸需求。 圖2　賽靈思(Xilinx)通訊業務部門主管總監Gilles Garcia認為，各界5G部署在2018年持續加溫，其中，南韓在2018年下半年率先開始進行真正大規模的5G部署。 R16規範將涵蓋URLLC需求 在R15規範中無論是針對獨立組網(Standalone, SA)或是非獨立組網(Non-Standalone, NSA)架構都有規範到，並且皆是以eMBB技術為主。R15規範的目標為，無論是透過SA或是NSA架構，5G上路的第一步皆先滿足eMBB應用情境。目前已進入研究階段的R16標準涵蓋範圍則較寬，除了eMBB之外，也有包含URLLC的特別領域應用。然而，R16要等到2019年才會有比較穩定的版本推出，待R16版本推出之後，大約要等到2020年之後，才能看到終端廠商和設備商推出符合此架構的產品。 Garcia也表示，賽靈思除了深入參與3GPP標準的制定，也投入R16標準化過程，R16標準預計在2019年底至2020年完成。儘管預期R16標準不會在2020年初之前制定完成，但在現場可程式化邏輯閘陣列(Field Programmable Gate Array, FPGA)方面賽靈思也已經準備和客戶聯手進行早期R16建置工作，因此在2019年也勢必會看到一定程度的發展結果。 陳銘邦指出，目前Nokia的方案都已經符合了R15標準，然而，由於3GPP每三個月將進行一次會議，每次會議皆可能針對現有版本更新，因此，Nokia不但必須隨著新版本開發，還需要針對新舊版本進行測試，確保設備互通互聯。 高通也已針對R15標準推出了多項解決方案，同時協助客戶與業界夥伴們進行相關的技術發展。目前R16也進入了研究階段，高通亦表示將與3GPP以及業界夥伴保持密切合作，也持續進行討論。 另一方面，Garcia也指出，由於5G標準覆蓋了範圍極廣的需求與應用，從高頻寬、低延遲、大規模物聯網一直到連網汽車等，因此有非常多的機會提供各類應用價值。為此，賽靈思全力投入於目前的16奈米製程系列方案，以及即將推出的Versal平台，來因應5G極其廣泛的需求。目前採用賽靈思產品進行的R15部署，不需更換硬體就能升級支援R16標準的各項功能。 NSA架構種類多　營運商各有考量 目前全球各國積極建置的5G基礎建設，皆是以NSA架構為主，然而NSA架構也有多種選擇(圖3)，單看營運商的考慮而定，NSA過渡到SA的時程亦是依照各營運商的考量為主。 圖3　5G網路的不同架構 NSA架構是基於4G LTE...

自動駕駛已成為科技產業勢不可擋的其中一項趨勢，各大汽車品牌及汽車電子元件供應商紛紛投入此一領域發展，其市場產值也持續上揚，根據研調機構BCG預測指出，2025年自動駕駛市場產值將達420億美元，而到了2035年自動駕駛車輛將占全球汽車銷量25%。 在市場發展如此蓬勃的情況下，自駕車技術逐漸成熟，搭載輔助駕駛功能的LV1及LV2車型已陸續上市，而車廠和汽車電子元件供應商仍然持續推動自駕車發展進程，致力在2019年開始，推出更多LV2甚至是LV3的車種。 LV1/LV2車款紛問世　車商開始朝L3全速邁進 瑞薩(Renesas)電子車用事業部市場行銷經理何吉哲(圖1)指出，目前市面上搭載先進駕駛輔助系統(ADAS)的車款，多處於LV1、LV2的階段，例如道路偏移警示系統(LDWS)、盲點偵測等功能是屬於LV1，而ACC自動巡航系統和自動煞車等應用則歸類於LV2。然而，在強化行車安全以及提升消費者體驗的驅動之下，車廠和一級供應商(Tier 1)一定會朝著越來越高的規格發展，也就是LV1會加速朝LV2升級，LV2的汽車則是想盡辦法升級到LV3，換言之，從2019年開始，LV2、LV3的車型將會逐漸增多。 圖1　瑞薩電子車用事業部市場行銷經理何吉哲指出，因應安全需求及提升消費者駕駛體驗，各大車廠皆致力發展LV3的車型。 NVIDIA業務協理蕭怡祺(圖2)則表示，自駕車發展已有一段時日，產業期待自駕車能從初期的研發轉為實際應用，因此紛紛朝LV2和LV3的車型進行量產規畫。同時自動駕駛的市場驅動因素仍有增無減，除了安全需求之外，例如東京奧運這類型國際性大型運動賽事，往往是車廠、汽車電子元件供應商展現實力的最佳場所，不論是日系、歐美或中國汽車品牌，都會希望在2020東京奧運上展現自駕車研發成果；因此，此一競爭態勢也成為加速自動駕駛發展的原因之一。 圖2　NVIDIA業務協理蕭怡祺表示，要實現自動駕駛，或達到LV3程度，不僅需要搭載大量高效能感測器，也須結合高運算平台及演算法。 誠如上述，在LV1、LV2車款相繼量產後，各大汽車品牌也動作頻頻，發展LV3的車型。像是Toyota在2016~2021年投入10億美元在TRI發展AI，與Preferred Networks合作高精度圖資，採用NVIDIA新處理器，與Azure雲端運算平台，採用Keymeta衛星天線用於解決大量數據的下載。 或是VW在自動駕駛方面則與LG、NVIDIA等合作，期能在2021年推出具有人工智慧的自動駕駛，在2025年實現自駕計程車隊，2025年以後LV5的車型可以實際進入應用；又或是雷諾計劃在2019年Cilio、Espace車款達成LV2，2021年達到LV3，2022年達到LV4。 ADI大中華區汽車電子市場經理崔正昊認為，從市場落地角度來看，自動駕駛會率先在共用租車、商用車、特種車輛等有限應用場景條件車輛上實現。這些高度重視性能、對成本不敏感的產業市場，將帶動自動駕駛整體市場快速發展，推動技術成熟、硬體成本降低，最後在乘用車市場得以廣泛應用。 另外，隨著自動駕駛設備在工業和智慧農業領域的廣泛應用，如礦場的自卸卡車、農田中的自動駕駛拖拉機及無人機自動澆灌等，社會公眾對自動駕駛技術的恐懼心會逐漸消散，並逐步認可新技術給行車帶來安全和便利、提升社會效率，不用太久，越來越多人將樂於接受並踴躍嘗試自動駕駛技術。 邁向自動駕駛　感測融合不可或缺 眾所皆知，要實現自動駕駛，感測元件如毫米波雷達(Millimeter Wave Radar)、光達(LiDAR)和影像感測器(Camera)等皆不可或缺。何吉哲指出，目前已出廠的新車，越來越多的車款開始搭載ADAS功能，ADAS普及率和滲透率可說逐漸提高。不過，這是單指新車的部分，但在已上路的舊型車種上，大多數的車子仍未具備ADAS功能。然而要達到全自動駕駛目標，除了新出產的車型開始搭載ADAS功能外，舊型車款也應該要增添感測器，從輔助駕駛開始做起，再慢慢轉變成全自動駕駛。 然而，要實現自動駕駛，並不只是安裝感測器後便得以實現，更重要的是如何將各式感測器所收集到的資訊加以匯集並進行判斷，也就是實現所謂的「感測融合(Sensor Fusion)」。感測融合的概念意指同時匯集多顆感測器(相同類型或不同類型)的資訊，進行整合並由中央處理器進行判讀和運算後，做出更快、更好、更安全的車輛控制指令。 蕭怡祺說明，要達到自動駕駛，並且提高自駕車的安全性，需要大量的感測器，且每個感測器的性能也要相當強大，也就是感測器要能明確判斷出偵測到的物體為何(例如一隻貓、一輛腳踏車)，前端的處理須夠準確，接著再透過高效能的運算平台整合、分析感測器收集的大量資料；而要達到此一目標，不僅僅需要高運算能力的處理器，演算法也是另個不可或缺的關鍵利器。 因應此一需求，NVIDIA備有「NVIDIA DRIVE AGX Xavier」，該產品為專為自動化裝置設計的系統單晶片，提供30兆次運算(TOPS)的效能，但只消耗30瓦的電力，並整合了六個不同的處理器，以處理額外和多種不同的深度學習演算法，使自駕車產業得以大量生產，和立即進行測試。 此外，要使汽車達到LV3等級，或是更進一步的LV4、LV5，並不只是單靠一個具強運算效能的處理器就可達成，背後的演算法也是不可或缺。對此，NVIDIA也提供「NVIDIA DRIVE」應用軟體(包含NVIDIA AR、NVIDIA IX、NVIDIA AV等)，以支援融合感應器和認知等重要的自動駕駛功能，且此一開放式解決方案還包含程式庫、工具組、框架、開放原始碼套件和編譯器，供車輛製造商和供應商開發自動化和自駕車應用程式。 同時，擬真模擬也是自駕車實際上路前的重要試驗步驟，因此NVIDIA透過DRIVE Constellation方案在車輛上路前，先測試與驗證自駕平台功能。此一產品可模擬相機、雷達和光達，然後輸入到根據實際上路情況處理資料的DRIVE AGX Pegasus，產生多種自駕車測試情境的數十億英里道路，在部署前驗證硬體迴圈和應用軟體迴圈模擬。 何吉哲透露，因應自動駕駛發展，汽車上搭載的感測器種類越來越多；而感測融合的重點，便在於如何將感測器所收集到的資訊，快速的判斷、分析後，進而下指令給汽車的安全控制系統，讓汽車加速、減速、前進、後退、轉彎或是煞車等。換言之，感測融合的最主要目的是串接「感測」與「安全功能」。 例如奧迪A8的360度主動安全偵測系統(Pre Sense 360O Safety System)，當汽車時速達25km/h以上時，若側邊雷達偵測到有碰撞危險時，會在0.5秒內將撞擊面提高8公分，以車身底部結構較為安全的部位承受撞擊(而非車門)，以減少乘客或駕駛的撞擊損傷。 因應感測融合所需的高效能運算，瑞薩也備有R-Car H3處理器。該產品提供認知運算能力及強化的運算效能，可即時正確處理來自汽車感測器的大量資訊，並可讓系統製造商執行需要複雜處理的應用程式，例如障礙物偵測、駕駛人狀態辨識、危險預測，以及危險迴避。為進一步提升駕駛安全支援系統的速度，該產品亦符合ISO 26262(ASIL-B)汽車功能安全。 賽靈思(Xilinx)汽車事業部資深總監Willard Tu(圖3)則表示，智慧汽車的發展十分活躍，而目前大部分車輛都採用「分散式運算系統」，但最終將轉化為「集中式運算系統」。每家OEM可能都有不同的感測器配置組(攝影機、雷達、光達及超音波等)，一旦資料聚合起來，就能進行一定的預處理，在感測器將資料傳輸至中央控制單元中其他處理元素前，對其進行最佳化。 圖3　賽靈思汽車事業部資深總監Willard Tu透露，目前多數車輛皆採用「分散式運算系統」，但要實現自動駕駛，未來汽車勢將採用「集中式運算系統」。 Willard...

有資訊科學界諾貝爾獎之稱的圖靈獎(Turing Award)，在2018年3月宣布2017年度的得獎者，由David Patterson跟John Hennessey兩位研究計算機架構的大師級人物獲獎(圖1)。兩位學者合著的「計算機組織與設計--硬體/軟體介面」，出版至今已有25年，仍是資訊工程學界必讀的權威著作之一。 圖1　2017年度圖靈獎得主John Hennessey(右)與David Patterson(左) 兩位學者對計算機架構跟微處理器的演進產生非常深遠的影響，如精簡指令集(RISC)的概念就是由兩位學者所提出。因此，Patterson跟Hennessey早已注定名留青史，獲得圖靈獎肯定則可說是錦上添花，甚至有些令人意外。 傳統上，圖靈獎是一個非常偏向軟體的獎項，例如人工智慧(AI)研究、程式設計理論跟密碼學，就是圖靈獎的常勝軍，很少由跟硬體有直接關係的研究者獲得。因此，兩位學者在這個時間點獲得圖靈獎肯定，加上眾多新興運算架構如雨後春筍般出現，也象徵著硬體創新的價值，再度獲得各界肯定。 通用架構面臨效能/安全雙重考驗　 在過去半個多世紀，製程微縮一直是半導體業者得以降低晶片製造成本、功耗、提升晶片效能最重要的原因，但如今製程微縮已經無法再像過去那樣，為晶片供應商帶來上述好處。先進製程的開發費用極為昂貴，而且對功耗跟效能的提升效果已不若過去明顯。即便電晶體尺寸在技術上還有進一步微縮的空間，對晶片商來說，到底值不值得，是個需要精打細算的問題。 Patterson與Hennessey在得到2017年度圖靈獎肯定之後，於2018年6月聯合發表過一篇公開演說，認為運算架構的發展將進入另一個黃金年代，領域專用架構與領域專殊語言將成為新顯學。 兩位學者表示，摩爾定律發展面臨瓶頸，已經是不爭的事實。不管是記憶體晶片的密度，或處理器晶片上整合的電晶體數量，都已經無法追上摩爾定律原本預期的目標。對處理器晶片製造商來說，靠電路微縮來換取晶片效能提升，已經是一條走不通的路，未來必然要從其他創新，特別是架構上的突破來著手。 然而，回顧處理器架構的發展史，通用架構跟通用語言在過去30年來，其實沒有突破性進展。過去30年間，沒有任何新的通用型複雜指令集(CISC)的指令集架構(ISA)被提出；通用型超長指令集(VLIW)的ISA則有過一次失敗的嘗試，即英特爾(Intel)跟惠普(HP)合推的Itanium 64。歸結通用型VLIW失敗的原因，主要是因為過於複雜，跟循序超純量(In-order Superscalar)不相上下，因此在執行複雜應用軟體時，沒辦法帶來太多實際效益。 不過，VLIW在嵌入式數位訊號處理器(DSP)是成功的，因為這個應用市場對VLIW的需求較為單純，分支問題相對簡單、快取很小或根本沒有快取、程式規模也小。某種程度上，嵌入式DSP其實是一個帶有領域專用色彩的處理器架構。它所要處理的問題範疇相對明確，不像通用型處理器跟通用型語言，要應付各式各樣的需求。 相較之下，精簡指令集(RISC)無疑是目前最成功的通用型運算架構，目前市面上幾乎所有通用型處理器，包含x86處理器在內(更精確來說，是x86指令集相容)，本質上都是RISC。然而，RISC能為處理器帶來的效能成長空間，也已經接近極限，需要更多技術跟架構上的突破，才能進一步提高處理器的效能(圖2)。 圖2　過去40年處理器效能進展概況 除了現有運算架構的效能已經接近極限之外，現有運算架構還面臨另一個很大的難題--安全性。2018年初，Google Project Zero對外公布推測執行(Speculative Execution)漏洞，並有其他研究人員基於此漏洞，發展出熔毀(Meltdown)與幽靈(Spectre)兩大類攻擊手法。由於此漏洞普遍存在於現有的處理器架構上，因此英特爾(Intel)、超微(AMD)與安謀(Arm)均無一倖免，且很難用軟體予以解決。 Patterson與Hennessey指出，現有的CPU架構其實在介面上非常老舊，因此存在許多攻擊向量，英特爾CPU的管理引擎(Management Engine, ME)處理器就是其中之一。可以預期的是，未來還會有更多基於CPU架構漏洞而發展出來的攻擊手法，如果不從架構翻新著手，類似問題將層出不窮。 領域專用型架構/語言將是未來方向 通用型處理器架構跟語言未來的效能發展，顯然已經面臨困境。未來晶片業者如何推出效能更強的新產品，來滿足市場需求？兩位學者認為，領域專用型的處理器架構跟程式語言，將成為未來發展機會最大的方向。所謂領域專用型的架構跟語言，分別是指針對特定領域的需求屬性客製化的運算架構，以及配合該架構所使用的程式語言。 通用型架構所面臨的問題，前文已經有所論述。通用型程式語言的發展，主要面臨的問題在於過度強調程式開發者的開發效率，忽視了程式執行的效率。從當代腳本式語言的發展就可以看出，程式語言的發展是朝鼓勵設計重用(Re-use)、語法更自由的方向發展。這個方向有助於提高程式開發的效率，但對程式執行的效率卻沒有太大幫助。 因此，如果要追求更好的效能表現，處理器開發商跟軟體社群必須改變思維，針對其鎖定的應用發展出最佳化的架構。目前領域專用型架構跟領域專用型語言進展最快的應用領域，當屬機器學習、電腦繪圖跟可編程網路交換器、介面。這些應用各自孕育出神經網路處理器(NPU)、神經網路加速器、繪圖處理器(GPU)等對應的硬體架構，同時也發展出一套自己專用的程式框架或API。 更具體地說，Google的TPU與TensorFlow、GPU與OpenGL的搭配組合，就是領域專用架構跟領域專用語言的實際案例。TPU跟GPU各自有其適合處理的運算任務，在某幾種應用領域內，搭配專用的軟體語言，可提供極佳的運算效能；但如果離開其所擅長的應用領域，其整體效能表現就會大打折扣。 而這也意味著DSA跟DSL的發展必須相互依存，如果DSL的發展獨立於DSA之外，雖然可以有比較好的靈活度，但通常是以犧牲執行效能作為代價。TensorFlow就是獨立於TPU之外發展起來的DSL，因此在執行效率上還有可改善的空間。這也促使Google決定自行發展XLA編譯器，以提升TensorFlow執行效率。 大量新創公司擁抱領域專用概念 事實上，兩位學者所提出的方向，是科技業內許多廠商在過去幾年一直追求的目標，特別是半導體領域的新面孔，其領域專用的產品布局方向非常明顯，如自行開發TPU的Google，以及正在大力挖角各方好手，也想開發自有AI晶片的Facebook，以及中國的百度、阿里巴巴，都是朝領域專用處理器的方向進行布局。 除了網路大廠，半導體新創公司普遍也是以領域專用作為產品布局的主要策略，特別是中國的晶片設計公司，在人工智慧、機器學習的浪潮下，普遍以神經網路加速器作為創業題目或未來發展重點。 明導國際(Mentor)執行長Walden Rhines(圖3)就指出，半導體購併浪潮冷卻後，現在半導體領域的新創公司又開始大為活躍，並獲得創投基金大量挹注。根據明導彙整多家研究機構與自身研究團隊的數據指出，AI跟ML是2012~2018年期間，創投基金對半導體新創公司挹注金額最多的應用領域，總金額達到11.63億美元(圖4)。 圖3　明導國際執行長Walden Rhines認為，DSA將成為未來處理器發展不可忽視的主流。 圖4　2012~2018年全球創投基金對半導體新創公司投資金額概況 如果只看2018年，僅14家AI/ML新創公司從創投取得的資金，就高達7.86億美元。AI/ML成為爆紅創業題材的情況，由此可見一斑。這些AI/ML新創公司都是採用領域專用架構來開發晶片的企業，具體產品則是神經網路加速器或神經網路處理器。 軟硬體共同設計考驗老將新秀 大量新面孔帶著新的題目加入半導體產業行列，對產業發展是好事。但從現實面來看，創業成功的機率本來就不高，即便是選擇市場機會大的題目，輔以合乎產業發展潮流的產品策略來創業，失敗的風險也不低。以DSA跟DSL為例，要開發這種產品，設計團隊必須非常了解應用需求，DSL跟相關編譯器技術要有一定的掌握度。此外，硬體架構的設計原則跟實作等硬體開發的基本功，也是成功不可或缺的關鍵。 以此進一步分析，大型網路公司本身就是使用者，同時又是軟體起家，因此前兩項要素的掌握度較高，至於硬體開發相關環節，則較為欠缺，必須靠挖角或購併來建立硬體團隊。新創公司則通常是以硬體架構或編譯器作為核心能力，但實作跟應用需求的掌握度較低，必須盡快補足。 至於現有的晶片設計公司，在硬體設計方面具有優勢，但對於新興的DSL通常掌握度較低。如何招募到相關人才，強化對新興語言的支援性，或許是最大的考驗。 直言之，在DSA/DSL大行其道的未來，軟體跟硬體必須同步發展，相輔相成。純軟體或純硬體公司，恐怕都得因應此一趨勢的轉變，及早規劃轉型對策。

半導體在汽車供應鏈中的重要性不斷地增加，這就要求IC製造商必須調整其製程並生產符合汽車品質標準的晶片。同一類IC製造缺陷不僅會導致良率降低，同時也會導致晶片可靠性降低以及可能在使用中過早出現故障。為了實現汽車IC所需的高度可靠性，必須在製造製程中更加努力並確保消除缺陷源。在本文中將探討如何提升設備監控功能，以協助汽車IC製造商實現低於十億分之一的晶片故障率。 需要提醒的是，設備監控是用以分辨晶圓廠製程機台所產生的隨機缺陷源的最佳實際手段。在設備監控期間，首先檢測控片晶圓並確定其基線缺陷率，隨後將其在特定的製程機台(或反應室)中運行，此後再次檢查。該晶圓上新添的任何缺陷都必定來自於該特定的製程機台。採用這種方法可以揭示晶圓廠中最乾淨的最佳機台，以及造成最多缺陷並需要採取改進措施的不良機台。根據製程機台的缺陷歷史資料，就可以設定持續改進的目標和日程。 半導體廠在設計製程監控策略時，必須確定他們想要檢測和監控的缺陷最小尺寸。如果歷史測試結果表明較小的缺陷並不影響良率，那麼晶圓廠會在檢測設備上採用較低的靈敏度，以便不再檢測這些較小的缺陷。這樣，他們只須關注較大的良率殺手缺陷，並避免被較小的「干擾」缺陷分散注意力。這種方法適用於那些只需優化良率的消費產品晶圓廠，但是對於汽車晶片廠呢？回想一下，良率和可靠性問題是由同一類缺陷引起的，良率和可靠性缺陷的區別僅在於它們的尺寸大小，以及/或者它們在元件圖案上的位置。因此，採用忽視較小的缺陷的設備監控策略會讓晶圓廠漏掉那些未來可能造成可靠性問題的缺陷。 此外，在一個製程層中看起來很小且無關緊要的缺陷可能在製程流程的後期產生巨大的影響，後續的製程步驟會加劇它們的影響，理解這一點非常重要。圖1中的兩個SEM圖片是在同一個晶圓上的完全相同的位置拍攝的，區別僅在於製造製程的步驟不同。左邊的圖片顯示了沉積層之後所發現的晶片上的單個小缺陷。這個缺陷以前被認為是一種干擾點缺陷，對晶片圖案或晶片性能並沒有負面影響。右圖顯示同一個沉積缺陷在金屬1圖案成型之後的情形。曾被認為是干擾點缺陷在幾個製程步驟之後改變了金屬線的成像品質。該晶片可能會通過晶圓電性測試，但這類金屬變形在汽車環境壓力下被加速形成造成實地可靠度的問題。 圖1　左圖顯示了產生於沉積層上的小顆粒。右圖顯示了金屬1圖案成型之後晶圓上完全相同的位置。金屬線缺陷由先前沉積層上的小顆粒所引起。這類金屬線變形很容易造成實地可靠度的問題。 那麼，汽車IC廠應該如何確定可能帶來可靠性風險的最小缺陷尺寸呢？首先，了解不同缺陷尺寸對可靠性的影響非常重要。例如，考慮圖2中所示的線路斷開缺陷的不同大小。晶片上有完全斷開的圖案結構可能在晶片電性測試時就會被查出，因此不會有任何可靠性的風險。晶片的線路斷開50%時，線路變窄或者其橫截面積大約不超過50%的線路，將可能通過晶片電性測試但會造成顯著的實地可靠性風險。如果該晶片在汽車上使用，實際環境條件，諸如熱、濕度和振動等，會導致該缺陷的狀況惡化並造成全線斷開，而形成晶片故障。 圖2　左側圖像顯示線路完全斷開，右側圖像顯示線路~50%斷開。左側的晶片將在電性測試時被測出問題(假設沒有冗餘線路)。右側的晶片則可以通過晶圓電性測試，但在實地造成可靠性風險。 下一步，非常重要的是了解不同尺寸缺陷會如何影響晶片圖案的完整性。更具體地說，導致線路斷開的最小缺陷尺寸是多少？ 導致線路50%斷開的最小缺陷尺寸是多少？ 圖3顯示了蒙地卡羅模擬的結果，這是對BEOL薄膜沉積步驟中產生的不同尺寸的缺陷所帶來影響的模擬。在垂直軸上繪製的是最小缺陷尺寸，對應橫軸上不同的金屬層間距尺寸。該資料顯示的金屬1層設計節點分別是7nm、10nm、14nm和28nm。 圖3　深色資料點顯示了對於最小金屬間距可以造成線路完全斷開的最小缺陷尺寸。淺色資料點顯示導致線路50%斷開的最小缺陷尺寸。x軸是金屬1層的設計節點，分別為7nm(最左側數據點)、10nm、14nm和28nm(最右側數據點)。 圖3中深色資料點對應於可能導致線路完全斷開的缺陷最小尺寸，淺色資料點對應的是造成線路50%斷開的最小缺陷(即潛在的可靠性故障)。在每一個節點，導致潛在可靠性故障的最小缺陷尺寸是導致線路完全斷開的最小缺陷的50~75%。 這些模擬的結果意味著為了控制和減少製程中所產生的可靠性缺陷的數量，晶圓廠需要捕獲較小的缺陷。因此與優化良率相比，這需要更高靈敏度的檢測。通常，如果針對當前節點的檢測僅僅滿足優化良率的需求，那麼針對可靠性缺陷的檢測則需要採用下一個節點更高的靈敏度。簡而言之，晶圓廠先前用於降低缺陷率以優化良率的標準將不足以用於優化可靠性。 提高設備監測所用的檢測程式的靈敏度，或者在某些情況下採用性能更好的檢測系統，將會捕獲較小的缺陷並可能揭示先前被掩蓋的缺陷率特徵分布，如下面的圖4所示。雖然對於消費品晶圓廠來說這些特徵分布對良率所產生的影響是可以承受的，但對於追求持續改進和零缺陷標準的汽車晶圓廠來說，它們對可靠性所構成的風險則不可接受。 圖4　採用適合的設備監測靈敏度時，先前被掩蓋的缺陷特徵分布通常會被揭示出來。零缺陷標準會要求對導致這些缺陷的製程設備採取糾正措施。 在製定提高設備監控檢測靈敏度的策略時，晶圓廠需要考慮幾個重要的控片晶圓缺陷檢測的因素，以找出由製程設備造成的微小的與可靠性相關的缺陷。首先，在良率已經很高的成熟晶圓廠中，很少有單一的製程層或模組會是一個直接解決方案，即能夠充分降低缺陷率並滿足可靠性改進目標，認識這一點非常重要。相反，它是多個製程層上小改進的累積，積少成多便可以達到所需的可靠性提升。由於良率和相關的可靠性改進是各個製程層的累積，因此，採用控片晶圓檢測的製程設備監控實現的可靠性提升可用多層回歸模型來最佳顯示： Yield=f(Ys)+f(SFS1)+f(SFS2)+ f(SFS3)+⋯..f(SFSN)+error Ys=系統良率損失(與顆粒不相關) SFSx=Surfscan控片晶圓檢測在不同製程層上所捕獲的顆粒累積 Error=Surfscan未能發現的良率損失機制 這意味著提升可靠性需要晶圓廠致力於持續降低所有製程和製程模組的缺陷率。其次，晶圓廠需要考慮用於製程設備監測的裸晶圓的質量。回收的裸晶圓的表面粗糙度隨著每次循環使用而增加，這個屬性被稱為霧度。霧度的程度從根本上說是雜訊，會影響檢測系統區別較小的缺陷訊號的能力。多個測試晶圓上霧度程度的不同，這會限制整體檢測程式的效果，需要進行歸一、校準和並設置霧度上限以減少該雜訊源對缺陷敏感性的影響。 接下來，晶圓廠應該確保監控步驟與實際生產中產品晶圓所採用的製程盡可能相同。為了縮短監測晶圓的流程時間而偏離實際製程可能會在無意間錯過缺陷產生的步驟。此外，過度依賴針對機械操作的檢查會完全省略製程，並且會錯過製程對顆粒生成的關鍵性影響。 在提高檢測程式靈敏度時，晶圓廠必須共同優化「前值」和「後值」檢測。通常，裸晶圓循環通過製程步驟可以「突顯」晶圓上事先存在但是低於檢測臨界值的缺陷。這些缺陷一旦被突顯則看起來更大並且更容易被檢測到。在未經優化的「後值」檢測中，這些被裝飾的缺陷看起來像「新增缺陷」，這會導致誤報和無意的製程設備停機時間。將檢測程式一起進行優化可以最大限度地提高靈敏度並增加偏移警報的可信度，同時避免耗時的誤報。 最後，重要的是對控片晶圓檢測中發現的缺陷進行檢查和分類，以確定它們與所對應的產品晶圓製程步驟中所發現缺陷之間的相關性。只有這樣，晶圓廠才能確信缺陷的來源已經被隔離並且已經採取了適當的糾正措施。 為了滿足車用電子行業對於高度可靠性的要求，IC製造商不僅僅需要監控和控制晶圓上的影響良率的缺陷數量。他們還需要將設備監控檢測的靈敏度提升至相關歷史經驗的後面的一個節點。只有具備更高的靈敏度，才能檢測並消除可能導致可靠性故障的缺陷，而不讓它們漏出到晶圓廠之外。此外，在實施設備監控策略時，晶圓廠需要仔細考慮多種因素，例如監控晶圓回收、檢測前後靈敏度以及整個晶圓廠持續改進計畫的重要性。由於對汽車半導體可靠性的高要求，提升對於較小缺陷的敏感度是最佳零缺陷持續改進計畫的重要組成部分。 (本文作者皆任職於KLA-Tencor)(本文最初發表於2018年8月的Solid State Technology Process Watch系列)

近期EDA產業內最熱門的兩個話題，分別是導入深度學習與工具雲端化，而這兩個議題其實互為因果，彼此高度相關。要探討這兩個議題之前，必然要先從最底層的硬體計算平台發展開始談起，因為超級電腦是支撐深度學習與雲端EDA的基礎。 超級電腦為EDA雲端化重要推手 超級電腦跟一般典型的雲端伺服器不同，其發展方向在於提供更多運算效能，給某些需要極高運算力的應用或服務使用。目前全球最快的超級電腦是由IBM打造，位於美國橡樹嶺國家實驗室的Summit(圖1)，但是在過去幾年裡，世界最快的超級電腦卻在中國。 圖1　位於美國橡樹嶺國家實驗室的超級電腦Summit。 目前世界排名第二跟第三的超級電腦，分別是中國國家平行計算機工程與技術研究中心所開發的「神威．太湖之光」與中國國防科技大學打造的「天河二號」。 Summit並非典型的雲端伺服器，反而更像是一個高度專業化的獨立雲端數據中心。Summit中的每個節點都有兩個22核的IBM Power 9處理器(CPU)及6個NVIDIA Tesla V100加速器，整個系統共有4,608個節點(最終4,096+512個節點，所以它在只會計算2次方的電腦科學家眼裡看起來並不那麼奇怪)，Summit事實上是一個採用了202,752核Power 9及27,648個NVIDIA Volta GPU的超大型系統，外加10PB的DRAM及250 PB的存儲空間(假設它是Flash儲存的)。 其峰值性能為每秒200千兆/千萬億(1015)次的浮點運算。美國能源部計畫在2021年開展一個每秒100京/一億億億(1018)次浮點運算等級的機器。 這些怪獸級的超級運算機器，不僅是用來進行深度學習訓練的利器，也是EDA工具業界得以推出雲端化解決方案的原因 EDA大舉走向雲端 EDA工具業者近來在雲端布局上動作頻頻，如益華電腦(Cadence)近期便宣布推出「Cadence Cloud」。這個雲服務的內容包羅萬象，並皆能促使Cadence的工具通過雲端的槓桿作用，將效能表現推升到新的境界。有些工具因為可以擴展到上百或上千個內核，而成「雲端就緒(Cloud-ready)」的設計工具。另一種方法則是使用大量內核，藉由平行運算架構更快地完成運算任務。這種方法的最好的例子是「元件庫特徵化(Cell-library Characterization)」，使用者可以在上百個Corner及上千個元件中找到成千上萬正在處理的工作。 高度平行化與使用大量運算核心，對IC設計的許多環節而言，可以帶來很大的速度優勢。路易斯．卡羅爾(Lewis Carroll)所著的        「愛麗絲鏡中奇遇」(編按：本書為愛麗絲夢遊仙境的續作)中有一段著名的話可以代表設計規則檢查(DRC)小組組長的觀點： 紅皇后回答：「那真是個慢郎中的國家！在這裡，你必須拚命的跑，才能留在原地；如果你要到另一個地方，你要跑得比剛才快一倍才行。」 對DRC來說，每增加一個流程節點，需要檢查的設計規則數量就會翻倍。更嚴重的是，這些規則的複雜性亦以兩種方式遞增(圖2)；其中一個是「由真實的物理尺寸所決定的規則」，最典型的就是跟微影(Lithography)製程效應相關的規則。這意味著隨著尺寸越小，就會有越多的多邊形需要處理；其次是規則本身就變得更加複雜。在晶片開發的早期，幾乎所有規則都是簡單的最小寬度、最小間距或封裝規則，沒有任何規則取決於互連中的當前方向、沒有金屬反射規則、沒有因開放平台通訊(OPC)不允許某些尺寸而導致的規則、也沒有用於「多重圖形(Multiple Patterning)」的著色規則。 圖2　設計規則數量成長趨勢 由於「縮放定律(Dennard Scaling)」已經結束，以及半導體產業的某些因素，電腦運算效能的成長速度已經放慢，結果就是晶片設計過程中的DRC步驟，需要越來越長的運行時間。 就像計算機科學中只有三個數字(0,1,∞)一樣，對EDA使用者來說，運算任務的執行時間其實只有四種等級： 1.在我去喝杯咖啡或回覆電子郵件時，工作就已經結束了。它的運行速度已經夠快，如果能更快當然是最好，但那不是重點； 2.運算任務大概需要吃一頓飯的時間，所以使用者每天有兩次設計迭代(Iteration)機會，就是吃午飯跟晚飯的時間； 3.運算任務要花一整個晚上執行，所以設計者每天都會有一次設計迭代； 4.運算任務需要好幾天的時間執行，所以使用者會盡可能的避免運行整個晶片設計，但這在設計簽核(Signoff)時是無法避免的。 不用說，第一、二甚至第三種狀態，都比第四種狀態更可取。但實際情況是，不只Signoff DRC無法在一夜之間完成，跑個三天都不算罕見，甚至連某些子平台也需要超過24小時的運行時間。更糟糕的是，DRC需要具有大量記憶體及處理器核心的機器，而它們價格昂貴，因此很少見。 目前業界所使用的典型「作業調度程序(Job Scheduler)」(如LSF或RTDA)無法優雅地處理它們。如果你需要四台同時具有巨大記憶體容量的機器，那麼作業調度程序必須讓第一到第三類作業空等，讓第四類作業有最高優先順序。這會在等待時浪費一些最昂貴的計算資源，而且由於這樣的機器很少，所以即使是開始工作的延誤，也是很大的浪費。 因此，業界需要評估不同的做法，在自有特殊伺服器農場或使用公有雲提供的大量普通伺服器之間進行權衡。不過，相對的，軟體工具也必須具有這種支援大量平行化與不同運算架構的彈性。 新軟體架構支援各種布署方案 以Cadence為例，該公司近期發表的Pegasus就可以在模擬或客製的環境中運行，並與Virtuoso平台以及Innovus實現系統(Implementation System)無縫整合。關鍵是它使用目前晶圓廠認證的PVS平台。 和其它命名中帶有「-us」字尾的產品相比， Pegasus的平行化程度更高。它是第一個將流水線基礎設施與資料流架構(Dataflow Architecture)結合的解決方案，可在上百個CPU上實現「近線性可擴展性(Near-linear Scalability)。它是雲端就緒的產品，能夠在內部伺服器或亞馬遜雲端服務(AWS)等外部商業雲端上運行。對使用者來說，Pegasus可以直接在高峰使用期間，例如DRC送交設計定案(Tape Out)時，從公有雲逐步添加大量資源。 Pegasus的早期客戶之一是德州儀器(TI)；與其現有的解決方案相比，他們已成功使用大量的Pegasus CPU，大幅降低了全晶片DRC的運行時間。另一位早期客戶是Microsemi，它發現以前需要運行24小時以上的工作可以在幾個小時內完成。結果如圖3所示。在沒有Pegasus的情況下，在「時序收斂(Timing Closure)」後可以預見昂貴的延遲，而在有Pegasus的情況下，DRC及最終的「工程變更指令(ECO)」週期是快速且可預測的。 圖3　高度平行化並可支援外部運算資源的Pegasus可明顯減少DRC執行的時間。 根據Cadence彙整的資料，在使用360個處理器核心的條件下，三個不同客戶的實際設計加速了6倍到12倍不等。更重要的是，Pegasus還可支援更多核心，且效能還可持續增加。圖4顯示，Pegasus可支援160、320、640個CPU核心，且效能可持續提升。許多平行化工具在數十個CPU核心上運作，可表現出令人驚艷的加速成果，但核心數量增加到一定程度後，再添加額外的處理器核心，就不再有進一步的改進，甚至在某些情況下，由於協調CPU資源的工作成為瓶頸，反而會導致速度減慢。 圖4　Pegasus的可擴展性 因此，Pegasus允許企業利用內部伺服器中的大量通用伺服器，有效地擴展到上百個核心。當內部資源耗盡或無法使用時，Pegasus可以銜接雲端上的資源繼續使用。 不過，筆者還是要提醒，當開發團隊擁有近乎無限量的處理器核心時，很容易造成運算資源的浪費，而這個代價可不便宜。浪費模擬或浪費迭代太容易了。 EDA上雲端　機器學習水到渠成 當雲端及EDA都匯集在一起時，機器學習的元素，就可以很自然地加入其中。 與Cadence...

為了確保最終良率，每家半導體業者都必須在晶圓生產過程中安插或多或少的製程控制(Process Control)節點。這些節點除了可監控晶圓製程的良率變動外，也能早期發現有問題的晶圓，避免其進入下一個製程步驟，徒然浪費時間。 然而，製程控制是相當昂貴的，除了要設置對應的檢測機台外，檢測本身也需要時間，更需要人力來判讀機台數據背後所代表的意義。因此，製程控制究竟該如何進行，才能在效率與良率間取得平衡，遂成為每家半導體製造業者都必須回答的問題。 製程資料浩瀚如煙海　AI加快分析速度 台大資工系教授張智星(圖1)表示，對晶圓製造業者而言，從製程機台取得資料只是第一步，後續的資料分析才是能否從資料中萃取出關鍵資訊，進而改善營運、提升良率的關鍵。過去他曾經領導一支研究團隊，利用台積電提供的資料，結合機器學習技術，發展出可自動對晶圓缺陷分布圖進行分類的軟體應用。這項研究的成果，就為台積電帶來很大的經濟效益。 圖1　台大資工系教授張智星表示，藉由機器學習，軟體系統可以自動判斷晶圓缺陷的分布狀況，省下大量人力跟時間。 張智星解釋，晶圓上不合格晶粒的分布狀況，是用來分析製程缺陷成因的重要資料。某些特定的缺陷分布狀態，可以回推出造成晶粒缺陷的原因，例如當不合格晶粒在晶圓上呈線型分布時，晶圓在製作過程中被刮傷，就是最可能的原因。 圖2是幾種典型的缺陷分布型態，對人類來說，這種缺陷分布的圖樣是很容易分辨的，因為其輪廓特徵的差異十分明顯，例如缺陷高度集中在晶圓的某個特定角落、中央或是環狀分布在晶圓的邊緣，而這些圖案之所以出現，跟前面的某幾道製程步驟有關。因此，晶圓缺陷分布圖是製程工程師檢視製程狀況非常重要的工具。 圖2　幾種典型的晶圓缺陷分布狀態 過去台積電的製程工程師每天都要耗費不少時間檢視不良晶粒的分布圖。而隨著台積電的產能規模越來越大，工程師耗費在這上面的時間也越多。張智星指出，根據台積電當時提供的資料，2013年第一季，該公司總共生產了388萬片晶圓，相當於每天產出4.3萬片晶圓。這意味著當時台積電的工程團隊每天得看4.3萬張分布圖，耗費的人力跟時間是相當可觀的。而隨著台積電的產能規模越來越大，這項成本花費只會更高。 也因為如此，台積電很早就開始把腦筋動到機器學習上，因為圖形辨識跟分類，正是機器學習最擅長的應用。若能成功導入，每年可以省下至少100萬美元以上的人力成本。 張智星表示，因為他的主要研究領域是資訊工程，對半導體製程所知有限，因此在與台積電合作的過程中，只專注在圖像辨識上。在他的研究團隊拿到台積電提供的資料集之後，就開始分析，這些缺陷分布圖究竟有那些特徵，是可以被萃取出來的。 其中，最直觀的就是圖形的輪廓，這是人類的眼睛一眼就能看出的特徵。但還有其他不那麼直觀的特徵可以利用，例如雷登變換(Radon Transform)。也可以用統計取樣的技巧來對缺陷圖進行分析，例如對整片晶圓進行2乘2矩陣取樣，然後予以編碼，也能得出有意義的數值。 DNN應用有其限制 不過，張智星也提醒，雖然神經網路是一項很紅的技術，但神經網路不是所有資料分析問題的理想解答。以深度神經網路(DNN)為例，這項技術要能派上用場，先決條件是要有大量的資料集，而且最好是影像資料。其次，必須有非常強的運算硬體支援，不然會跑不動。換言之，如果可以用來訓練神經網路的資料集不夠，或是手上可用的運算硬體效能不足，最好還是別使用神經網路。 此外，DNN還有一個特性，是所有想利用DNN發展應用的開發者都必須注意的--DNN系統雖可產生預測結果，但卻無法解釋這個預測結果是怎麼來的。換言之，DNN只知其然，不知其所以然。如果應用需求不只要預測結果，還要進一步解釋為何是這個結果，最好別使用DNN。了解每個工具的特長，用最適合的工具來解決問題，是很重要的。 設備業者看AI--產品加值/升級的關鍵 由於半導體設備很早就已經實現機台聯網跟資料互通，因此對半導體設備商來說，如何用人工智慧提升機台的產能/稼動率，或是加快新機台研發的速度，是比較關切的話題。 Lam Research副總裁暨首席工程師Keith Wells指出，AI技術已經成熟到可以對產業應用產生影響，而且成本合理的地步。在Lam Research內部，針對AI應用的議題，發展方向比較偏向智慧製造的層面，例如透過其Equipment Intelligence套件，讓機台具備自我感知、自我維護與自動適應的能力。 自我感知指的是機台對於其內部零件具備感知能力，包含零部件的種類與零部件過去、現在的狀態。自我維護則是指機台能知道何時需要維修，並且會自動進行維修。自動適應則是指機台能因應製程跟來料變化自動進行補償，以便把生產良率維持在一定水準之上。 就設備供應商的角度來觀察，半導體設備的智慧化跟晶圓生產的智慧化，是未來必然要走的路，因此整個生態系，包含機台本身、整個晶圓廠與機台零部件的供應商都必須攜手合作，實現資料共享。Lam Research對於以AI為基礎的半導體智慧製造有很強的承諾，並且正與其客戶合作，共同打造能符合未來需求的解決方案，包含更強大的資料存取系統，以及先進分析工具環境。 但對半導體設備供應商來說，最大的挑戰來自於客戶需求的多樣化。每家客戶對於如何利用AI來提高生產力這個議題都有自己的想法，而且彼此之間或多或少有些出入。因此，客戶通常都想要客製化的解決方案。但客製化通常意味著更長的開發時間與更高的開發成本，因此業界必須創造一個大家都能接受的標準化框架，才能加快產品交付到客戶手上的速度。 科磊(KLA-Tencor)對AI的應用方向，看法也跟Lam Research有些類似。該公司資深副總裁暨行銷長Oreste Donzella表示，由於科磊的主力產品是半導體檢測設備，涉及到很複雜的光學設計，因此在產品開發過程中，用機器學習來進行各種條件模擬，加快新產品設計開發的速度，已經是行之有年的作法。 至於晶圓檢測設備所產生的大量資料要如何利用人工智慧進行分析，通常是由客戶端主導，科磊則扮演從旁協助的角色。因為這些資料是客戶的商業機密，所以資料要如何分析跟使用，還是要由客戶做決定。 不過，針對後段封裝跟測試，情況就不太一樣了。Donzella指出，跟前段晶圓製造相比，封裝業者分析跟控制資料的能力比較不成熟，因此封裝業者要發展自己的人工智慧系統進行資料分析，難度相對較高。因此科磊也正在評估，自家的軟體跟服務部門能如何協助封裝業者，在導入人工智慧的路上向前邁進。

利用人工智慧技術來加快晶片設計流程，是最近兩、三年來在EDA工具業界相當熱門的話題。特別是在布局繞線(P&R)與模擬(Simulation)階段，人工智慧技術已展現出相當大的應用潛力。  在此基礎之上，美國國防部旗下的DARPA希望更進一步，利用人工智慧實現全自動化的晶片設計(Push Button IC Design)。然而，這無疑是個相當遠大的目標。通常DARPA發起的先進研究計畫，都是十年磨一劍的專案，過程中失敗的機率也不低，但倘若能做出成果，對產業的顛覆性卻是不容小覷的。 從自駕車到全自動IC設計　DARPA挑戰科技極限 益華電腦(Cadence)資深副總裁暨客製化IC/PCB設計總經理Tom Beckley(圖1)指出，DARPA所推動的研究，通常都是挑戰當代科技極限的專案，其所舉辦的Grand Challenge競賽就是其中之一。 圖1　Cadence資深副總裁Tom Beckley指出，全自動設計是DARPA對半導體產業提出的下一個Grand Challenge。 2004年的DARPA Grand Challenge就以自動駕駛技術為主題，舉辦了第一屆自駕車挑戰賽，要求參賽隊伍用自動駕駛技術，完成從加州到內華達州，全程約150英里的賽事。結果第一屆參賽者沒有任何一支隊伍跑完全程，即便是跑得最遠的參賽隊伍，也只跑了7英里。2005年這項賽事捲土重來，賽事路線稍有變動，但大多數隊伍的表現都遠比前一屆更好，其中更有五支隊伍跑完全程132英里。 為了參與這項競賽所發展出來的技術，成為目前自駕車發展的基礎，未來更可能徹底改變人類社會的交通運輸。但從第一屆Grand Challenge到現在已經過了十多年，自駕車距離全面上路，還是有一段不小的距離。這就是DARPA計畫的特色--高度前瞻、高風險，但倘若能成功，將會對產業甚至整個社會造成顛覆性的變革。 拉回到半導體領域，DARPA這次對半導體產業提出的挑戰，全名為電子復興運動(Electronics Resurgence Initiative, ERI)。該計畫廣邀學術界、商用產業與軍事產業中獲選的成員共同參與，目的是將複雜又昂貴的SoC設計門檻壓低。 在EDA工具的輔助下，很多晶片設計流程已經進入自動化時代，但由於製程技術不斷進步，使得單一晶片得以整合更多功能，因此SoC設計變得越來越複雜，在SoC上執行的軟體也是如此。因此，兩相抵銷之下，SoC設計的成本還是一飛衝天，而且開發團隊的規模只增不減。這使得先進SoC的開發變成少數大型跨國公司的專利，而且只有少數市場規模夠大的應用，才能吸引業者開發這種先進SoC。 這個趨勢對小型晶片公司與美國國防部這種利基型客戶是不利的。以國防應用來說，許多系統設備也需要使用先進SoC，但由於國防航太產業的需求規模不夠大，因此開發費用很難攤提。  在ERI計畫之下，又分成電子資產智慧設計(Intelligent Design of Electronic Assets, IDEA)跟Posh開放原始碼硬體計畫(Posh Open Source Hardware, POSH)兩個子計畫，各有其研究團隊(表1)。   線路布局全面自動化 ERI的終極目標是創造出一個以軟體為基礎，完全自動化的實體線路布局產生器跟開放原始碼矽智財(IP)生態系，能在24小時內完成一次設計循環，進而讓客製化商用SoC跟符合國防部規格要求的軍用SoC均能大量、快速產出。 為了達成這個目標，IDEA團隊必須創造出一個無人介入(No Human...