為滿足資料中心、人工智慧(AI)、5G等新興技術發展，半導體設計除持續朝微縮製程邁進之外，異質整合技術也成為下一波IC晶片創新動能。為此，IC設計業者、晶圓代工廠等皆紛紛投入發展，例如格芯(GLOBALFOUNDRIES)近期便宣布旗下基於Arm架構的高密度3D測試晶片已成功流片生產，可滿足資料中心、邊緣運算和高端消費性電子產品應用的需求。
據悉，此款晶片可提升AI、機器學習(ML)和高端消費性電子及無線解決方案等的運算系统性能與效能，其採用該公司12nm Leading-Performance(12LP)FinFET製程製造，並運用Arm 3D網狀互連技術，讓資料數據更直接地傳輸至其他内核，達到延遲最小化，提高資料傳輸速率，滿足資料中心、邊緣運算和高端消費性電子產品應用的需求。
此外，兩公司還驗證了一種3D可測試設計(Design-for-Test, DFT)方法，使用格芯的混合式晶圓對晶圓接合，每平方公厘多達100萬個3D連接，拓展12nm設計在未來的應用。
格芯發言人表示，3D可測試設計方法為屬於異質整合技術，該公司和Arm共同驗證了此一測試設計方法，使用格芯的混合式晶圓對晶圓接合，每平方公厘多達 100萬個3D連接。用於3D IC的DFT架構實現了各種晶片的模組測試方法，其中具有嵌入式IP核心、基於穿透矽通孔的晶粒間互連和外部I/O可作為獨立的單元進行測試，從而可靈活優化的3D IC測試流程。DFT是一項能夠採用3D技術的重要測試設計方法而3D DFT架構具備支持板級互連測試的特色；而該公司的差異化F2F晶圓鍵合技術為工程設計人員提供了異構邏輯和邏輯/記憶體整合。
格芯發言人說明，3D晶圓架構具有減少線長的本質能力，是減輕下一代微型處理器設計中互連問題的最有潛力的解決方案之一；而3D技術和異質整合功能為新設計方法提供了低延遲、高帶寬的優勢。對於異質整合來說，雖然沒有其餘的技術層面挑戰，但針對規劃、執行和驗證2.5D和3D IC的設計工具、薄晶圓處理技術、熱管理和測試等，這些製程仍需要更好的解決方案。
由於目前異質整合生態系統成熟緩慢，主要的挑戰在於單位成本高昂、低產量和實行風險，業界正在努力降低製程成本並簡化整個行業合作。未來格芯會與所有主要EDA合作夥伴密切合作，將3D IC放置在庫中，然後使用晶圓對晶圓鍵合進行組裝，使複雜的晶圓設計和組裝成果更快且更低成本。
