PPA
新思/台積電聯手加速3奈米SoC製程創新
新思科技日前宣布旗下數位(digital)與客製化(custom)設計平台已通過台積電3奈米製程技術的認證。該認證是以台積電最新的設計規則手冊 (design rule manual,DRM)和製程設計套件(process design kit,PDK)為基礎,為雙方廣泛合作和嚴格驗證的成果,能帶來可實現優化的功耗、效能和面積(PPA)的設計解決方案,進而加速新一代設計的開發。
台積電設計建構管理處資深處長Suk Lee表示,與新思科技多年來的合作成果為客戶提供了基於台積電先進製程技術的平台解決方案,令客戶受惠於台積電3奈米製程技術所帶來的功耗表現與效能的大幅提升,進而實現矽晶開發的創新,同時能快速將產品創新推向市場。通過認證的新思科技設計解決方案讓客戶可以更自信地基於台積電N3製程進行設計,並獲得優化的PPA。
藉由與台積電密切合作,新思科技開發出關鍵的特色功能和新技術,以確保台積電N3製程從合成到布局繞線,再到時序(timing)及物理簽核(physical signoff)的完整流程之間的關聯性。新思科技的Fusion Compiler RTL-to-GDSII 解決方案和 IC Compiler II布局繞線解決方案已加以擴展可支援台積電 N3 製程。經強化的新思科技Design Compiler NXT合成解決方案能讓設計人員充分利用台積電3奈米技術,透過採用高度精確的全新電阻和電容估計方法提升結果品質(QoR),並與新思科技的IC Compiler II布局繞線解決方案具備更緊密的關聯性。PrimeTime 簽核解決方案(signoff solution)支援先進的多輸入切換 (multi-input switching,MIS),用於精確的時序分析(timing...
新思推RTL Architect加速設計收斂
新思科技(Synopsys)近日宣布RTL Architect即刻上市,該創新產品可有效加速RTL設計收斂(Design Closure),促進整體晶片設計流程的向左推移(Shift-left)。新思科技的RTL Architect是第一個具備實體察覺(Physically Aware)的RTL設計系統,能縮短一半的SoC實作週期,並實現卓越的結果品質(Quality-of-results, QoR)。
瑞薩電子(Renesas)EDA共享研發暨電子數位設計技術處處長Hideyuki Okabe表示,瑞薩正在設計一種複雜而先進的車用SoC,而這需要架構調整(Architecture Tuning)以實現最高的OoR,以便在目標市場中脫穎而出。新思科技RTL Architect能讓該公司在RTL階段快速探索、驗證各式架構,並找出最佳方案,讓該公司不必擔心後期發生突發狀況。
為了提升功耗、效能和面積(PPA)的表現,以符合人工智慧和汽車應用等新垂直市場的要求,快速探索特定領域的RTL架構已成為RTL團隊經常面對的挑戰。由於下游實作的準確度低,因此用來評估RTL品質的現有單點工具(Point Tool)受到嚴重限制。這些早期設計週期的不準確性導致下游實作工具得進行彌補措施,通常得回頭修正RTL才能達到PPA的目標。為了因應這些挑戰,RTL Architect採用新思科技「融合設計平台」(Fusion Design Platform)實作環境的快速多目標預測引擎,準確預測下游實作的PPA。RTL Architect能讓RTL設計人員確切地找出原始碼中的瓶頸,以提高RTL品質。
RTL Architect系統是建立在統一的數據模型上,該模型提供了數十億的閘容量(Gate Capacity)和全面性層階設計(Hierarchical Design)的能力,能應付先進製程節點中不斷增加的設計和區塊尺寸(Block Sizes)。該產品直接利用新思科技世界級的實作與金級簽核解決方案,能在設計週期初期即提供準確的結果,且該結果是與建構相關的(Correlate-by-construction)。
RTL Architect使用快速的多維實作引擎,讓RTL設計人員可以預測RTL變更對功耗、效能、面積與壅塞(Congestion)的影響。該產品整合了新思科技PrimePower的金級簽核功耗分析引擎,可進行準確的RTL功耗預估和優化,實現節能設計。RTL Architect提供統一的工作流程環境,可針對重要PPA品質指標進行簡化且易於使用的分析。另外,也為閘層級(Gate-level)的PrimePower既有用戶提供PrimePower RTL功耗預估,從而透過一致的RTL進行功耗分析流程的簽核。
新思針對晶片設計開發AI應用
新思科技(Synopsys)近日推出「設計空間優化AI」(Design Space Optimization AI)—DSO.ai,第一個針對晶片設計而開發出的自主人工智慧應用。新思科技的DSO.ai解決方案受到AlphaZero的啟發,是一種具備人工智慧和推理的引擎,能在較大量的晶片設計解決方案中,尋找優化目標。DSO.ai徹底改變晶片設計,透過大量探索設計工作流程的可能選項同時自動執行後續決策,讓SoC團隊能以專家級的水準運作,並顯著提升整體產能。
三星電子晶圓代工設計平台開發執行副總裁Jaehong Park表示,新的矽晶技術不斷挑戰物理極限,而該公司的客戶也在尋求能實現創新產品的製造解決方案。在設計環境中,新思科技的DSO.ai有系統地找到優於先前功率/效能/空間(Power-performance-area; PPA)表現的良好解決方案。此外,DSO.ai能在短短三天內達成上述成果,而這在以前需要數名專家進行一個多月的實驗才能達成。這種AI導向的設計方法,讓客戶充分利用三星矽晶技術優勢,進行SoC晶片設計。
當前AI可以透過自然語言與人類互動、能辨識銀行詐騙並保護電腦網路安全、能駕車上路,也可以玩西洋棋和圍棋等智慧遊戲。同樣的,基於AI的晶片設計也擁有廣大的潛在解決方案空間(Space of Potential Solutions),其規模可以是圍棋遊戲的數兆倍。
搜尋這廣大空間是較費力的工作,通常需要花上數周的實驗,而且往往要靠過去的經驗值和不為外界所知的知識。晶片設計的工作流程通常會使用並產生萬億位元(Terabytes, TB)的高維度數據,這些數據在許多個別優化的數據孤島(Silo)中進行分區和分段;而為了建立最佳的設計流程方案(Design Recipe),工程師必須獲取大量而高速的運算數據,並在缺乏完整性的情況下,即刻做出複雜的分析與決策,而這往往導致決策疲勞(Decision Fatigue)和設計制約(Design constrain)。
在當今市場競爭異常激烈及嚴苛的矽晶製程要求下,一般的製程方案與最佳的製程方案造成的差異,可能是100MHz的效能、電池壽命時數以及數百萬美元的設計成本。
藉由實現廣大設計空間的自主性優化,新思科技的DSO.ai解決方案為搜尋最佳解決方案帶來革命性的創新。DSO.ai引擎能擷取晶片設計工具產生的大數據,並加以運用以探索搜尋空間,觀察設計如何隨時間變化並調整設計選擇、技術參數與工作流程,藉此引導探索過程朝多面向優化的目標發展。DSO.ai使用新思科技所研發的先進機器學習技術來進行大規模搜索,能即時地自主運作數萬個探索向量,同時獲取十億位元(Gigabytes, GB)的高速設計分析數據。