HPC
新思攜手台積電實現HPC/行動/5G/AI等SoC設計
新思科技(Synopsys)近日宣布,運用於台積公司N6 及N5製程技術的數位與客製化設計平台已取得認證。新思科技與台積公司的長期合作加快了高效能運算(high-performance computing ,HPC)、行動、5G 和 AI 晶片設計等關鍵垂直市場的新一代產品設計。
這項成就是雙方多年來廣泛合作的成果,以提供最佳的設計解決方案,並透過創新來提升節能效率和設計效能,從而加速新一代設計的發展。新思科技與台積公司的合作也擴展到 3DIC 製程技術,其中包括 CoWoS 、InFO 和 TSMC-SoIC ,這些技術能實現可擴展的整合,以達到更好的功能與更強大的系統效能。
台積公司設計建構管理處資深處長Suk Lee表示,台積公司與其生態系統夥伴密切合作,確保半導體設計人員能使用台積公司最新的製程技術,以符合高成長市場中新一代設計對效能和低功耗的要求。我們期待與新思科技繼續合作,以協助雙方客戶為高效能運算、行動、5G 和 AI 應用釋放矽晶開發之創新能量。
通過認證、運用於HPC和行動設計流程的新思科技設計工具的創新功能,能讓設計人員充分利用台積公司 N6 和 N5 製程技術,提高密度、操作頻率(operating frequency)和功耗表現。另外,新思科技的工具功能也已經過提升,可支援低功耗行動和 5G...
克服SMT黏著問題 先進封裝晶片翹曲挑戰有解
先進封裝最大挑戰來自於異質整合晶片內含多種材質,堆疊複雜容易導致翹曲(Warpage)。此外隨著線寬/線距的縮小,翹曲的程度易導致表面黏著技術(SMT)過程異常,甚至影響後續板階可靠度(Board Level Reliability)結果(圖1)。除了晶片元件本身會發生翹曲外,晶片透過表面黏著技術結合到電路板時,因晶片與電路板CTE不同,翹曲的狀況就會加劇。而當翹曲超過一定的幅度,就會造成SMT的焊接品質不良,也影響後續的可靠度測試結果。如何妥善安排這些溫度特性不同的材料依序堆疊,在加熱與散熱時不會互相影響,是相當嚴苛的技術挑戰。
圖1 先進製程晶片元件或多或少都會有翹曲現象,若變形量符合IPC規範控制在一定程度內,都不會影響後續元件上板品質(來源:Akrometrix)
由於IC黏著在模擬PCB上的品質好壞,將直接影響到產品壽命判斷精準度,因此表面黏著製程在其中扮演重要角色。而品質好壞的關鍵因素包括錫膏特性、印刷條件設定(如脫模間距、脫模時間、印刷速度)、置件精準度、鋼板選擇。
以宜特科技可靠度驗證實驗室為例,近年來接到非常多客戶在試驗設計(Design of Experiment, DOE)等研發階段有SMT需求,希望可以在產品量產前,進行一些材料選擇、製程參數調整等少量多樣的需求。然而半導體產業工程師一定遇過自家SMT產線量產產能都已被預約額滿,根本無法支援DOE試驗設計等研發階段少量多樣的研發品。而IC設計工程師也遇過大型封裝廠無法進行研發品少量多樣協助的狀況。因此該可靠度驗證實驗室便提供少量多樣SMT服務,除了可以量身訂作測試樣品進行品質與可靠度驗證外,同時協助執行各式工程DOE及尋找最佳組合參數,協助克服在研發階段所遇到的SMT黏著問題。以下為實驗室常接到的SMT案例。
基板手動除球暨兩類植球應用
錫球成分是決定產品品質好壞的重要因素之一,若等到產品量產才發現錫球有問題,可能為時已晚。因此可靠度驗證實驗室遇到許多客戶在產品設計階段初期,嘗試不同錫球成分與封裝的匹配來選擇最佳的錫球材料,植球主要分為兩種應用。
1.錫球焊錫可靠度驗證
使用特殊設計的治工具,將所需驗證的錫球植在基板(Substrate)上。
2.錫球支撐性驗證
因零件尺寸隨著封裝技術日益變大,大尺寸零件容易因翹曲及零件本體重量造成焊接異常如短路。而實驗室的技術可將銅核球結構的錫球植上基板以增加支撐性,避免焊接短路問題發生。錫球種類包括各類錫銀銅合金錫球、不同核心錫球(如銅核球)等,根據錫球植上基板的DOE結果,導入合適錫球,將可提高產品驗證成功率。
除球作業上,因應封裝樣式的多樣性,除了植錫球外,實驗室也遇過需進行除球作業的案例,例如樣品晶背(Backside)有矽(Silicon)時,就須要進行樣品前處理,將錫球去除,以利後續的翹曲量測模擬(Shadow Moiré)能夠順利執行(圖2)。
圖2 除錫球製程
量測篩選先行克服翹曲問題
5~10年前,翹曲幅度只要控制在6~8mil以內,都不至於影響後續SMT等製程(圖3)。然而近年來,異質整合材料堆疊複雜,容易導致翹曲失控,各項先進製程的材料種類複雜且反覆堆疊,受到溫度影響後的變形量已比5~10年前的樣品來得嚴重。該可靠度實驗室發現,隨著未來接腳數(Pin Count)越來越多,晶片上板時,為使錫膏與錫球可以接合順利所使用的治具鋼板(Stencil),厚度就會越來越薄,若繼續維持在6~8mil的翹曲幅度,便難以像早期維持SMT製程品質(圖4)。
圖3 傳統PCB,鋼板因接腳數較少,錫球用的不多,相對鋼板不需要太薄
圖4 隨著先進製程的元件接腳數變多,錫球需要較多,鋼板就需要較薄
許多提出IC設計、晶圓代工及封裝測試廠需求的客戶,希望可以先模擬確認翹曲數據,調整錫膏印刷鋼板設計及回流焊溫度,藉此減少因翹曲造成空焊及短路問題的機率。依據此方式,宜特已為多家廠商克服PCB或IC翹曲的焊接問題(圖5)。量測分析的速度非常快,約半小時就可得知元件在不同溫度的變形量,也能模擬溫度循環的環境,協助客戶與可靠度測試進行搭配,觀察產品在哪個溫度達到最大的變形量,並能在測試中思考如何改善與預防。
圖5 SMT上板前可針對元件與PCB進行模擬分析,預先了解翹曲情形(圖片來源:Akrometrix)
回顧翹曲量測的原理,是應用樣品上的參考光柵和它的影子之間的幾何干擾產生摩爾雲紋分布圖,進而計算出各圖元位置中的相對垂直位移,並可應用於模擬SMT回流焊溫度和操作環境條件,同時捕捉一個完整的歷史翹曲位移表現(圖6)。在板階可靠度實驗室觀察中,翹曲的問題勢必會持續存在,人們無法控制材料的特性,但如果透過篩選的方式,找出翹曲方向相同的零件與PCB,筆者認為這不僅不會降低可靠度的壽命,也能協助客戶找到完美翹曲比例,達到1+1>2的價值。
圖6 翹曲量測原理解析(圖片來源:Akrometrix)
上板治具對位製作
針對Package on Package(POP)類型的案例,為上下兩層PCB、中間印錫膏放置電極零件(圖7);然而此方式容易導致電極材料黏著時在上下兩層PCB時,出現不平整或板彎的狀況。因此必須靠治具對位來解決。治具的製作,最難的地方在於必須考量錫膏厚度及開孔來符合焊接條件,且上下兩層必須精準對位。對此,實驗室進行治具的製作、上板以及後續還可串接故障分析實驗室,透過X-ray確認焊接品質。
圖7 可靠度實驗室可以協助客製化治具,進行治具對位
驗證階段同時模擬可靠度 免於費時修改
先進封裝時代來臨,異質整合成為趨勢,因此,進行IC設計時最怕IC晶片本身品質沒問題,但是當IC上板SMT後,卻過不了後續的驗證。而近期最常見的是上板後的翹曲問題,導致後續可靠度發現早夭,嚴重甚至須將產品退回到最初的IC設計階段,於耗費大量時間修正的同時,也可能趕不上預訂的交件日期。因此在驗設計階段,即可針對產品進行可靠度模擬,了解是否需調整製程參數、調整材料,將可事半功倍,有效率地讓產品快速上市。
(本文由宜特科技提供)
Mentor IC設計平台通過台積電製程技術認證
Mentor近期宣布,該公司的多項IC設計工具已獲得台積電的N5和N6製程技術認證。此外,Mentor與台積電的合作關係已擴展到先進封裝技術,可進一步利用Mentor Calibre平台的3DSTACK封裝技術來支援台積電的先進封裝平台。
台積電的N5和N6製程技術可協助許多全球領先的IC設計公司提高處理器效能、縮小尺寸並降低功耗,以應對汽車、物聯網、高效能運算、5G行動/基礎設施、人工智慧等領域激烈的市場競爭。
Mentor的IC部門執行副總裁Joe Sawicki表示,Mentor與台積電長期合作並且擁有豐碩的成果,如此緊密的夥伴關係將持續協助共同客戶開發出高度創新和差異化的IC。很高興Mentor設計平台能夠獲得台積電最新的半導體製程技術認證,雙方的夥伴關係得到了更進一步擴展。
最近通過台積電N5和N6製程認證的Mentor IC設計技術包括Calibre nmPlatform,它是IC實體驗證領域的工具。Calibre可為全球成功的晶片製造商和IC設計人員提供出色的效能、準確度和可靠性驗證方案;Calibre xACT抽取工具─Calibre nmPlatform中的組成元件,可提供強大的寄生參數抽取功能和高準確度的數據,以供布局後分析和模擬之用;Mentor的Analog FastSPICE(AFS)平台─可為奈米類比、射頻(RF)、混合訊號、記憶體和客制化數位電路提供先進的電路驗證。
除了獲得這些認證,Mentor亦宣布,其AFS平台現在可支援台積電的行動裝置和高效能運算(HPC)設計平台。此認證可協助為HPC應用提供類比、混合訊號和射頻(RF)設計的Mentor客戶,使用台積電的最新製程技術充滿信心地進行晶片驗證。Mentor還同時宣布將與台積電合作,進一步利用Calibre的3DSTACK封裝工具來支援台積電的CoWoS封裝技術。該技術採用矽中介層作為晶粒間端口連接檢查的解決方案,Calibre xACT可用來提供寄生參數抽取。
台積電設計建構行銷事業處資深處長Suk Lee表示,作爲台積電重要的合作夥伴,Mentor持續提供豐富多樣的設計工具和平台,以支援台積電最先進的製程技術。期待與Mentor繼續共同努力,透過電子設計自動化 (EDA) 工具協助雙方的共同客戶運用5奈米製程這樣的TSMC領先技術提升晶片功率和效能,運用先進的EDA工具成功實現晶片設計。
賽靈思聯手大學推動自行調適運算加速
賽靈思(Xilinx)日前宣布在四所全球頂尖大學設立「賽靈思自行調適運算叢集(Xilinx Adaptive Compute Clusters, XACC)」,其由高階伺服器、Alveo加速器卡及高速網路等元件構成,每個加速器卡能連結兩個100Gbps網路交換器,以用來探索分散式運算的任意網路拓撲。將為用於高效能運算(High Performance Computing, HPC)的自行調適運算加速前瞻研究提供基礎架構與資金,同時支援的研究範疇將涵蓋系統、架構、工具以及應用。
賽靈思技術長暨資深副總裁Ivo Bolsens表示,隨著摩爾定律逐漸式微,人們正進入一個令人振奮的時代,下一波運算系統的面貌將完全不同於人們過去所見,自行調適運算加速器將會扮演關鍵角色。XACC將成為未來創新與研究合作的專用樞紐,推動前瞻自行調適運算技術的發展和與新一代系統的整合。
該公司邀請全球頂尖學術機構加入該計畫,聯手進行先進高效能運算研究;參與計畫的研究團隊將能從遠端存取各項叢集運算資源,執行自行調適運算的研究工作。此外,XACC計畫也將扮演研究人員的社群中心,促進他們和包含賽靈思內部研究團隊在內的其他專家進行合作。總共四部XACC預計在未來3個月內上線運作。而在未來的部署中,更將擴展至賽靈思最新7奈米製程打造的Versal自行調適運算加速平台(ACAP)。
目前首部XACC已在瑞士蘇黎世聯邦理工學院(ETH Zurich)設置完成,後續將分別設置於加州大學洛杉磯分校(UCLA)與伊利諾大學香檳分校(UIUC),而第四部則將設置於新加坡國立大學(NUS)。各大學將著重在各研究領域,如網路與資料庫加速、節能運算、大數據應用的客製化運算及高可擴充性演算法。同時也包含透過高速連結與交換器連接的新型多FPGA拓撲、FPGA網路安全與儲存一致性、執行高效率對等式資料傳輸、運用FPGA加速器處理SSD數據、針對高效能、高編程能力與可攜性的編譯器與系統工具。於此同時,將推動運用異質運算平台新系統與應用的研發。
Ansys電源雜訊簽核平台獲台積電先進製程技術認證
Ansys新一代系統單晶片(system-on-chip, SoC)電源雜訊簽核(signoff)平台獲得台積電(TSMC)所有先進製程技術的認證,將協助共同客戶驗證全球晶片的電源需求及可靠性,並應用於人工智慧(AI)、機器學習、5G行動網路和高效能運算(high-performance computing, HPC)等領域。
圖 Ansys電源雜訊簽核平台獲台積電先進製程技術認證。來源:台積電
Ansys副總裁暨總經理John Lee表示:「我們和TSMC合作所展現的深度和廣度,顯現多重物理場簽核技術在 AI、5G、HPC、機器學習、網路、汽車與更多其他應用領域的價值和需求。由於電晶體技術的進展,RedHawk-SC能滿足不斷成長的平行處理及強大運算容量的需求,支援更多 3D 積體電路(IC)封裝技術應用。」
若能讓採用先進製程的晶片在有熱點存在,且電晶體切換行為高度多樣化的情況下,仍能可靠地運作,晶片設計者就無須對配電網路(Power Distribution Network)進行過度設計(Overdesign)。但由於先進製程遇到的技術限制增加,配電網路的規模也隨之顯著成長,加上使用先進製程的晶片往往內含上百億個點子節點,使得與先進製程搭配的設計工具必須支援大規模平行化,並具備非常高的容量。
為促進TSMC領先業界的製程節點發展(包含 N16、N12、N7、N6 及 N5 製程技術),Ansys 與TSMC共同合作,完成Ansys RedHawk-SC的認證。認證項目包含擷取、電源完整性與可靠性、訊號電子遷移(electromigration, EM)、熱可靠性分析以及統計電子遷移預算(statistical EM budgeting)分析。RedHawk-SC能夠在基於大數據機器學習架構的高度平行化資料庫,以最佳化電子設計的Ansys RedHawk-SC中,執行簽核演算法來分析大量設計資訊,提供快效能並擴充容量。
商用HPC起飛 AMD二代EPYC處理器亮相
繼2019年宣布推出高達64核心,代號為ROME的第二代EPYC伺服器處理器後,為因應資料中心日益成長的趨勢,AMD日前宣布近期策略,針對資料庫、商用高效能運算(HPC),以及超融合基礎架構等三大領域,擴充其第二代EPYC伺服器7Fx2系列三款處理器。該系列新處理器除了高達64核心外,亦降低一半以上的總體擁有成本,同時亦維繫該公司生態系統,進一步拓展資料中心布局。
AMD伺服器業務部資深經理David Chang表示,現代企業需要一個現代的資料中心,進一步檢視該公司本次發布的新產品系列,他認為高儲存能力、高性價比、高跑分為其中的三大重要特性。
AMD推出三款新EPYC伺服器處理器
隨著5G時代的興起,促成電信業者及企業對於資料中心的需求,進一步推升伺服器的市場動能。環視企業中伺服器處理器平台的數量,從2017年的22個、2018年的50個,於2019年成長至110個,預估2020年將增至140個以上。針對未來資料中心的前景,AMD認為必須掌握效率、確保資料中心投資報酬率,以及追求更良好的設計。如此需提升資料庫效能及決策效率、降低人機互動(HCI)總成本,促進高效能運算(High Performance Computing, HPC)。
AMD表示本次發布的三款EPYC 7Fx2系列處理器皆搭載Zen 2核心,分別為8核心、TDP 180W、128MB L3快取的7F32,16核心、TDP 240W、256MB L3快取的7F52,以及24核心、TDP 240W、192MB L3快取的7F72,運作時脈分別介於3.7GHz~3.9GHz、3.5GHz~3.9GHz,以及3.2GHz~3.7GHz之間。
進一步深入企業市場比較市場同等競品,新品針對工作負載提供新效能並增進功能,包括比競爭對手產品高出達17% SQL Server效能的資料庫,而超融合基礎架構方面則在VMmark 3.1的跑分勝出對手達47%。至於商用HPC方面,每核心執行計算流體力學的應用效能更勝出對手高達94%。
放眼企業x86伺服器處理器技術於近年不斷蓬勃發展,本次推出的7Fx2系列EPYC處理器,將可使企業以更少的建置成本加速部署雲端。而近期該公司亦積極維繫其生態系,並與OEM及ODM夥伴多方進行商業布局,像是與IBM合作,提供具有高時脈頻率及高核心數的雙插槽裸機伺服器,同時近期也與美國勞倫斯利佛摩國家實驗室合作開發El Capitan超級電腦。除此之外,AMD生態系夥伴亦包含技嘉、微軟Azure、聯想、華碩、DELL、HPE等。
PDN追求靈活/高效/低成本 固定比例轉換電壓效能高
許多電源系統設計人員將穩壓的DC-DC轉換器視為整體設計的關鍵。但將合適的電壓提供給負載點穩壓器,不一定都需要穩壓的PDN,或者對於中繼配電母線電壓而言,PDN穩壓並不那麼重要。考慮這一點時,電源系統工程師應該考慮應用固定比率DC-DC轉換器,它可顯著地提升PDN的整體效能。
PDN效能與電壓轉換比例/系統負載息息相關
PDN效能通常以功耗、暫態響應、實體尺寸、重量及成本來衡量。影響PDN效能的一個主要設計挑戰是電壓轉換的比例和高準確度的線/負載調整率。工程師花了大量的時間來處理不同的輸入/輸出電壓轉換率,動態調整率以及分布特性,來提高效能和可靠性。
如果系統負載功耗處於千瓦級範圍內,採用高電壓設計大容量PDN,可減少在系統中的電流等級(P=V×I),因此可以縮小PDN尺寸,減輕重量並降低成本(纜線、母線排、主機板電源層銅箔)(PLOSS=I2R)。在轉換為低電壓/大電流前,最大限度延長高電壓傳輸距離,以盡可能縮短至負載距離是一大優勢。
但要讓高電壓、高功率PDN接近負載,則需要具有高效率及高功率密度的DC-DC轉換器。如果輸入至輸出電壓轉換比例很大,例如800V或400V轉48V,最高效率的轉換器是提供非穩壓的固定比率轉換器。這些高效率的轉換器,不僅可提供更高的功率密度,而且還因較低的功耗,可提供更便捷的熱管理。
固定比率轉換器設計實現彈性供電
固定比率轉換器的工作原理與變壓器類似,但它進行的不是AC-AC轉換,而是DC-DC轉換,輸出電壓為DC輸入電壓的固定比例。與變壓器一樣,這種轉換器不提供輸出電壓穩壓,輸入至輸出變壓由裝置的「匝數比」決定。該匝數比稱為K因子,表示為一個相對於其電壓降壓能力的分數。K因子從K=1到K=1/72不等,可根據PDN架構及PoL穩壓器設計規格進行選擇。
典型PDN電壓有低電壓(LV)、高電壓(HV)和超高電壓(UHV)(表1)。
固定比率轉換器可以是隔離式,也可以不是隔離式,而且可透過反向電壓轉換實現雙向功率轉換。例如,一款支援雙向功能的K=1/16固定比率轉換器可以作為一款K=16/1的升壓轉換器(圖1)。而額外的設計靈活性包括易於併聯(可滿足更高功率的電源要求)和串聯轉換器輸出的選項(可透過有效改變K因子,提供更高的輸出電壓)等(圖2、3)。
圖1 雙向固定比率轉換器的工作原理K=1/16的降壓轉換器,也可用作K=16/1的升壓轉換器
圖2 BCM轉換器易於並聯,滿足更高的電源需求
圖3 輸出串聯以提高輸出電壓的BCM可實現更高的設計靈活性
眾多終端市場及應用的電源需求急劇上升,因此供電網路正在經歷重大變革。由於新特性的增加以及效能等級的不斷提升,更高的PDN電壓(如48V)正在用於電動汽車、輕型混合動力車以及插電式混合動力汽車。48V符合許多系統要求的安全電氣低電壓(SELV)標準,而P=V×I和PLOSS=I2R的簡單電源方程式也說明了高電壓PDN效率更高的原因所在。
就一固定功率而言,與12V系統相比,48V系統電流為1/4、線路功耗為1/16。在1/4的電流下,纜線和連接器可以更小、更輕,而且成本也會更低。用於混合動力汽車的48V電池功率是12V電池的4倍,增加的電源可用於動力系統應用,以減少二氧化碳排放,提高燃油里程數並增加新的安全及娛樂特性。
在資料中心機架中增加人工智慧(AI),使機架電源需求提高到20kW以上,因此12V PDN在使用方面既笨重,效率又低。使用48V PDN,則可獲得與混合動力汽車相同的優勢。在汽車及資料中心應用中,最好保留原有12V負載及PoL常用降壓穩壓器,以最大限度減少需要修改的內容。
非隔離固定比率轉換器實現高效電壓轉換
48V符合SELV標準,因此非隔離固定比率轉換器是48V至12V DC-DC轉換級的選擇之一,因為目前的PoL 12V穩壓器能夠因應輸入電壓的變化。非隔離、非穩壓固定比率轉換器是最高效的高功率母線轉換器,可實現更低功耗、更高功率密度以及更低的成本。此一高密度有助於最新分散式配電架構用於混合動力汽車,其中非隔離固定比率轉換器可布置在負載旁邊,因此可在汽車周圍最大限度地運作更小、更高效的48V PDN。在刀峰伺服器中,這種小型非隔離式48V至12V固定比率轉換器可以布置在靠近降壓穩壓器的主機板上。
許多全新AI加速卡如NVIDIA的SXM以及開放式運算計畫(OCP)成員的OAM卡都設有48V輸入,因為AI處理器功率級在500至750W之間。要讓依然在其機架中使用12V PDN背板的雲端運算及伺服器公司使用這些高效能卡,就需要實現12V至48V的轉換。在這些加速卡上(或在更高功率的分散式12V至48V模組中)增加一款雙向K=1/4非隔離固定比率轉換器,作為12V至48V升壓轉換器(K=4/1),可輕鬆地將AI功能引進舊式機架系統。其中,如Vicor NBM2317可將48V高效轉換為12V,也可將12V高效轉換為48V,因為NBM是一款雙向轉換器。雙向性可將原有電路板整合在48V基礎架構中,也可將最新GPU整合在原有12V機架中(圖4、5)。
圖4 原有系統的48V電源
圖5 分散式48V架構將多個功耗更低的更小轉換器布置在接近12V負 載的位置
高電壓應用四大需求到位
電動汽車
在電動汽車應用中,電源需求決定了電池電壓必須遠遠高於目前混合動力汽車使用的48V,通常選擇400V。400V轉換為48V,配送給動力總成及底盤周圍的不同負載。為支援快速充電,400V電池由提供穩壓800V DC輸出的充電站透過800V至400V轉換器充電。
在400V/48V及800V/400V應用中,由於功率要求高,可有效使用具有高功率密度、效率在98%以上的隔離式K:1/8(400/48)及K:1/2(800/400)固定比率轉換器並聯陣列。穩壓可在固定比率轉換器級前面或者後面提供。未穩壓的功率密度及效率提升,不僅在這一極高功率應用中的這個位置效果顯著,而且還可簡化熱管理。
高效能運算
高效能運算(HPC)系統機架功率級通常高於100kW,因此使用380V DC作為主要PDN。在這些應用中,K:1/8與K:1/16的隔離式固定比率轉換器整合在伺服器刀鋒中或透過機架配電的卡上,為主機板提供48V或12V電源。隨後由12V多相降壓轉換器陣列或更高效率的先進48V至PoL架構提供穩壓。固定比率轉換器的密度和效率又一次在實現這類PDN架構中發揮重要作用,可實現高效能。
繫留無人機
另一項需要隔離的高電壓應用就是繫留無人機。繫留無人機的電源線長度可能會超過400公尺,無人機必須將其提起並保持,才能達到其飛行高度。使用800V等高電壓,可顯著縮減這些笨重電源線的尺寸、重量和成本,進而可實現效能更高的無人機(圖6)。使用板載固定比率轉換器(一般K=1/16)轉換至48V,可提供非常高效的極小供電解決方案,充分滿足機載電子產品及視訊有效負荷的需求。
圖6 電壓越高,電線就越輕,繫留無人機飛得就越高
5G通訊
現在,全世界都在提升4G無線電和天線塔為之前4G設備5倍的最新5G系統。4G PDN為48V,透過纜線從地面電源系統提供。新增5G設備,功率級顯著提升,如果PDN要保持在48V電壓下,那直徑就會非常大,電線就會很重。電信公司正在研究使用380VDCPDN的優勢,以顯著縮小纜線尺寸。在升壓模式下使用雙向K1/8固定比率轉換器,地面48V電源系統可向塔頂提供380V的電源(K:8/1)。4G和5G系統在塔頂使用380V至48V穩壓轉換器,不僅可獲得48V穩壓電源,而且還可透過380V細小電線實現更低成本的供電。
固定比率轉換器實現高效能PDN
高效能電源需求在不斷上升。企業及高效能運算先進系統、通訊與網路基礎設施、自駕車以及大量交通運輸應用,只是需要更多電源的高成長產業中的幾個市場。這些市場有一個共同的特點:每個都有極大的電力需求,可以從高功率密度的小型DC-DC轉換器解決方案中獲益,節省空間並減輕重量。電源系統工程師應當把固定比率轉換器作為實現更高效能PDN的重要高靈活解決方案,以在整體系統效能方面獲得競爭優勢。
(本文作者為Vicor全球銷售及市場行銷副總裁)
智原於聯電製程推28G SerDes IP解決方案
聯華電子(UMC)日前表示,智原科技(Faraday)的28Gbps可編程SerDes PHY現已可在聯電的28奈米HPC製程平台上選用。聯電的28HPC製程有利於高速介面設計的需求,因此採用該28奈米28G SerDes可以大幅縮短晶片設計週期,將有助帶動100G高速乙太網路、PCIe 4.0、5G與多數xPON光纖網路基礎設施的發展。
智原科技研發處長Andrew Chao表示,28G SerDes PHY是現代工業和網路系統的關鍵元件。藉由聯電28HPC製程技術,客戶可以獲得良好的系統性能和成本效益,以及聯電和智原的全面技術支援。期待在不久的將來能夠協助客戶進行更多的有線和無線網通系統開發工作。
該SerDes解決方案具有可編程架構,並符合CEI-25G-LR規範,可於長距離電纜上支援高達25Gbps的數據傳輸速率。另外也支援25G/100G乙太網路、PCIe Gen1-4和JESD204B/C等多項主流介面規格。此IP也是支援xPON應用的28G SerDes解決方案。
聯電矽智財研發暨設計支援處林子惠處長也表示,隨著智原28G SerDes PHY的成功開發,讓客戶在該公司具有競爭力的28奈米平台上,得以擴展他們在高增長數據通訊應用中的機會。藉由聯電經驗證的28HPC製程技術、堅實的28奈米製造能力和豐富的設計支援,我們為採用智原的SerDes IP之晶片設計人員創建了精簡而穩健的量產途徑。
ANSYS 2020 R1以數位串接跨產品生命週期流程模擬
透過安矽思(ANSYS)2020 R1新功能,跨產品生命週期流程整合ANSYS技術,正加速數位轉型的過程。從運用ANSYS Minerva改善產品開發,到運用大幅簡化工作流程的ANSYS Fluent執行複雜模擬,再到運用ANSYS HFSS將電磁設計流程最佳化,ANSYS 2020 R1幫助企業引領創新,並創造高成本效益的設計。
Eaton資訊科技副總裁Todd Earls表示,推動數位轉型的關鍵在於適應不斷演化的環境,並以新方式運用既有工具和資料。由於未來模擬的運用可望進一步擴大,Minerva對Eaton十分重要,也在該公司更具規模的跨企業數位原型製作和積層製造(Additive Manufacturing, AM)方案上扮演要角。此外,追溯性和管理對於效率至關重要,而有許多設計生產零件的必要步驟需要運用AM或其他製程,ANSYS Minerva將有助於簡化使用體驗。
由於模擬幾乎會影響所有產品開發決策,用戶必須因應互通性(Interoperability)、資料和流程管理、高效能運算(High-performance Computing, HPC)整合和追溯性(Traceability)帶來的規模和複雜度挑戰。除此之外,整個工程團隊和產品生命週期都必須能廣泛運用複雜的多物理場模擬和最佳化資產。ANSYS 2020 R1藉由整個產品系列的升級和改進ANSYS Minerva來回應此一問題,讓客戶將模擬和最佳化與更大規模的產品生命週期流程連結。
ANSYS Minerva幫助企業將模擬智慧財產轉變為高價值可控制的企業資產、捕捉最佳實務、並以數位方式串接模擬和達到最佳化,較以往更廣泛地涵蓋整個企業。Minerva現在內建先進技術,可顯著改善工作流程並提升模擬流程和資料管理(Simulation Process and Data Management, SPDM),包括有助改善支援決策的儀表板(Dashboard)、探索模型資料的動態3D視覺化工具、以及最先進系統以管理變更和確保資訊可靠度。
AI應用紛起 推論晶片炙手可熱
近年人工智慧(Artificial Intelligence, Al)熱潮帶來演算法、軟體、硬體等新發展,為了加速AI運算,半導體產業也積極開發對應的晶片,雖然早前於2005年業界即提倡過往只用於遊戲的繪圖處理器(Graphic Processing Unit, GPU)能有更多運用,如視訊剪輯(影片編碼轉檔)、高效能運算(High-Performance Computing, HPC)等,期望從遊戲娛樂專用轉向廣泛性運算,稱為GPGPU(General-Purpose GPU),但直至近幾年方由NVIDIA的Tesla系列帶動AI加速晶片熱潮。
Tesla系列雖取得市場先機,但AI技術與市場逐漸演變出不同需求,一是依據布建位置的不同分成資料中心(Data Center, DC)、邊緣(Edge)兩類,前者位於集中且有密集設備的資訊機房內,後者則裝設在各種需求現場,例如視訊監控的攝影機、機箱閘道器及自駕車內等。
另一則是依據AI程式開發與運用兩階段區分,AI程式在開發過程中也稱為訓練學習(Training)階段,開發完成後用於辨識或預測則稱為推論(Inference,亦稱為推理、推算、推測)階段。
推論晶片成長潛力佳
因應上述需求,AI晶片也必須改變發展,由於資料中心有源源不絕的電力因而於AI晶片設計時以效能為優先,晶片與晶片加速卡可動輒數十、數百瓦功耗;邊緣則須在用電上有所節制,攝影機可能僅以網路線方式取得若干電力(Power over Ethernet, PoE),因此晶片多必須低於10瓦,甚至僅1瓦、2瓦,閘道器亦僅比攝影機寬裕些;自駕車則因有汽車電瓶支撐且需對外界變化快速反應運算,因此為數十瓦、上百瓦電能。
除因應布建環境對功耗設計要求外,AI晶片因訓練、推論兩階段的不同也須改變,訓練階段由於AI的特徵、演算法、權重參數等均未定,需多方嘗試與調整,所以需要較高精度、較高位元數的運算,如32位元浮點數;訓練完成後則有機會簡化,調整成較低位元數,或將浮點數轉成整數,如16位元浮點數或8位元整數等。
事實上AI演算法仍持續精進,過去訓練以32位元浮點數為主,也開始出現16位元、8位元的浮點數訓練,如IBM於2018年的研究發表,推論可降至8位元整數,甚至出現4位元整數、2位元整數(圖1)。
圖1 IBM研究顯示AI訓練、推論的精度需求均持續降低中。
雖然用於訓練的AI晶片也能用於AI推論,但以32位元浮點數為主的處理單元執行8位元整數,在電路面積與功耗等方面並不經濟,且多數認為未來AI推論的需求將遠大於AI訓練。一個AI應用程式在一年內僅會數次調整參數而重新訓練開發,但訓練完成後則是全年隨時在推論執行(如臉部辨識的門禁系統),因此經濟節能的推論運算成為晶片商新焦點,甚至其市場會大於訓練用AI晶片市場。再將資料中心、邊緣、訓練、推論四者交叉權衡考量,由於訓練必須耗用大量且長時間運算,幾乎只會在資料中心內進行;即便不在資訊機房,亦僅在研究單位的桌上型電腦系統上進行,依然屬於偏重度用電的後端系統,短期內訓練不易在邊緣端進行,除非演算法、軟體面有重大突破,或僅為簡易少量訓練,邊緣大致上為推論晶片市場。
至於資料中心,原有高位元、高精度的AI晶片將持續用於訓練,但將逐漸導入推論專用晶片以便提升資料中心的經濟效益,除非在所有推論晶片均已投入運算仍無法滿足需求時,方才調用訓練用AI晶片轉而投入推論運算,屬應急性調度。
在分析前後端、訓練推論的四種情境後,2019年1月麥肯錫(McKinsey)發表的專文對四個市場進行預測,認為後端推論市場將有最大成長潛能(圖2)。
圖2 McKinsey&Company對四類型AI硬體市場的預估。
機房AI訓練/推論晶片各有方案
機房AI推論晶片有可能為最大潛力市場,然而機房訓練與機房推論的分際為何,一是晶片商發表晶片時即明確定義市場取向,如英特爾(Intel)Nervana的NNP-T/NNP-I晶片,前者為機房訓練晶片,後者為機房推論晶片;又如Intel近期購併的以色列Habana Labs,其機房訓練晶片為GAUDI方案,機房推論晶片為GOYA HL-1000晶片。
或者百度(Baidu)的818-300為訓練晶片,818-100則為推論晶片;NVIDIA亦採訓練、推論分別推展策略,其T4/Tesla T4即為推論專用晶片,有別於Tesla V100訓練晶片。
不過也有業者只專注於機房訓練或機房推論,例如谷歌(Google)的Cloud TPU並未有推論專用版,仍為訓練、推論合一,Google僅在邊緣推展推論專用晶片,即Edge TPU;亞馬遜AWS(Amazon Web Services)只自主發展用於推論的Inferentia晶片,訓練仍屬意使用NVIDIA Tesla;高通(Qualcomm)Cloud AI...