- Advertisement -
首頁 標籤 FPGA

FPGA

- Advertisment -

萊迪思新AI解決方案提升網路終端應用效能

萊迪思半導體(Lattice)為低功耗、可程式化設計元件的供應商,日前宣布推出Lattice sensAI 3.0,為用於網路終端設備AI處理的完整解決方案集合的最新版本。該版本現支援CrossLink-NX系列FPGA,可打造低功耗智慧視覺應用,更擁有客製化卷積神經網路(CNN)IP,此靈活的加速器IP可簡化一般CNN網路的實現,經優化後可更加充分利用FPGA的並行處理能力。經由增添對CrossLink-NX FPGA的支援,Lattice sensAI將為監控/安全、機器人、汽車和運算領域的智慧視覺應用帶來功耗和效能上的再次突破。 為了解決數據安全、延遲和隱私等問題,開發人員希望將智慧視覺和其他AI應用所仰賴的AI處理任務從雲端轉移到網路終端。大多數網路終端設備都靠電池供電,或對功耗較敏感,因此開發人員需要各種硬體和軟體解決方案,不僅要能夠提供AI應用所需的處理能力,還要盡量降低功耗。通過增強版sensAI集合,萊迪思將持續為客戶提供更多功耗和效能的優化方案選擇。對於智慧視覺等AI效能要求較高的網路終端應用而言,運行sensAI軟體的CrossLink-NX FPGA相較之前版本提供翻倍效能,同時降低一半的功耗。
0

賽靈思新FPGA產品亮相 優化網路連結暨儲存

賽靈思(Xilinx)日前宣布推出專為網路連結和儲存加速而優化的 UltraScale+ FPGA 產品系列最新成員Virtex UltraScale+ VU23P FPGA,透過獨特的方式綜合多種資源,實現更高效率的資料封包處理(Packet Processing)和可擴展的資料頻寬,致力於為網路連結和儲存應用帶來突破性的效能。在資料量呈指數級成長的今天,各界對於智慧化、靈活應變的網路和資料中心解決方案有極高的要求,而全新VU23P FPGA能為產業提供較大傳輸量、強大的資料處理能力以及靈活性的優勢,使其可以適應不斷演進的連接標準,並滿足當前與未來的需求。 VU23P 具備一系列卓越的特性,它在 Virtex UltraScale 產品組合中實現最高的查找表(Look-up Table)和嵌入式記憶體(Block RAM)與DSP slice的比例,能夠在尺寸和功率不變的情況下進行高傳輸量處理。它採用 35mm×35mm 小型封裝,尺寸小卻能提供較強運算力,使之成為SmartNIC 等高密度伺服器環境的選擇。該元件的 58G PAM4 收發器可支援高達 200G 的...
0

AI異構運算工作負載有解 HBM/運算加速相得益彰

近年來,異構運算(Heterogeneous Computing)逐漸興起,進而拓展了後摩爾定律時代在加速運算密集型工作負載方面的創新。當前資料中心產業中,普遍採用異構運算進行加速的工作負載種類繁多,包括人工智慧、即時視訊轉碼和基因組分析,而這些僅僅是其中的一部分。FPGA元件則為現代資料中心工作負載提供了靈活應變能力和運算加速能力。 然而,在很長的一段時間內,DDR記憶體架構的演進並不足以跟上運算加速領域的創新步伐。在過去十年中,雖然平行記憶體介面的頻寬性能得到改善,但進展依然緩慢;現在的FPGA支援的最大DDR4資料速率仍然只有2008年DDR3的兩倍左右。相比之下,自2008年以來,FPGA的運算能力卻提高了近八倍,而且隨著配備AI運算單元的元件推出,預計未來兩年內還會有更大的成長空間(圖1)。因此,在資料中心領域,記憶體頻寬與容量將成為眾多運算和記憶體頻寬密集型工作負載發展的主要限制因素。 圖1 FPGA運算性能成長與DDR頻寬提升比較   HBM2提升AI運算效能 HBM(High Bandwidth Memory)是一種高速的系統級封裝(SiP)記憶體技術,它使用垂直互聯的DRAM晶片堆疊和一個寬(1024位元)介面,與採用傳統打線接合封裝的記憶體產品相比,可實現更大的儲存容量和更高的資料頻寬。聯合電子裝置工程委員會(Joint Electron Device Engineering Council, JEDEC)在2013年開始啟用初代HBM標準,2016年1月,第二代HBM2版本成為業界標準(圖2)。 圖2 HBM和2.5D結構 HBM2標準支援4個或8個8Gb DRAM裸晶逐個堆疊在一起,由一個2.5D矽中介層(Interposer)提供支援,該中介層可將記憶體堆疊與底層電路板連接起來。堆疊一些裸晶(通常是記憶體)而不是其他裸晶(通常是處理器)的多晶片封裝被稱為2.5D元件。 可以將多個堆疊整合在同一個封裝中。與傳統的多晶片DRAM產品相比,透過在一個電路板上堆疊多個裸晶並將其堆疊得更緊密,可以大大減少HBM記憶體封裝的占板面積。由於縮短了訊號在設備之間的傳輸距離,HBM技術還可以提高系統性能。此外,較短的傳輸距離可以減少傳輸定量資料所需的能量(圖3)。 圖3 HBM裸晶堆疊技術 HBM具備先進的矽穿孔(Through Silicon Via, TSV)技術、微尺度互聯和突破極限的I/O數量,可以增加記憶體頻寬,與競爭對手相比,在用於繪圖卡的圖形雙數據速率(GDDR)記憶體方面,HBM無疑能提供更高性能。在元件級別,單個三星HBM堆疊可以提供高達307GB/s的資料頻寬,實現比GDDR5晶片快近10倍的資料傳輸速度。而在系統級別,與使用於GDDR的解決方案相比,HBM則能提供近3倍的輸送量,並且能將功耗降低80%,同時還可以節省寶貴的電路空間(圖4)。 圖4 HBM與GDDR頻寬比較 支援HBM的Virtex UltraScale+ FPGA提高了記憶體頻寬,例如,兩個三星HBM2記憶體堆疊可提供高達460GB/s的速度。將一個或兩個HBM2堆疊與各種尺寸的FPGA邏輯和DSP進行配對,為使用者應用選擇較佳的運算能力與記憶體頻寬/容量組合。如賽靈思(Xilinx) Alveo U280網路加速卡基於16nm UltraScale+架構,採用8GB三星HBM2,可為資料庫搜索與分析、機器學習推論及其他記憶體限制應用提供較高等級的加速功能。本文以深度神經網路與資料庫加速方面的研究為例,展示了支援HBM的元件優勢。 加速語言翻譯準確性 各種雲端應用正在提供自動即時語言翻譯服務,這種服務可以使用基於神經網路的機器學習方法在兩種語言之間翻譯語句。編碼器-解碼器架構推動了當今的商業自動化翻譯服務。在使用機器執行翻譯任務時,兩種語言的單詞經由一個稱為單詞嵌入的過程,以高維向量的形式呈現;因此,單詞之間的關係可以通過向量進行量化建模和反映。遞迴神經網路(Recurrent Neural Networks, RNN)、卷積神經網路(Convolution Neural Network, CNN)和基於注意力的模型等結構通常用於執行編碼和解碼功能。 近期研究表明,在語言翻譯中,只有採用基於注意力的網路才能達到業界一流的準確性。研究論文中所描述的注意力機制,即縮放點積注意力,是由兩個矩陣乘法和其他函數(Scale、Mask和Softmax)構成的。多頭注意力結構通常由多個並行的縮放點積注意力與不同的輸入投影構成。該結構與前饋網路共同用於構建整個語言翻譯模型的解碼器和編碼器(圖5)。 圖5 基於注意力的神經網路語言翻譯模型 如圖5所示,基於注意力的語言翻譯模型的主要運算強度來自於對縮放點積注意力和前饋網路的點積計算。這些點積通常被組合到矩陣乘法計算,以實現更高效的運算。然而,與傳統在整個空間中大量重複使用權重參數以減少資料移動痕跡的卷積神經網路不同,這種基於注意力的模型幾乎不重複使用輸入空間參數,導致對矩陣乘法計算的記憶體頻寬要求要高得多。 透過建立一個轉換器分析模型,其是用於語言翻譯的注意力神經網路,並且已經完成了構建與映射以便在UltraScale+元件上實現。FPGA實現方案的架構採用DSP脈動陣列來執行矩陣乘法。中間的啟動資料儲存在晶片的URAM中,可以消除啟動造成處理器和晶片外記憶體之間的資料移動。HBM或DDR用於儲存所有嵌入字典的單詞嵌入與權重參數。 針對具有不同句子長度(L)和句子數量的英德翻譯任務,也稱為批次處理大小(B),對其進行分析就可以瞭解附加DDR的元件和支援HBM的元件的時間延遲(Time...
0

賽靈思發表首款20奈米FPGA 推進衛星和太空應用

自行調適與智慧運算廠商賽靈思(Xilinx,)日前推出首款20奈米航太規格FPGA,為衛星和太空應用提供全面的抗輻射性、超高傳輸量與頻寬效能。全新的20奈米抗輻射Kintex UltraScale XQRKU060 FPGA提供了真正的無限在軌(On-orbit)可重組能力,數位訊號處理(Digital Signal Processing, DSP)效能提升達10倍以上,使之成爲酬載(Payload)應用的理想選擇,同時在所有軌道上皆具有完全的抗輻射性。 XQRKU060亦將高效能機器學習首次帶上太空,它不僅支援TensorFlow和PyTorch等業界標準框架的多種機器學習開發工具,更透過完整的「處理與分析」解決方案,為太空中的即時機上處理提供神經網路推論加速。此外,XQRKU060具有可擴展精度和大型內建記憶體,能執行密集且節能的運算,並針對深度學習優化的INT8提供效能峰值每秒5.7兆次運算(Tera operations per second, TOPs),與上一代產品相比增加近25倍。        有賴於賽靈思在空間領域的優勢及高度成功的65奈米航太規格元件,此次為太空應用而推出的20奈米元件使航太工業的製程向前推進了三個世代。它顯著減小了元件尺寸、重量和耗能,並具有強大的抗輻射性。XQRKU060作爲一款具有航太規格彈性的元件,可以幫助客戶應對惡劣太空環境中各種短期和長期任務。        賽靈思航太航空與國防垂直市場行銷航太系統架構工程師Minal Sawant表示,賽靈思在開發尖端抗輻射技術並將其部署到可靠的航太規格解決方案方面具有悠久歷史。此次賽靈思推出全球最先進的航太處理節點,將鞏固公司在該領域的市場地位。20奈米抗輻射Kintex UltraScale FPGA正打破業界標準,並為滿足高頻寬酬載、太空探索和研究任務的高運算需求設立了全新基準。         XQRKU060是業界真正的無限在軌可重組解決方案,其在軌可重組能力結合即時機上處理與機器學習加速功能,使衛星可以即時更新、提供隨選視訊,並且在飛行中執行即時運算以處理複雜的演算法。此機器學習的功能適用於科學分析、物體偵測和圖像分類等各種問題。以雲層探測為例,不論是在太空中或地面上,XQRKU060都能提高處理效率並減少決策延遲。隨著各項協議和應用不斷演進,XQRKU060的自行調適運算架構允許無限制的在軌重組,讓客戶在衛星發射前,甚至是已經部署於軌道後,都能進行最即時的產品更新。         XQRKU060針對密集型節能運算進行優化,提供優異的DSP能力。它配備了2,760個UltraScale DSP slices,並能提供高達1.6 TeraMAC的訊號處理運算能力,與上一代產品相比增加了10倍以上,顯著提升浮點運算的效率。更高的空間中運算能力有賴於32個高速收發器(SerDes)的超高I/O頻寬,可以在高達12.5Gbps的速度下提供400Gbps的頻寬調配。         SEAKR首席技術長Paul Rutt表示,SEAKR已經與賽靈思合作長達15年,持續達成衆多頗具挑戰性的先進太空通訊應用任務目標。該公司已將具有12.5 Gbps...
0

貿澤供貨Microchip FPGA套件 簡化AI/影像處理開發

貿澤電子(Mouser)即日起供貨Microchip Technology的Hello FPGA套件。此套件為入門級平台,專為在現場可程式化閘陣列(FPGA)領域擁有中等至少量經驗的終端使用者所開發。Hello FPGA套件支援人工智慧 (AI) 和數位訊號處理原型,內含功率監控GUI,能讓開發人員在執行設計的同時測量FPGA核心耗電量。套件可用於開發各種解決方案,包括通訊、工業、航空、醫療和國防等應用。 貿澤電子所供應的Microchip Hello FPGA套件內含FPGA主機板、相機感測器電路板、LCD板和必要的USB纜線。FPGA主機板以SmartFusion2系統單晶片 (SoC) FPGA為基礎。低功耗的SmartFusion2裝置結合FPGA架構與166 MHz Arm Cortex-M3微控制器子系統,該子系統內含256 KB嵌入式快閃記憶體、多樣周邊裝置、指令快取和Embedded Trace Macrocell。 FPGA主機板亦內含Microchip PIC32MX7微控制器,可控制SmartFusion2 SoC、監控功率等,還有Arduino和Mikroe mikroBUS連接器,能提高原型設計與擴充的彈性。套件可做為獨立裝置運作,也可透過PICkit插頭做為現有Microchip套件的延伸。
0

賽靈思聯手大學推動自行調適運算加速

賽靈思(Xilinx)日前宣布在四所全球頂尖大學設立「賽靈思自行調適運算叢集(Xilinx Adaptive Compute Clusters, XACC)」,其由高階伺服器、Alveo加速器卡及高速網路等元件構成,每個加速器卡能連結兩個100Gbps網路交換器,以用來探索分散式運算的任意網路拓撲。將為用於高效能運算(High Performance Computing, HPC)的自行調適運算加速前瞻研究提供基礎架構與資金,同時支援的研究範疇將涵蓋系統、架構、工具以及應用。 賽靈思技術長暨資深副總裁Ivo Bolsens表示,隨著摩爾定律逐漸式微,人們正進入一個令人振奮的時代,下一波運算系統的面貌將完全不同於人們過去所見,自行調適運算加速器將會扮演關鍵角色。XACC將成為未來創新與研究合作的專用樞紐,推動前瞻自行調適運算技術的發展和與新一代系統的整合。 該公司邀請全球頂尖學術機構加入該計畫,聯手進行先進高效能運算研究;參與計畫的研究團隊將能從遠端存取各項叢集運算資源,執行自行調適運算的研究工作。此外,XACC計畫也將扮演研究人員的社群中心,促進他們和包含賽靈思內部研究團隊在內的其他專家進行合作。總共四部XACC預計在未來3個月內上線運作。而在未來的部署中,更將擴展至賽靈思最新7奈米製程打造的Versal自行調適運算加速平台(ACAP)。 目前首部XACC已在瑞士蘇黎世聯邦理工學院(ETH Zurich)設置完成,後續將分別設置於加州大學洛杉磯分校(UCLA)與伊利諾大學香檳分校(UIUC),而第四部則將設置於新加坡國立大學(NUS)。各大學將著重在各研究領域,如網路與資料庫加速、節能運算、大數據應用的客製化運算及高可擴充性演算法。同時也包含透過高速連結與交換器連接的新型多FPGA拓撲、FPGA網路安全與儲存一致性、執行高效率對等式資料傳輸、運用FPGA加速器處理SSD數據、針對高效能、高編程能力與可攜性的編譯器與系統工具。於此同時,將推動運用異質運算平台新系統與應用的研發。
0

英特爾著手研究通用API 無痛跨平台移植加速軟體發展

異質運算蓬勃發展,但軟體要跨不同的硬體平台執行,卻是相當困難的工程挑戰。近期英特爾(Intel)委託高德顧問公司(J.Gold Associate)研究軟體轉移到不同硬體運作的可能性,並提出oneAPI跨架構模型的概念。 圖 英特爾委託高德顧問公司研發oneAPI。來源:英特爾 高德顧問公司Jack Gold表示:「各式各樣的加速處理器進入市場,並且更多的應用程式工作負載可以應用這些處理器的功能,但前提是應用程式必須具備最高的兼容與彈性。像是oneAPI跨架構模型的技術進展,將有助於確保應用程式移植到新興的加速平台,開發人員不需要重寫。」 針對oneAPI的研究報告中透過一個典型的軟體開發流程,以及隨後移植軟體來使用新的加速器硬體,為企業和開發人員提供參考案例。報告同時詳細說明為何現在需要使用加速器,因而為統一軟體開發流程創造適合的時機,並分析道,如果編寫可以針對多種運算設備使用的軟體,將能避免架構受限於特定的供應商,而難以控制時間與成本。 oneAPI的研究包含三大重點: 1. 以數據為中心的工作負載,以及以最佳流程處理它們的架構將持續多樣化。 2. 當需要跨架構移植進行模型開發,若是每次都能將軟體轉移到新的運算平台,便能省下大量的金錢與時間。報告中的範例花費了五個月的時間,總共節省了30萬美元。 3. oneAPI計畫是開源且跨產業的方法,用於下一代的軟體研發,幫助開發人員的工作效率提高,同時不需要在軟體性能上妥協。 隨著英特爾著手進行統一API的研究,未來可望產生互通於CPU/GPU/FPGA/AI加速器之間,不同硬體皆通用的軟體開發體驗,不只協助軟體無痛移植加速平台,在節省時間與金錢成本的同時,活絡生態系中的協作發展。
0

三星5G網路設備導入賽靈思ACAP 2020 Q4供貨

賽靈思(Xilinx)日前宣布Xilinx Versal自行調適運算加速平台(Adaptive Compute Acceleration Platform, ACAP)獲三星電子(Samsung)採用,將運用於全球5G商業部署。該通用平台具高靈活及可擴展性,可滿足多區域不同營運商的需求,目前首批已出貨供用戶試用,並將於2020年第四季全面供貨。 三星電子網路事業部執行副總裁兼研發負責人Jaeho Jeon表示,該公司與賽靈思密切合作,以鞏固三星在5G技術的地位並開闢5G新時代的道路。如今,該公司將賽靈思的平台運用於解決方案,期望能進一步提升5G效能。 隨著5G基礎設施的需求與業界規範持續演進,5G對自行調適運算的需求也與日俱增,然而在相同頻譜下,5G需要波束成形技術以將多個資料流同時傳輸給多個用戶,進而使5G網路容量急劇增加。但該技術仰賴高度的運算密度和先進的高速連接(無論是On-chip或Off-chip),以達成5G的低延遲需求。此外,不同系統功能分區的需求和演算法的運作,也讓處理效能和運算精確度變得更廣泛,因此傳統FPGA面臨最大挑戰—在有效應對該需求的同時,還能滿足散熱條件和系統占用空間限制。 本次賽靈思推出高度整合、多核心且異質化的運算平台,可在5G核心執行複雜的即時訊號處理,包括用複雜的波束成形技術提高網路容量;同時能以低功耗提供良好的運算密度,以執行波束成形演算法所需的即時且低延遲的訊號處理。而Versal AI Core系列產品中的AI引擎由平鋪的向量處理器陣列所組成,進而實現所需數學運算功能,並提供高運算密度、先進連接性以及部署後重新編程和重新配置的能力。 而針對本次合作,賽靈思執行副總裁暨有線與無線產品部總經理Liam Madden則表示,三星是5G創新的開拓者,很高興能在其5G商業部署中扮演要角。Versal ACAP將為三星提供良好的訊號處理效能和靈活應變能力,協助他們在當今和未來為客戶提供良好的5G體驗。
0

是德推創新無遠弗屆計畫 提升遠端作業執行效率

是德科技(Keysight)日前發布了一項創新無遠弗屆計畫,為防止新冠病毒(COVID-19)擴散盡一己之力。該計畫涵蓋三個主要項目:90天免費軟體試用、遠距教學,以及可擴充的即時網路測試。 是德科技營銷資深副總裁Marie Hattar表示,是德科技以客戶為尊,時時為客戶著想。這項嶄新的計畫,讓客戶的工程團隊不論身處何處,都能以高效率進行遠端作業。人們都知道,新冠病毒在全球各地造成了巨大的衝擊,影響的層面遍及社區、家庭,以及工作場所。 在這樣的時局下,是德科技希望貢獻專業,讓客戶能不受阻隔地正常運作,無遠弗屆地實現創新。 是德科技提供旗下的軟體產品長達90天的免費試用。不論是設計和模擬工程師,或是負責遠端管理多部儀器和測試台的工程師,都可藉此機會善用是德科技電腦軟體,來維持工作效率。在90天試用期限內,是德科技將免費提供KeysightCare 軟體支援,包括4小時即時回覆服務。只要聯絡是德科技,技術專家將於4小時內即時交流。 提供免費試用的軟體,包含下列是德科技解決方案:PathWave 訊號產生軟體、PathWave 向量訊號分析軟體、PathWave BenchVue 軟體、PathWave 測試自動化軟體、PathWave FPGA軟體、PathWave系統設計(SystemVue)軟體、Infiniium 離線分析軟體,以及Flex數位通訊分析儀(DCA)。 針對想要自我提升,並學習新方法或新工具的客戶,是德科技推出了一系列線上教學課程。此課程原為付費課程,現在則免費提供。另外,是德科技還提供大量網路研討會影片,並持續發布新影片。 近來,許多客戶在進行協力運作時倍感困難,進行遠端視訊和語音通訊時,也因為網路流量爆增而時斷時連。為此,是德科技提供Hawkeye 網路效能監控軟體的30天免費試用,以協助客戶透過主動式網路監控功能,將網路服務不穩定的問題和影響降到最低,進而保障使用體驗。
0

瑞薩推賽靈思FPGA/SoC用新PMIC參考設計

瑞薩電子(Renesas)日前宣布推出三款使用方便的電源管理IC(Power Management IC, PMIC)參考設計,可以選配DDR記憶體配置,為賽靈思(Xilinx)Artix-7 FPGA、Spartan-7 FPGA、以及Zynq-7000 SoC的多電源軌供電。瑞薩並與Xilinx密切合作,提供低風險且易於設計的電源解決方案,以加快FPGA和SoC的設計。同時,這些參考設計也加速了包括馬達控制、機器視覺攝影機(Machine Vision Camera)、可編程邏輯控制器(PLC)、家庭閘道器(Gateway)和電器、以及可攜式醫療和無線設備等各種工業和電腦(Computing)應用的電源開發。 瑞薩行動與基礎設施暨IoT電源事業部副總裁Andrew Cowell表示,藉由提供經過測試且完整的解決方案,該公司的PMIC參考設計可隨時連接Xilinx的Artix-7、Spartan-7和Zynq-7000裝置並為其供電,而大幅加快客戶的開發進度。且兩款多相位PMIC都採用瑞薩的R5調變技術,能實現較快的暫態響應,同時允許設計者動態調整功率來提高整體系統效能。 瑞薩的高效能PMIC參考設計提供方便好用的完整解決方案,使單一設計能夠支援不同的Xilinx速度等級和DDR3、DDR3L、DDR4、LPDr2、以及LPDDR3等不同的DDR記憶體類型。這些參考設計分別以四相位—三個輸出的ISL91211AIK PMIC,以及四個輸出的ISL91211BIK PMIC為基礎,兩款PMIC都能提供高達20A的總輸出電流和獨立的動態電壓調節(Dynamic Voltage Scaling)。其控制迴路經過調整,能以較佳方式支援Xilinx FPGA的負載設定檔(Load Profile)。並且,無需外部定序控制器(Sequencing Controllers),即可在內部管理電源軌的通電和關機(Power up and Shutdown)順序。此外,採用2MHz切換頻率(Switching Frequency)和快速負載暫態響應,使每片PMIC板能夠使用22uF的輸出電容(Output)和一個小型電感器(Inductor),來縮小解決方案的尺寸。兩款PMIC皆為尺寸4.7mm×6.3mm,間距0.8mm的35焊球(35-ball)BGA封裝。
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -