- Advertisement -
首頁 標籤 FEC

FEC

- Advertisment -

意法藍牙5.2認證SoC亮相

意法半導體(ST)推出其最新Bluetooth LE系統晶片(SoC) BlueNRG-LP,該晶片充分利用了最新藍牙規範的延長通訊距離、提升傳輸量、加強安全性、節省電能等新特性。優化的超低功耗射頻模組在接收模式下作業電流僅為3.4mA,發射模式電流僅4.3mA,睡眠模式功耗低於500nA,可以將大多數應用所需電池容量減少一半,延長電池續航時間。 意法半導體的第三代Bluetooth系統晶片BlueNRG-LP是第一個支援同時連接多達128個節點的Bluetooth LE 5.2認證系統晶片,可以讓使用者無縫、低延遲監控大量的與設備連線,例如,透過時尚直觀的手機應用程式控制各種設備。 最高可設為+8dBm的射頻輸出功率,配合高達-104dBm的接收靈敏度,現在BlueNRG-LP 射頻系統晶片讓beacon、智慧燈具、遊戲機、大樓自動化、工業製造和追蹤應用本身就可以覆蓋更大的通訊範圍,如果從資源豐富的BlueNRG軟硬體生態系統中選擇正式認證的Bluetooth LE Mesh軟體解決方案,無縫添加到系統中,通訊距離可以無限延長。 此外,BlueNRG-LP支援藍牙遠端模式,採用前向糾錯(Forward Error Connection,FEC)編碼實體層(Code PHY)將無線通訊距離延長到數百公尺,並提升了連線的可靠性;採用GATT(通用屬性)緩存技術快速有效地與裝置連線。 BlueNRG-LP 預裝意法半導體之通過Core Specification 5.2認證並與其超低功耗架構精確配對的第三代低功耗藍牙協定堆疊,該協定堆疊提供可免費使用之獨立於編譯器的可程式庫,得到多個整合式開發環境(IDE)的支援,具有少量程式碼、模組化、低延遲、互作和終生無線升級的優勢,支援更長的廣播和掃描資料包、高工作週期的無連接廣播、更長的資料包長度和2Mbit/s傳輸量等藍牙功能。
0

馬不停蹄 PCI-SIG計畫2021完成PCIe 6.0規範

PCI-SIG於不久前正式發布PCIe 5.0標準之後,近日又於開發者大會上宣布PCIe 6.0的規劃,指出PCIe 6.0的速率和PCIe 5.0相比將再提升一倍,達到64 GT/s,且仍具向後相容性,提供高效率、高性價比的效能,PCI-SIG預計PCIe 6.0的規範將於2021年完成。 PCI-SIG主席兼總裁Al Yanes表示,該協會正持續滿足現今資料吞吐量需求,而延續PCIe 5.0規範設定趨勢,PCIe 6.0制定的腳步持續加快,致力在一個產業能接受的時間範圍內訂定出傳輸頻寬翻倍的標準。 據悉,PCIe 6.0標準的頻寬最高達256 GB/s(在16通道配置下)、原始傳輸率高達 64GT/s,各項標準均是PCIe 5.0的兩倍;同時,PCIe 6.0兼容以往的PCIe介面,不過,和PCIe 5.0不同的地方在於,PCIe 6.0會採用Pulse-Amplitude Modulation 4(PAM4)的編碼技術,而非PCIe 4.0和PCIe 5.0的Non-Return-to-Zero(NRZ)技術,並且採用前向糾錯(Forward Error Correction, FEC)技術提高傳輸速率。 Principral...
0

整合SD-FEC模組 FPGA傳輸率/功耗更優化

所有實例中的資料通道都不是理想通道,它們受到不斷變動的品質等級影響,導致接收到的數據產生錯誤。4G/5G無線、DOCSIS有線,以及微波回程等這類典型通道皆不是理想通道,因此系統工程師在設計這些系統時,必須達到位元錯誤率(BER)等多種指標評估的預先定義效能標準。 運用可靠的前向錯誤修正(FEC)演算法,如低密度奇偶檢查(LDPC)和渦輪SD-FEC,有助於系統設計師設計出接近通道向農容量(Shannon Capacity)的高階通訊系統。但執行這類SD-FEC編碼演算法並不容易,常常需要具備專業的領域知識。FPGA常用於執行SD-FEC演算法,因為FPGA的高效能可編程邏輯、記憶體、DSP、I/O和SerDes非常適用於滿足大量可變精度算數運算和高記憶體頻寬的需求。然而,為了支援數十億位元資料速率而進一步提高系統要求時,效能、功耗與成本,便成為重要的設計因素,而且軟建置(Soft Implementation)與整合解決方案相比,可能效能欠佳。 若要在FPGA可編程邏輯上建置SD-FEC演算法,不僅會擁有強大的運算力,還需要大量的資源。也因此,有晶片商在FPGA之中導入整合型SD-FEC IP,保持FPGA的靈活性與可編程性,使其能達成以下效能: .緩解效能與傳輸率瓶頸,約3Gbps峰值LDPC解碼傳輸率。 .大量減少資源占用,每個SD-FEC實例節省約10萬LUT。 .顯著降低功耗,採用整合解決方案降低80%的耗電。 圖1 典型資料通訊系統原理圖 FPGA朝軟決策FEC和反覆解碼演進 FEC的需求能劃分為多個不同類別,包含語音、視訊會議、重播視訊和非即時資料(表1)。以LTE為例,針對資料與語音服務部署4G/LTE固定無線寬頻時,服務品質(QoS)是網路規畫與設計的重點。 長期以來,雖已成功使用串接里德-所羅門(RS)編碼和卷積編碼搭配Viterbi解碼,但採用軟決策解碼能使該方案進一步提升效率,因為它提高約3dB的編碼增益。3dB編碼增益代表在同樣效能下,訊號在通道內的傳輸距離倍增。 然而,隨著朝多級QAM(能支援DOCSIS3.1高達4096-QAM)等這類更複雜調變方案演進,該類系統提供的位元能量雜訊比(Eb/No)內之有效BER也在增加。因此,已解調的位元更容易受到通道劣化的影響。採用功能更強的SD-FEC方案,才能讓這些系統滿足它們需要的效能需求。 為了滿足表1中各種QoS要求(語音、資料、視訊等)的原生BER需求,反覆解碼方案的使用越來越廣泛。與卷積代碼使用的Viterbi解碼相比,Turbo和LDPC代碼屬於反覆運算代碼,且通常需要每位元進行更多運算以獲得最佳效能,他們能讓系統接近理論上的向農極限(Shannon Limit)。這兩種編碼方案已接近成熟並被眾多應用採用,且在4G/5G無線和DOCSIS 3.1中被認為是確實可行的。 導入SD-FEC模組 FPGA處理效能再升級 為覆蓋多種類型的應用,半導體商在FPGA中導入整合型SD-FEC模組,例如賽靈思旗下的Zynq UltraScale+ RFSoC元件。在整合到包含Arm®Cortex-A53處理器的SoC架構中時,SD-FEC模組可配備或不配備數十億次採樣的RF資料轉換器。這些元件提供了一個功能豐富的平台,包括DSP、通用處理器(GPP)、可編程邏輯和已最佳化的RF訊號處理塊(如DUC和DDC)。 5G新無線電無線基頻系統等這類需要較高資料傳輸率、較低延遲及提高編碼效能的系統,在採用可編程邏輯的解決方案中,需要使用更多的一般可編程邏輯資源來執行所需的SD-FEC需求。LUT、記憶體和布線等資源的占用增加,加上設計速度加快,將導致功耗增加,最終導致解決方案成本的增加。若在單個元件內提供八個SD-FEC整合模組,就能在單個Zynq UltraScale+ RFSoC內達到整個系統的傳輸率。 此外,SD-FEC支援的Zynq UltraScale+RFSoC在結合高速RF資料轉換器後,能為有線/DOCSIS 3.1遠端PHY等應用提供高度靈活的解決方案,提供在單個元件中創建全雙工解決方案的機會;且以SD-FEC為例,整合該IP模組能帶來下列優勢: .減少可編程邏輯資源占用。 .節省功耗。 .縮短開發時程,包含預先驗證IP功能與時序、由軟體和工具提供支援的流程。 .與軟建置相比預計能達到更高的效能,實現低延遲、高傳輸率。 .可配置性帶來高靈活性。 以上這些優勢綜合起來能獲得較低成本的解決方案,同時還能支援更多其它應用,例如4G/5G無線(基頻和回程),在Wi-Fi和5G新無線電的LTE和LDPC中使用的渦輪代碼;有線存取,在DOCSIS 3.1遠端PHY中使用的LDPC代碼;以及微波鏈路等。 SD-FEC IP具有三種工作模式 整合型SD-FEC IP的高階視角圖請參閱圖2。SD-FEC模組有三種工作模式,但每次只能啟用其中一種: 圖2 SD-FEC原理圖 .LDPC編碼 .LDPC碼 .渦輪解碼(LTE) 選擇此三種模式是因為底層演算法已發展成熟,設計人員在權衡屬性和設計執行取捨方面都能得心應手。 多種客戶規格的類循環(QC)代碼都支援LDPC編解碼。雖然SD-FEC是一種整合型IP,但SD-FEC模組具備高度可配置性,其參數記憶體內能儲存高達128個代碼,而且可逐塊選擇代碼,而且添加客製代碼的能力也使得模組具備高度靈活性。SD-FEC是一種具備反覆解碼能力的軟決策解碼器,能夠提前終止並節省功耗。至於渦輪解碼支援4G LTE-Advanced和LTE-Pro的應用,與LDPC解碼器類似,能提前終止支援反覆解碼。傳輸率隨不同代碼和應用而變化,如5G新無線電使用DOCSIS 3.1。 SD-FEC傳輸率符合5G需求 SD-FEC的峰值傳輸率為: .6次反覆運算約1.8Gbps渦輪解碼速度 .8次反覆運算約3.0Gbps LDPC解碼速度 .約20.0Gbps LDPC編碼速度 使用SD-FEC能達到的最大傳輸率取決於運行在667MHz FMAX下時所選擇的代碼、代碼速率和解碼器反覆數量。表2展示了支援的峰值系統組態,同時也支援這些配置的子集合,如四個LDPC解碼器配四個LDPC編碼器。因此,Zynq UltraScale+ RFSoC適用於5G無線應用,且能提供完整的平台解決方案,請參閱圖3。 圖3 Zynq UltraScale+ RFSoC支援5G無線平台解決方案 該系列為無線回程提供了同時整合RF-ADC/DAC和SD-FEC模組的元件。此外,對於遠端無線電頭端(RRH)設備來說,配備RF-ADC/DAC但無SD-FEC功能的元件就能滿足客戶需求。最後,基頻單元(BBU)內沒有類比需求,但是在第一層(Layer...
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -