- Advertisement -
首頁 標籤 DDR5

DDR5

- Advertisment -

技術規格全方位精進 DDR5發展動能十足

2020年7月14日記憶體技術標準的領導組織JEDEC正式發布新一代的記憶體標準DDR5 SDRAM,標準編號JESD79-5,並收取369美元的下載費用。DDR記憶體自1998年開始倡議與運用至今已來到了第五代,每一代約在產業使用4至7年時間,在DDR4技術逐漸難以提升、難以滿足更高要求下,產業將迎向使用DDR5(表1)。 DDR5期望運用於兩個領域,一是用戶端系統(Client System),即個人電腦;另一是資料中心(Data Center),即伺服器。其他領域與裝置尚非其運用目標。DDR5運用何種技術提升而能滿足更高要求,本文以下將對此探討。 降低運作電壓/提高資料傳輸率 DDR記憶體每次改朝換代,均會因應更先進縮密的半導體製程而降低運作電壓,DDR5確定使用1.1V,較DDR4低0.1V。若檢視歷代的DDR記憶體運作電壓可發現,運作電壓的降幅愈來愈小,從0.8V、0.7V降至0.3V,而今僅降0.1V,此並非是記憶體所獨有,而是整體半導體產業均面臨的技術課題。更低的電壓也意謂著在電晶體漏電受控制下可以更省電,不過也意謂著電壓準位更難精準控制,對此一挑戰後頭將再敘述。 同時DDR5預估以4.8GT/s(T為Transfer)傳輸率起跳,較DDR4發展至最後段的3.2GT/s快上50%,未來也將持續提升,預計將能比DDR4快一倍,達6.4GT/s,甚至是8.4GT/s。DDR5能夠提升傳輸率的原因在於使用決策回授等化器(Decision Feedback Equalization, DFE),可以使傳輸訊號少受干擾、更清晰。 晶片內實現ECC DDR4與更之前的記憶體均採行資料記憶體、錯誤糾正碼(Error-Correcting Code, ECC)記憶體各自分離的設計,如此等於在記憶體模組(Dual In Line Memory Module, DIMM)的板卡上多占據一點印刷電路板(Printed Circuit Board, PCB)面積,進而排擠可放的DRAM記憶體顆數。 新的DDR5主張直接運用更先進縮密的製程技術,把ECC的功效電路直接做進DRAM裸晶內,每顆DDR5記憶體晶片內都帶有ECC功效,如此有機會增加每一條DIMM模組上的晶片與容量,此一新特點也稱為On-die ECC。 單顆晶片加大容量/延長爆發長度 Rambus的相關文章認為DDR4每一個記憶體顆粒最高容量為16Gb,實務上美光(Micron)、三星(Samsung)已有32Gb容量,海力士(Hynix)則為16Gb。不過DDR5被寄予單顆更高容量的厚望,目前預估單顆最大容量達64Gb,意謂著能在不增加DIMM上的記憶體顆數下直接讓容量倍增。 DDR5也增加爆發(Burst)長度,DDR4為BC4、BL8,DDR5將為BC8、BL16,此一強化提升同樣著眼在提升記憶體系統的整體存取效率。爆發長度提升使DDR5一次就可以傳遞64Bytes的資料,這剛好是典型CPU裡一條快取線(Cache Line)的資料量,此意謂著一次爆發週期剛好滿足CPU的資料需求,省去再次存取,同時也沒有無效傳遞。 管理匯流排升級 自DDR3開始至今DDR系列的記憶體在系統管理上均採行Serial Presence Detect(SPD)介面,主機板上的記憶體控制器(即晶片組或已整合至CPU內的晶片組電路)透過SPD介面與DIMM記憶體模組溝通聯繫,DIMM上有一專設的Electrically-Erasable Programmable Read-Only Memory(EERPOM)記憶體,在此應用情境下稱為SPD記憶體,該記憶體內存放著該條DIMM上的各種組態配置資訊、參數資訊,如容量、傳輸延遲(Latency)等。 不過DDR5不再使用SPD介面,而是改用I3C介面。I3C介面是由Mobile...
0

愛德萬發表IC記憶體測試機 降低5G產品開發成本

愛德萬測試(Advantest)發表多功能H5620ES工程測試系統,針對現今實驗室環境DDR4、次世代DDR5和低功率LPDDR裝置進行高速預燒及測試,為H5600記憶體測試機家族再添生力軍。由於精簡配件數量、縮短預燒及測試之間所需的時間,最新H5620ES大幅降低5G應用先進記憶體裝置的測量成本。 新款測試機具備優異的生產力,能針對DDR4和DDR5進行平行測試,並容納頻率100-MHz、資料傳輸率200Mbps的記憶體IC,系統已針對產品開發工作進行使用優化,其精巧的設計能節省空間讓實驗室環境更機動,再加上頂部開放的機體設計很容易執行取放作業,不用先移開裝置界面板(DIB)。 H5620ES跟H5620生產單元都採用FutureSuite作業系統,因此測試波形相同。它也支援預先測試(pre-testing routines),譬如在轉移到H5620測試機以前,先在H5620ES系統進行檢查 ,藉以縮短生產週期時間。 愛德萬測試記憶體ATE事業群副總Takeo Miura表示,快速成長的5G市場對最新資料儲存IC的需求量大增,我們新發表的H5620ES系統能協助業者,大幅精簡產品開發與品質提升所需要的成本。
0

DDR5標準正式發表 記憶體大廠超前布署升級商機

負責制定DRAM產業標準的JEDEC,在台北時間15日清晨正式發表DDR5標準,與現有的DDR4相比,DDR5最大的特點在於DRAM晶粒將內建糾錯編碼(ECC)邏輯電路,同時DIMM模組上也將全面搭載電源管理晶片(PMIC),操作電壓也會從1.2V降低到1.1V。為了搶食DRAM產業暌違多年的升級商機,DRAM大廠無不競相展開準備動作,預期到2021年下半,就有機會看到DDR5記憶體在伺服器產品上現身。 JEDEC JC-42記憶體委員會主席Desi Rhoden表示,DDR5標準納入了許多新的技術,以提高DRAM的效能、可靠度,並且將省電模式納入標準中。藉由導入DDR5記憶體,伺服器與個人電腦等大量使用DRAM的應用產品,都可望在性能、能源效率等方面有更上一層樓的表現。 與DDR4等現有的DRAM標準相比,DDR5最大的幾個特性包含在記憶體晶粒內部直接內建ECC邏輯電路、模組上全面搭載PMIC、DRAM工作電壓由1.2V進一步降低到1.1V、改用MIPI聯盟I3C基本規格做為系統管理匯流排。藉由這些新技術,DDR5記憶體所使用的半導體製程,會比DDR4有更大的微縮空間,帶來儲存容量提高的效益,並且在I/O性能上比DDR4提高至少50%。DDR4的頻寬目前已經達到3.2Gbps的理論最大值,但第一代DDR5記憶體的頻寬將從4.8Gbps起跳。 參與DDR5標準制定的記憶體業者預期,新標準的導入期約需要12~18個月,但因為許多記憶體大廠都已經在標準正式公告前,就提供DDR5的工程樣品給客戶參考,等於相關產品的研發工作已經超前布署,故最快在2021年下半,就有機會看到伺服器開始搭載DDR5記憶體。 舉例來說,美光(Micron)科技日前已發表技術應用支援計畫(Technology Enablement Program, TEP),該計畫將提供技術資源、優先取得產品,以及和生態系統夥伴的接洽機會;並協助設計、開發和認證搭載最新DRAM技術DDR5的次世代運算平台。 圖 美光宣布DDR5支援計劃。來源:美光 今年1月美光宣布DDR5 RDIMM送樣後,便以此為基礎推出DDR5技術應用支援計畫,將促使業界朝向發揮次世代、以資料為中心等應用價值的目標向前邁進。益華電腦(Cadence)、瀾起科技(Montage)、Rambus、瑞薩電子(Renesas)和新思科技(Synopsys),均為DDR5技術應用支援計畫成員。 DDR5改善DRAM的效能、容量和可靠性,協助現代資料中心為持續快速成長的處理器核心數,提供記憶體頻寬,也有助於滿足顧客對資料中心的可靠性、可用性和可支援性方面不斷上升的需求。與前代DDR4相比,DDR5將提供兩倍以上的有效頻寬,減輕每個核心頻寬的密集運算,在各種應用上實現高效能,並改善功耗管理。 通路合作夥伴在新技術的開發和採用方面也扮演著非常重要的角色。在DDR5技術應用支援計畫中,美光將與經銷商、附加價值銷售商和OEM/ODM等夥伴合作,由合作夥伴負責將搭載 DDR5 的創新產品推進市場。 符合資格的合作夥伴可藉由參與此計畫充分利用與美光的國際合作、品質和支援,更可獲得其他優勢,包含: ・特定DDR5元件和模組 ・後續推出之DDR5產品 ・協助產品研發和評估的規格表、電氣和熱導模型等,以及有關訊號完整性的諮詢和其他技術支援 ・協助晶片和系統層級設計的生態系統夥伴支援
0

瑞薩新I3C匯流排延伸產品減少占位面積

瑞薩電子(Renesas)日前發表四顆全新I3C Basic匯流排延伸產品,可用於各種應用產品中的控制平面設計,包括資料中心和伺服器應用產品,以及企業自動化、工廠自動化和通訊設備。新產品包括IMX3102 2:1匯流排多工器、IMX3112 1:2匯流排擴充器,以及IXP3114和IXP3104 1:4泛用IO擴充器,支援最高達12.5MHz頻率,並內建熱感測器功能。 這些新產品提供工程師在設計上較大彈性,工程師得以靈活應用I3C Basic做為應用產品的系統管理匯流排,這類應用產品大多內含多顆主控端,大量端點晶片和長走線,影響匯流排的複雜度和訊號完整性。內建熱感測器,則可將熱管理更完善的整合到匯流排設計本身,並且減少專用熱感測器端點的數量。繼JEDEC標準採用I3C Basic,作為DDR5記憶體邊帶(Memory Sideband)之後,下一代計算機結構,也正在導向以I3C作為系統管理匯流排的首選。由於次通道階層(sub-channel Level)的分散式電源管理、遙測技術和熱管理,會提高記憶體次系統的複雜度,因此會需要更高的邊帶匯流排頻寬。 此外,針對先進熱控制迴路、安全與元件認證,還有更強固的容錯和恢復等功能的全新需求,也推動著跨越整個伺服器控制層高頻寬介面的類似需求。I3C Basic就是滿足所有需求的理想解決方案,讓系統管理結構能夠在啟動和執行時,提供有關伺服器資源狀態的詳細資訊。這可使系統管理員可以實施有效的工作負載搬移和伺服器負載平衡,進而讓伺服器利用率得以顯著的最佳化。 瑞薩資料中心業務部副總裁Rami Sethi表示,I2C和SMBus等介面已應用數十年,其性能早已無法滿足現代資料中心設備中智慧型平台管理的複雜度。很高興能為大型高速控制平面設計提供完整的I3C匯流排延伸晶片產品線,實現環境控制、先進遙測、安全性和故障恢復等複雜功能。
0

瑞薩推DDR5記憶體用精密溫度感測器

瑞薩電子(Renesas)日前發表一顆全新的精密溫度感測器TS5111,乃針對DDR5記憶體模組以及各式各樣需要精確、即時溫度監控的應用產品,例如固態磁碟(SSD)、運算用主機板和通訊設備等。這顆全新的溫度感測器符合JEDEC規範,讓記憶體模組和其他對溫度較敏感的系統,能夠在即時、閉迴路的熱管理演算法支援下,以最高的效率和可靠度來運作。 瑞薩資料中心業務部副總裁Rami Sethi表示,很榮幸能提供第一款用於DDR5,並符合JEDEC規範的溫度感測器,目前已獲得我們重要客戶和生態系統合作夥伴的驗證。TS5111具有以單顆熱感測器解決方案,連結整個運算產業的潛力,該解決方案支援最新的高速控制匯流排介面,並符合業界標準規格。 TS5111在提供準確、高精度的系統溫度上,扮演關鍵角色,並具備可程式預警訊號,讓系統能夠執行熱控制迴路機制,例如記憶體刷新率、風扇轉速和頻寬節流(Bandwidth Throttling)。TS5111的尺寸只有0.8×1.3mm,非常適合小尺寸系統,還有記憶體和儲存模組等應用產品,在這些應用產品中,溫度監測對於可靠操作是極為關鍵的。TS5111支援I²C、SMBUS以及較新的I3C基本協定(I3C Basic Protocol),可支援高達12.5MHz的資料速率,以及其他先進的功能,例如頻內中斷(In-band Interrupt)、同位查核和封包錯誤查驗。
0

美光RDIMM力助資料中心效能大躍進

美光科技(Micron)日前宣布其DDR5暫存器記憶體模組(RDIMM)已進入樣品測試階段,該產品採用1znm製程技術。美光DDR5將提升記憶體效能85%,並能因應次世代伺服器的工作負載量。當資料中心系統架構需要快速供應不斷擴充的處理器核心數及更高記憶體頻寬和容量時,DDR5不僅提供雙倍記憶體容量,也展現更高可靠度。 美光電腦運算與網路業務部門資深副總裁暨總經理Tom Eby表示,資料中心的工作負載量將會不斷面臨挑戰,因為幾乎所有應用程式的資料均急遽增長,而資料中心必須從中擷取數值。要滿足這些工作負載量的關鍵便是更高效能、容量與品質的記憶體。美光DDR5 RDIMM樣品測試讓業界能向解鎖次世代數據密集應用程式的價值邁進一步。 因快速擴展的資料集以及需要大量運算的應用程式而產生的進階工作負載量,導致處理器核心數的成長,而目前的DRAM技術將導致頻寬不足。有鑑於此,相較於DDR4,DDR5將提供超過1.85倍的效能成長,也將帶來更高的可靠度、可用性與可維護性(RAS),以因應當代資料中心需求。
0

添加DDR5功能 SDRAM效能/部署能力大增

隨著記憶體密度上升,記憶庫(Bank)的數量也須增加,以容納更高的記憶體密度。新一代的DDR5標準將記憶庫組(Bank Group)的數量擴充一倍,並且同時維持各組的記憶庫數量不變。另外,由於能夠在任一時間點打開更多的頁面(Page),以及提升高分頁命中率(High Page-hit)的統計概率,整體的系統效率應可加強。 記憶庫組到記憶庫組的交錯時序存取(Interleaved Timing)短於特定記憶庫組內記憶庫間的存取。這些時序參數同時有「長」的時序定義(tCCD_L、tWTR_L、 tRRD_L)和「短」的時序定義(tCCD_S、tWTR_S、tRRD_S)。長的時序係指記憶庫組內記憶庫到記憶庫(Bank-to-bank)的存取,而短的時序則是指存取不同的記憶庫組(圖1)。為便於理解,在此補充說明:tCCD_L可接近tCCD_S的兩倍。增加的記憶庫組可提高短時序的使用概率,進而減輕內部時序限制。 圖1 DDR5記憶庫/記憶庫組的時序 資料突發長度增加 DDR5 SDRAM將預設的突發長度從BL8加到BL16,並提高了指令/位址和資料匯流排的效率。以同樣的讀取或寫入CA 匯流排的作業而言,資料匯流排現可提供兩倍的資料,同時還能將對IO/陣列時序限制的暴露侷限於相同的記憶庫內。透過減少存取給定資料量所需的指令數,DDR5 SDRAM還能降低讀寫作業所需功率。 此外,突發長度增加後,存取相同之64B快取行(Cache Line)資料負載所需的IO數也減少。由於預設的突發長度增加,DDR5 DIMM架構得以具備雙子通道(圖2),進而提高通道的整體並行性、靈活性和數量。針對使用128B快取行負載的系統,DDR5亦特別為×4配置的裝備提供突發長度為32位元的選項,而能進一步改善指令/位址、資料匯流排效率及總體功率表現。 圖2 DDR5 40-Pin子通道DIMM範例 刷新指令 除了適用於DDR5和早期DDR SDRAM產品的標準ALL-BANK REFRESH指令(REFab)外,DDR5還導入了SAME-BANK REFRESH(REFsb)指令。當REFsb指令發出時,它會依照記憶庫位元(Bank Bits)透過指令/位址位元所指定的目標,在所有記憶庫組中鎖定同樣的記憶庫。 SDRAM設備的REFRESH指令會要求在指令發出前,被鎖定刷新的記憶庫須處於閒置狀態(預充電,無資料活動);而且,在REFRESH指令執行期間,那些記憶庫均不能重啟後續的寫入和讀取活動(時序參數tRFC)。REFRESH指令以平均週期間隔發送(時序參數tREFI)。對於REFab指令,系統必須於發出指令前確保所有記憶庫均為閒置狀態;針對16Gb DDR5 SDRAM裝置,在「正常」刷新模式下平均每3.9μs發送一次,每次持續295ns。 REFsb指令的效能優勢在於,在指令發出前,各記憶庫組內只需有一個記憶庫保持閒置狀態。當發出REFsb指令時,其餘的12個記憶庫(圖3)不必處於閒置;而且,對於非刷新記憶庫的唯一時序限制是相同記憶庫刷新到啟動的延遲 (Same-bank-refresh-to-activate Delay)(時序參數tREFSBRD)。REFsb指令只能以倍精度刷新(FGR)模式發送,意即各記憶庫平均須每1.95μs接收一次REFRESH指令。針對16Gb DDR5 SDRAM裝置,REFsb則僅持續130ns,這也將系統存取鎖定的對象(tRFCsb)減至主動刷新的記憶庫上(圖3)。使用REFsb時還有一個限制:每個「相同記憶庫」(Same Bank)都須在第二個REFsb指令發出前收到一個REFsb指令,但REFsb指令可以任一記憶庫的順序發送。 圖3 DDR5 REFsb與記憶庫的對應 模擬結果顯示,與REFsb相比,使用REFsb時系統效能吞吐量加大6%到9%(會因讀/寫指令比率不同而異),如圖4所示。另外,REFsb將刷新對平均閒置延遲時間的衝擊從11.2ns減為5.0ns。這些計算乃基於標準排隊理論所得,並適用於具隨機驅動資料流量的單個記憶庫。 圖4 DDR5系統吞吐效能改進 效能改進 以上述特點模擬64B隨機存取的工作負載後發現,與DDR4雙Rank的3200MT/s模組相比,效能顯著提高(圖5)。在此模擬情境中,假設各系統有8個通道與1DPC。 圖5 DDR5 不同速度/記憶庫模組的效能改進 透過從DDR5設備輸出資料前在READ指令期間進行校正,RAS的提升(如on-die...
0

是德針對DDR5/LPDDR5推高速差動式探量解決方案

是德科技(Keysight)日前針對DDR5和LPDDR5推出MX0023A InfiniiMax RC高速差動式探量解決方案。 行動匯流排系統的資料速率日益提升,訊號緣速率也隨之加快,因此業界亟需支援更高寬頻的探量解決方案。此外,近來很多系統都部署了無段自動終端(Continuously Variable Termination)機制,可在高低阻抗之間切換終端阻抗,以節省裝置的能耗。這項技術需要更高速的探量解決方案,在更廣的頻率範圍內支援高輸入阻抗,以實現低探量負載。而此訊號特性常見於DDR/LPDDR採用的高速行動通訊技術。 為此是德科技推出了Keysight MX0023A InfiniiMax RC探棒,可兼顧高頻寬和低負載,最高支援25GHz頻寬,並可針對極低的中頻段負載進行RC輸入阻抗特性分析,可全面滿足現代高速探量需求。它還提供各式各樣的彈性連接解決方案,涵蓋現今各種新興訊號標準,例如DDR5/LPDDR5以及其他高速訊號的除錯和驗證測試需求。 為確保 Keysight Infiniium 示波器客戶擁有適合各種不同應用的探棒和配件,是德科技提供一應俱全的優質探棒和配件。而MX0023A InfiniiMax RC探棒進一步壯大了整體產品陣容,可為客戶提供關鍵效益。
0

滿足資料儲存需求 DDR5頻寬/密度大增

對於許多的資料中心營運商來說,降低功耗都是他們的首當要務,以降低營運費用。而DDR5目標就是提供資料中心所需的增強效能以及功率管理功能,為400GE的網路速度提供良好支援。 新型的JEDEC DDR5將提供經過改善的效能,與上一代的DRAM技術相比,功率效率更高。DDR5將提供兩倍於DDR4的頻寬和密度,同時還改善了通道的效率。這些增強功能與針對伺服器和用戶端平台而提供的更加易用的介面結合到一起,將在一系列廣泛的應用中實現極高的效能並改進功率管理。 無論如何,一些主要的製造商很快即將發布他們的第一款DDR5記憶體模組,將更高的頻寬和更低的功耗推出市場。新模組將引入新一代的高速記憶體,從而取代現有的標準。 DDR5提高功率/效能 與DDR4技術相比,DDR5改善了效能並且提高了功率效率,因此,對緊湊而又穩健的DIMM插槽的需求比以往任何時候都要重要,以便為這種新技術提供支援。 例如莫仕(Molex)的DDR5 DIMM插槽比DDR4時代的產品更加緊湊,縮小整體尺寸與高度,此外還具有防屈曲功能,實現平穩的模組插入,並提供冠形的觸點以防止觸點斷裂。 DDR5 DIMM插槽的頻寬和密度比DDR4提升了一倍,可以提供6.4Gbps的速度,高度降低後的底座面可以節省更多的印刷電路板空間與豎向空間。DDR4和DDR5的針數保持相同,這兩種DIMM都含有288個插針;DDR4和DDR5的螺距也相同。除了增加速度以外,在整體尺寸和模組卡的厚度上存在著一些區別。 另外DDR5插槽連接器的尺寸要短於DDR4。對於模組卡的厚度來說,DDR4為1.40+/-0.1毫米,而DDR5將達到1.27+/-0.1毫米。至於底座面,將從DDR4的最大2.4毫米縮減為DDR5的2.0毫米最大值。 使用穩定連接器至關重要 當需要遷移到DDR5時,設計人員應當牢記幾個特定於插槽連接器的主要考慮因素。DDR5插槽採用了鍵控功能來防止插入DDR4模組,而且DDR4模組在DDR5中無法工作,反之亦然。 DDR5的確需要更高的速度。如果採用SMT端接,那麼在製程上可能會存在挑戰,與TH或PF端接方式相比或許更難以加工。CTE與印刷電路板的不符合會造成連接器的動態翹曲。隨著自動模組插入製程的到來,使用一種穩健的DDR5連接器就變得更加關鍵。DDR5插槽在插鎖塔上配備一片金屬,可以改善機械強度。 DDR5採用的模組卡更重一些,並且模組重量可能會從50克增至65克。因此,需要考慮採取良好的措施,以機械方式將連接器保持固定在印刷電路板上。 具防斷裂觸點連接器 確保電氣可靠性 在尋求推進到DDR5的過程中,需要牢記幾個方面。請考慮使用一種具有防斷裂觸點的連接器,可以實現穩健的配對接觸效果並確保電氣上的可靠性。耐高溫的無鹵尼龍外殼可以支援較高的回流溫度,同時提供環境上的可持續性。耐振動耐衝擊焊片在條件苛刻的作業過程中可提供最優的效能以及牢固的印刷電路板保持效果。此外,插槽上的金屬嵌件支援嚴格的閉鎖作業,同時可對插鎖塔進行強化。人體工學設計的穩健插鎖在閉鎖過程中以及模組卡釋放時可改善撕扯力以及抗振性。為了解決插針壓碎的問題,可以尋求使用設計良好的端子與外殼。 對於DDR5上的其他考慮事項,動態翹曲可能是一個需要關切的問題。在加工方面,與TH端接方式相比,SMT端接將更具挑戰性,並且更加困難。必須妥善的控制組立製程,同時設計與外殼材質的選取也極其重要。經最佳化的成型製程可以降低外殼內積聚起的內部應力。 隨著資料中心內的速度不斷提升,DDR5將成為一個理想的選取,為這種速度上的提升提供支援。DDR5插槽的生產正在穩步增長,並且將在下一年保持這一成長勢頭。為解決上述問題,有業者提供種類廣泛的記憶體連接器,符合有關雙列直插記憶體模組(DIMM)和單一內嵌記憶體模組(SIMM)的JEDEC產業標準要求,並且還為筆記型電腦、桌上型電腦、工作站、伺服器、儲存及通訊應用提供自訂的記憶體模組。 (本文作者為Molex產品經理)
0

Marvell聚焦基礎建設市場 看好邊緣資料中心潛力

在日前宣布將旗下Wi-Fi/藍牙事業賣給恩智浦(NXP)半導體後,Marvell業務更加聚焦在資料中心等基礎建設領域。在x86架構主導的伺服器市場上,採用ARM架構處理器的伺服器數量仍相當有限,但隨著軟體大廠如紅帽(Red)、微軟(Microsoft)等對ARM架構的支援越來越完整,ARM處理器在伺服器、超級電腦市場上的能見度正在提升。邊緣資料中心更是被Marvell寄予厚望的新市場。 Marvell伺服器處理器事業群副總裁Gopal Hegde表示,如果單就硬體運算效能而言,Marvell旗下專為伺服器應用所設計的ThunderX系列處理器,不僅表現不遜於同等級的x86處理器,甚至在I/O性能、I/O數量、每瓦效能、整體持有成本(TCO)方面,還有過之而無不及。但對伺服器應用來說,除了硬體之外,軟體生態的支持也是關鍵,而這確實是一道需要時間跨越的門檻。 歷經過去數年的沉潛努力,現在已經有越來越多軟體業者看見ARM架構在伺服器市場的發展潛力,進而願意為ARM架構伺服器提供更完善的支援。事實上,跟幾年前相比,現在Marvell在推廣ARM架構伺服器CPU的時候,已經幾乎不必操心軟體問題,因為紅帽、微軟與為數眾多的伺服器應用軟體開發商,已經可以提供適用於ARM運算架構的解決方案。 軟體支援的問題獲得解決,加上Marvell現在的策略更聚焦在伺服器、資料中心、超級電腦等基礎建設市場上,使得Marvell更能專心發展最新的技術。舉例來說,Marvell在幾個月後將會推出ThunderX3處理器,採用台積電的7奈米製程技術,並支援PCIe Gen4。相較之下,目前伺服器所使用的PCIe匯流排,大多還停留在Gen3。至於支援PCIe Gen5跟DDR5記憶體的ThunderX系列處理器,則預定在2021~2022年之間推出。Hegde很有信心地表示,Marvell在產品發展時程上,絕不會落後x86陣營。 除了技術跟產品之外,在應用市場方面,Hegde特別指出,邊緣資料中心將會是對ARM架構特別有利的應用市場,且隨著串流式服務,例如串流遊戲、串流影音大行其道,相關服務業者對邊緣資料中心的需求將會明顯成長。 為何ARM架構比x86架構更適合用在邊緣資料中心?Hegde解釋,因為目前絕大多數用來接收串流服務的用戶端裝置,都是ARM架構的終端,例如智慧型手機、平板電腦。因此,對串流服務供應商來說,在邊緣資料中心採用ARM架構的處理器,在應用服務的相容性方面,是完全不必擔心的。 事實上,目前資料中心以x86處理器為主流,很大的原因之一就在於x86個人電腦(PC)的普及。資料中心跟終端採用同樣的處理器架構,是最不會產生相容性疑慮,也最具經濟效益的選擇,也是許多原本與x86架構在伺服器市場上競爭的其他處理器架構,最後紛紛敗下陣來,轉攻某些利基市場的原因。 Hegde相信,同樣的歷史會在邊緣資料中心領域重演,因為這類資料中心的伺服器要服務的用戶端裝置,大多數不是PC,而是手機、平板乃至各種OTT機上盒。
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -