- Advertisement -
首頁 標籤 先進製程

先進製程

- Advertisment -

積極布局先進製程 三星釋出3GAE技術

搶攻先進製程市場,三星電子(Samsung)推出3nm GAE設計套件(PDK) 0.1版本,能幫助客戶儘早開始設計相關工作,提高設計競爭力,同時縮短周轉時間(TAT)。此款晶片電晶體底層結構經過重新設計,與7nm技術相比,可提升35%的速度、減少45%使用空間、減少50%電力消耗。 三星電子製造業務總裁兼負責人ES Jung表示,面臨第四次工業革命,現在是一個講求高效率計算與連接的新時代,地球上每個人的日常生活都將受到影響。三星電子充分地理解,實現有效可靠的矽解決方案不僅需要最先進的製造和封裝技術以及設計解決方案,還需要合作夥伴的支持與信任。三星致力於在矽解決方案領域不斷地進步。 不讓台積電專美於前,三星積極布局先進製程。三星透露其發展藍圖,計畫發展四種基於FinFET的製程,從7nm到4nm製程、採用極紫外線(EUV)技術、3nm GAA與MBCFET。在2019年下半年,三星計劃開始量產6nm技術元件並完成4nm技術的開發。另外,三星5nm FinFET技術的產品設計將於4月開發,預計將於2019年下半年完成,並於2020年上半年開始量產。 同時三星近日也宣布正在開發3奈米製程「環繞式閘極結構」(Gate-All-Around, GAA)技術。三星指出3奈米GAA製程技術(3GAE)的研發完全依照進度,PDK 0.1版已在4月釋出。此基於GAA的技術有望在下一代應用中被廣泛地採用,例如手機、網路、汽車,人工智慧(AI)和物聯網(IoT)。 基於奈米線的傳統GAA技術因為其有效通道寬度較小而須要堆疊更多。但三星的GAA專利技術多橋通道FET(Multi-Bridge-Channel FET, MBCFET)採用奈米片(Nanosheet)結構,可實現更高的電流量。 與現在FinFET不同之處在於,MBCFET透過控制奈米片寬度提供更高的設計靈活性。此外,MBCFET可與FinFET技術兼容,表示兩者可以共享相同的製造技術和設備,進而加速技術開發與生產。
0

安矽思RedHawk-SC問世 高效能模擬方案滿足先進製程設計

為降低先進製程設計難度,加快產品開發時程,安矽思(ANSYS)宣布推出新一代解決方案RedHawk-SC,以因應複雜的多層物理場(Multiphysics)挑戰,包括晶片熱效應、老化(Aging)、熱感知統計電子遷移預算(Statistical Electromigration Budgeting, SEB)、靜電放電(Electrostatic Discharge;ESD)及製作給整個封裝與系統做模擬的晶片功率模型(Chip Power Model, CPM)等;該產品應用範圍包含7和5奈米(nm)等先進製程節點。 安矽思半導體事業部副總裁暨總經理John Lee表示,不論是汽車、消費性電子產品、行動裝置等市場的半導體IC設計,皆朝高能源效率、高效能、高可靠性方向發展;特別是走到先進製程階段(7奈米和5奈米),晶片體積越來越小,但功能不斷增加,使得製程愈來愈複雜,對於物理場的模擬計算需求是過往的十倍以上。 Lee說明,以往2x奈米、1x奈米晶片在設計、驗證的階段,可能只須模擬2~3種物理場狀況(如只測試晶片熱效應、電源損耗等)。然而,隨著晶片製程愈來愈複雜,為確保IC產品的可靠度並降低其電源損耗,晶片在設計和驗證時,須模擬、運算的項目也逐漸增加,不僅僅是基本的電源、產品壽命,像是連ESD、SEB等因素都須納入測試,模擬工具的運算效能也因而須跟著提升。 為此,安矽思推出RedHawk-SC解決方案,該產品以ANSYS SeaScape為基礎,具備大數據架構以因應電子系統設計及模擬設計需求,同時還具有高度可擴展性,能進行參數掃描和分析;並可線性擴展容量和性能,以支援設計人員於封裝和系統設計時提升晶片可靠性,降低開發成本。 Lee進一步說明,RedHawk-SC有兩個主要特點,首先是支援高度擴展性的彈性計算引擎,可透過雲端或是客戶端為主的平台,提供以Linux核心的方案,快速、大量的增加運算規模,進而加產品模擬速度;另外一個特點是大數據分析,在現今的晶片設計當中,有數百、數千萬的資料數據,設計人員很難在短時間內掌握所需的資訊,而透過大數據分析可讓設計人員很快的得知所需資訊,降低搜尋資料時間,加快產品開發時程。 除此之外,Lee提到,RedHawk-SC還具備機器學習功能。在進行IC設計時,由於運算量大,因此會有許多種運算結果(上百或上千),而究竟哪些是正確答案正確,哪些結果又需要修正,多是仰賴資深研發人員進行判斷。而為了讓資淺的工程師能快速汲取資深人員的經驗,加快產品開發時程,RedHawk-SC便透過機器學習,將這些數百、數千計的運算結果加以分類、歸納,讓設計人員能輕易了解遭遇到何種狀況及如何排除,如此一來便可加快產品設計時程。
0

重組技術組合 格羅方德退出7奈米先進製程競賽

格羅方德(GLOBALFOUNDRIES)宣布重要的轉型計畫,未來將依據執行長Tom Caulfield所訂定的發展方向,以高度成長市場客戶為目標,聚焦在供應真正的差異化方案,因此,將無限期暫緩7nm FinFET計畫,重新調整先進FinFET發展藍圖,並依此打造研發團隊。 格羅方德執行長Tom Caulfield表示,半導體的需求日益高漲,而現今主要的無晶圓廠客戶都期望充分利用設計至各個技術節點上的重大投資,以創造每一代更高的技術價值。為此,該公司正轉移資源的分配及焦點,於整體技術組合之中,加強投資客戶使用多年的現有技術,並打造差異化。 格羅方德將重新調整先進FinFET發展藍圖,轉移開發資源,提升14/12nm FinFET製程研發,並提供一系列的創新IP與功能,包括射頻、內嵌記憶體、低功耗及其他功能。為了投入此項轉型,該公司須精簡相關工作人力、重新打造研發團隊;大量頂尖技術人員須轉而投入14/12nm FinFET,研發產品及其他差異化方案,因此將無限期暫緩7nm FinFET計畫。 格羅方德指出,該公司會加強投資在具有明確差異與增添客戶實質價值的領域上,並著重於跨技術組合,以實現各種功能豐富的方案。其中包括FDXTM平台、頂尖射頻方案(RF SOI及高效能SiGe)、類比/混合訊號及其他技術,專門設計用於越來越多需要低功耗、即時連線能力及內建智慧的各種應用。 此外,該公司將成立獨立於晶圓代工業務之外的獨資子公司專責ASIC業務,以延續利用其在ASIC設計與IP領域的研發成果及重大投資。ASIC業務需要持續取得頂尖技術,此一獨立的ASIC子公司可提供客戶7nm及之後的替代晶圓代工選項,同時讓ASIC業務與更廣泛的客戶互動。 針對格羅方德宣布退出先進製程競賽,Gartner研發部副總裁Samuel Wang認為,格羅方德可藉此減輕在先進技術領域的投資負擔,進而在射頻、物聯網、工業、5G及汽車等快速成長的市場中鎖定目標加強投資,針對其中大部份的晶片設計人員打造真正重要的技術。雖然先進技術領域能夠獲得各界矚目,但可以承擔向7nm及精細尺寸的過渡的客戶正日漸減少,而14nm以上的技術在未來數年仍會繼續引領晶圓代工需求,具有充分的創新空間,推動下一波技術的革新。
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -