首頁Top區塊
- Advertisement -
卯足全力搶5G商機 高通再購併RF360控股公司
高通(Qualcomm)布局5G市場可說不遺餘力,繼前陣子在IFA展會上宣布將5G平台擴充至Snapdragon 8/7/6系列之後,近期為了壯大技術競爭優勢,宣布收購RF360控股公司,以鞏固、強化未來在5G行動商機中的市場領先地位。RF360控股公司為高通與TDK株式會社成立的合資企業,該合資公司此前與高通技術公司合作製造射頻前端(RFFE)濾波器,支援高通技術公司提供完整的4G/5G射頻前端解決方案。
高通總裁Cristiano Amon表示,之前成立合資公司主要目的在於提升高通技術公司的射頻前端解決方案,使其能為行動裝置生態系統提供真正完整的解決方案,如今這一目標已經逐漸實現,目前全球採用高通 5G解決方案的產品設計已經超過150款。而在RF360控股公司的成員加入後,將成為高通技術公司射頻前端團隊的重要成員,未來也將持續發明突破性的基礎科技。
高通總裁Cristiano Amon指出,收購RF360控股公司後,高通將繼續研發突破性射頻前端產品。
據悉,本次收購使得高通技術公司獲得RF360控股公司於射頻前端濾波技術領域累積二十多年的專長,使其在未來能夠提供從數據機到天線的完整的端到端解決方案,也就是高通Snapdragon 5G數據機及射頻系統。該系統包括全球首個商用的5G新空中介面6GHz以下(sub-6 GHz)及毫米波(mmWave)解決方案,整合了功率放大器、濾波器、多工器、天線調節、低雜訊放大器(LNA)、開關元件以及封包追蹤 。
同時,透過此一收購,高通技術公司現今擁有更為廣泛的射頻前端產品組合,包括採用體聲波(BAW)、表面聲波(SAW)、溫度補償表面聲波(TC-SAW)以及薄膜式表面聲波(Thin Film SAW)等射頻前端濾波器技術的整合式和分立式微聲波元件(Micro-acoustic Components)。未來高通將應用這些微聲波元件所開發和製造的濾波器、雙工器和多工器;和被用於射頻前端的分離方案、功率放大器模組、分集模組以及多工器和分離濾波器,滿足當今手機和行動設備異常複雜的前端設計需求。
為5G而生 賀利氏推出EMI遮蔽解決方案
5G已成為時下最熱門的關鍵字,除此之外,相關技術與布建也馬不停蹄地持續發展中。然而新技術的發展便意味著新挑戰的產生,5G行動網路帶來了高速與大頻寬、低延遲與高可靠性的同時,也帶來了電磁干擾(EMI)、裝置尺寸與升溫問題等挑戰。為因應上述挑戰,賀利氏(Heraeus)推出防電磁干擾全套解決方案,迎接5G發展面臨各種挑戰。
賀利氏電子業務領域總裁Frank Stietz指出,基於高頻寬及輕薄短小的需求,防止電磁干擾技術已成為5G發展的關鍵。賀利氏的全套解決方案,包含特製的銀油墨、3D數位列印設備和專用於特製的銀油墨的固化設備。與傳統的金屬背蓋或現有的濺鍍設備相比,賀利氏使用列印技術,除了可以達到每一面厚度相同且均勻之外,並能設定區域局部進行列印,不會有任何材料被浪費。同時此技術使用的設備僅需2.5m×1.5m的占地,大幅節省工廠空間。這項新技術能節省物料成本提高材料使用率,若依年度產能估計,此解決方案的設備投資僅約PVD濺鍍製程設備投資的15分之1,然而產能卻可以提升5倍。
Stietz進一步說明,過去將金屬背蓋直接做在PCB板上的做法已經不可能用於5G產品,因為那體積和重量都會超出可以接受的範圍。而PVD濺鍍又過於浪費材料,物料使用效率低,且需要無塵室相關設備,投資成本高昂。另外,噴墨(Ink Spray)技術同樣面臨物料使用率不足的問題,而且在側面達到與上層相同均勻與厚度將是一大挑戰。若使用列印技術則不會面臨上述問題,可以達到-60dB的遮蔽效果,每面的厚薄與均勻一致,且能實現零物料浪費的目標。
Stietz表示,賀利氏的防電磁干擾全套解決方案目前已與客戶合作,在亞洲地區小量生產(Ramp-up),並計畫於2019 Q4設製原型(Prototype)產線。最重要的,上市時程是與5G發展同步的。5G預定商轉時成為2020年,賀利氏的防電磁干擾解決方案為5G而存在,因此也計畫和5G一同登場。
電子產品的輕薄短小,導致內部零組件空間錙銖必較;而 5G技術帶來急速增長的數據流量,也將大量耗電,導致電池容量與體積越來越大,讓模組與個別IC的體積問題再度被放大。賀利氏的印刷技術讓EMI遮蔽以更小的尺寸達到更好的效果。
專訪高通執行長Steve Mollenkopf 2020年消費者難拒絕5G手機
Mollenkopf指出,5G的快速發展,一部分跟消費者希望有更快的傳輸速度有關,另一部分則是電信營運業者的大力推動,5G有兩大優勢特別受到電信業者的青睞。
首先,相較於4G,5G傳輸更有效率。Mollenkopf說明,5G使電信業者能夠因應持續上升的無線影音傳輸需求,滿足消費者對行動影音服務的龐大胃口;不僅如此,5G網路傳輸影片成本大約是現今技術的30分之1,且5G標準可以與新的無線電頻寬相容,提供更多創新服務,有時還能與有線寬頻競爭。
其次,5G將能串聯所有事物,讓各行各業實現數位化,像是以安全的方式遠端操控裝置,這是行動技術首次符合產業需求,不僅適用於消費者,各產業如醫療保健、教育、智慧城市等領域都能導入5G技術。
Mollenkopf指出,消費者和產業對於數據的需求正在急劇上升,若電信業者沒有良好的5G部署策略,將會在這波5G浪潮中處於落後的位置,且永遠無法追趕上領先者。而高通在這波5G浪潮中,扮演的不單單是單純的晶片製造/供應商,而是研發基礎技術的企業,不僅和各行業分享各種標準,也會提供支援的晶片,藉此發展能讓產業大規模應用的無線技術。
簡而言之,Mollenkopf認為,5G使電信業者能滿足大量數據傳輸需求,有了5G之後,消費者可以擁有更好的行動裝置體驗,不論是軟體更新、行動串流媒體、隨時更新個人社群等。到了2020年,5G將更加無處不在,不購買5G手機對消費者而言將是件困難的事情。
行動通訊晶片供應商高通執行長Steve Mollenkopf表示,5G讓消費者享有更快速的傳輸體驗,2020年消費者很難不買5G手機。
專訪工研院機械與機電系統研究所所長胡竹生 創新智慧機械成果助力台灣升級
工研院機械與機電系統研究所所長胡竹生表示,隨著產業轉型、社會消費型態改變,全球機械產業面臨少量多樣的生產挑戰;面對當前客製化的新生產模式,在在需要智慧製造技術,來增進生產效率和品質。而研發型法人一直是機械業的好夥伴,工研院開發高階且跨領域的創新機器人技術,譬如整合多功能的機器人與檢測系統,並投入機器人聯網標準的研發,希冀成為產業最佳後盾、讓工廠製造流程更自動彈性,打破智慧製造的升級瓶頸。
據悉,智慧砂帶機與亮面瑕疵檢測系統具備三合一多功不占空間的特色。過往的水五金產線的砂帶機,通常一台只有一種功能,僅能研磨或拋光。然而,新發表的智慧砂帶機配置兩種粗細砂帶,搭配亮面瑕疵檢測系統,能一台完成由粗到細的研磨、拋光及檢測瑕疵。
同時,砂帶機具備多接觸輪設計跟旋轉平台,能改變砂帶形狀、寬度跟角度來符合各式工件形狀,還可旋轉砂帶機台配合機器手臂研磨,減少研磨死角;而亮面瑕疵檢測系統結合人工智慧(AI)影像檢測,有助判斷工件是否有瑕疵、降低人工檢查時間。
至於線上即時3D視覺檢測系統,則是透過「雙眼」齊視的特色,提升視覺檢測效率。傳統機器手臂採用的檢測設備,通常僅具備2D或3D視覺檢測功能,不但面臨檢測時間長、耗費人力操作,還只能檢測小型零組件如手機元件,無法檢測大型工件。而線上即時3D視覺檢測系統結合機械手臂,可同時進行2D跟3D視覺檢測,更能檢測大範圍、高曲度的工件,在單站即能完成多樣化產品檢測需求,可應用於航太、車輛運具零組件、模具射出、沖壓成型產品的檢測。
工研院機械與機電系統研究所所長胡竹生表示,工研院開發高階且跨領域的創新機器人技術,助力業者實現高階智慧製造。
MIC:2019年全球半導體產值衰退8.7% 2020年後緩步回升
全球半導體產業,歷經2017與2018年,由記憶體市場需求井噴帶動的連續兩年兩位數成長的榮景宣告結束,2019年產業全面修正,根據半導體貿易統計群組織(WSTS)與資策會MIC的預測,2019年全球半導體產業產值為4279億美元,較2018年衰退8.7%,2020年將成長至4373億美元,成長2.2%,呈現緩步回升的態勢。
2017年線上高畫質影音帶動資料中心(Data Center)的大幅成長,記憶體需求包括DRAM與NAND Flash跟著水漲船高,缺貨情況湧現也推升記憶體價格,全球主要記憶體廠業績倍數成長;其後又有許多充滿話題的新興科技如人工智慧(AI)、區塊鏈、自駕車、虛擬貨幣、5G等,持續帶動產業需求,造就半導體產業連續兩年兩位數成長的榮景,2017年產業成長率達21.6%,2018年在高基期環境下再度成長13.7%。
不過,熱絡的情況2019年急速降溫,上半年記憶體需求不再激情,DRAM與NAND Flash價格大幅滑落,再加上美中貿易戰影響,終端庫存過高,也拖累全年半導體產業的整體表現。資策會MIC預估,經濟成長趨緩等因素將延續到2020年,終端消費者的消費意願因經濟情勢不確定而下滑,使得廠商下單趨於保守,訂單能見度低,將影響2020年半導體產業整體表現,展望未來,產業將呈現緩步復甦,2020年成長2.2%,2021年以後產業規模預期可以恢復到2018年的水準。
半導體資安標準動起來 鏈結供需更有感
隨著智慧製造、人工智慧(AI)成為主流趨勢,大量數據的流動是不可能避免的,然而資安疑慮也應運而生。資安防護不再只是IT部門的責任,同時也是OT部門的責任,這樣的觀念已經逐漸普及於產業之中。同時,為幫助台灣半導體產業加強資安防護、落實整合資安供需,由經濟部工業局新興資安產業生態系推動計畫項下,推動成立SECPAAS資安整合服務平台,作為台灣產業的資安整合服務站。
近日工研院協同台積電、力晶科技與精品科技於2019 SEMICON進行「半導體資安標準推動實務座談暨資安新品聯合發表會」,分享首次由台灣主導半導體資安標準成為國際標準之路的經驗談與進度。經濟部工業局組長林俊秀表示,透過產官學研能量推動新興資安生態體系,促進相關標準推動以及場域試煉,可以逐步提升國內資安產業競爭實力。
工研院資通所副組長卓傳育表示,工研院資通所與台積電於2018年9月共同成立資安標準工作小組後,歷經至少10次工作會議,已於2019年4月取得國際標準案號。工作小組成員包括台積電、日月光、力晶科技、南亞科、趨勢科技、精品科技等,正積極進行標準草案的討論與撰寫,預定2019年底可望送出於全球SEMI會員投票檢視,將可領先日本與美國腳步,成為國際半導體產業鏈資安標準推動的標竿範例。
台積電部經理張啟煌指出,針對使用端的資安需求來說,資安標準的整合有五大要點,即作業系統的規範、網路介面管理、端點資安保護、監控管裡以及認證、權限管理。儘管半導體設備十分昂貴,但作業系統常常過於老舊,規範作業系統將會對設備資安的提升有大幅的貢獻。而端點資安保護則是指規範基台需要哪些基本的防護措施,如白名單、防毒等,就算沒有這些,也應該要可以支援這些功能。另外,雖然稍有難度,但也非常重要的一項就是應用程式的安全,設備上會用到無數應用程式,都可能成為資安漏洞,因此若能連同應用程式的安全都一併保障,相信台灣半導體產業的資安將有長足的進步。
為幫助半導體業者更快知曉需求與資源,並鏈結業者與資安廠商,經濟部工業局新興資安產業生態系推動計畫項下,由工研院資訊與通訊研究所推動成立SECPAAS資安整合服務平台。
全新3D X-ray方案亮相 蔡司讓3D封裝量測變簡單
3D封裝為目前半導體產業熱門議題,然而,3D封裝技術的出現,雖說可明顯提升晶片效能,卻也為量測、檢驗帶來新的挑戰。為此,蔡司(ZEISS)近日宣布推出微米解析度3D非破壞性的成像解決方案「Xradia 620 Versa RepScan」,與現有的物理橫切面、2D X-ray及microCT等量測方式相比,能提供更精準的量測結果,以縮短先進封裝的開發與良率學習週期,加速先進IC封裝的上市時程。
蔡司半導體製造技術(SMT)資深行銷總監Raleigh Estrada表示,行動與高效裝置對於體積微縮以及傳輸效能的需求不斷提高,使得晶片製造走向高密度、多架構的創新設計,而這些技術也帶動封裝技術邁入立體化;不過,這些技術的製程寬容度(Process Margin)通常較低或較難被控制,也因此,製程量測技術也成為是否能推出新穎且先進技術的關鍵。
蔡司半導體製造技術資深行銷總監Raleigh Estrada。
Estrada說明,現今先進封裝中因目標物太小,已無法用2D X-ray與microCT這類非破壞性的方法來觀測。此外,物理橫切面除了無法提供3D立體資料之外,還屬於破壞性量測,較為耗時,通常也只能處理少量樣本,就統計層面來說,改進製程控制的成效有限,也因此,需要更先進、精細的檢測設備。
蔡司半導體製造技術業務發展總監Thomas Gregorich則指出,半導體封裝技術正出現明顯的改變。過去50年來,晶圓廠已將最小的電路板尺寸從微米縮小至奈米,這個轉變部分是透過精密的檢驗與量測系統所達成。不過,現今的技術幾乎已達Dennard微縮定律與摩爾定律的極限,使得產品效能提升的關鍵從晶片轉至IC封裝。
蔡司半導體製造技術業務發展總監Thomas Gregorich。
Gregorich進一步解釋,而封裝技術的改變,也連帶影響了封裝量測技術。舉例來說,未來的記憶體與「小晶片(Chiplet)」技術預計將使封裝互連間距降至20微米或更小,使得互連密度達到每平方公厘2,500~10,000 I/O。這類封裝會需要後段製程(BEOL)般的互連密度與晶圓廠級的組裝良率。但是,近50年來IC封裝產業高度倚賴物理橫切面來檢視、量測並定義深埋在內的結構,此方式對這些先進封裝來說並不足夠,因此需要新的檢驗與量測的技術。
為此,蔡司推出全新3D非破壞性的成像解決方案620 Versa RepScan,該產品內含經驗證過的Versa 3D XRM功能,能用次微米解析度以非破壞性方法成像並量測深埋在結構內的晶片,並運用重建的3D資料集擷取出關鍵的3D資訊。
除了能執行各種線性及體積量測之外,該產品亦能對矽穿孔與微凸塊、銲料體積與形狀、接合線厚度、晶粒翹曲(Warpage)、3D空隙分析與其他的量測進行各方面的分析,且僅需準備最少的樣本。半自動化的工作流程提供可重複的量測,確保不會因橫切面誤差導致成像遺失,並將手動操作導致的量測變異性降至最低。
扇出型封裝2024年設備與材料市場規模成長至7億美元
產業研究機構Yole Développement(Yole)表示,在沒有IC基板的外形尺寸,具有增加的I/O密度的性能和具有晶片保護的可靠性方面,扇出型(Fan-Out)封裝已被證明是有益的。因此,毫無疑問,業界對將扇出型封裝延伸到新應用製程的興趣仍然很高。
在這個數位化的時代,製造商需要更快的上市時間和可靠的技術來整合更多的功能。扇出型封裝非常適合滿足新的需求,因為其製程可以整合自不同晶圓尺寸和來源的裸晶。Yole發布了一份報告,提出Fan-Out應用設備和材料市場的相關概況。Fan-Out封裝的設備和材料收入預計將從2018年的2億多美元成長到2024年的7億美元以上,在這段期間,該產業的年複合成長率CAGR為20%。
在這個新的設備和材料報告中,市場的大小基於反映扇出型封裝的特徵和相關性的過程。設備市場價值明顯高於Fan-Out封裝的材料市場,每個晶圓的設備平均售價一般高於每個晶圓的材料平均售價。此外,某些關鍵製程不需要任何材料,例如拾取和放置。雖然Fan-Out封裝在其他主流的封裝平台中仍然是一個相對較小的市場,但它可以涵蓋高階HD扇出和低階Core Fan-Out應用。從歷史上看,扇出型封裝對於PMIC、RF收發器、連接模組、音頻/編解碼器模組以及雷達模組和感測器等應用至關重要。
折疊面板手機千呼萬喚 初期鎖定高階/利基市場
產業研究機構Strategy Analytics發表最新報告顯示,儘管圍繞折疊面板智慧手機進行了大肆宣傳,但主流應用還遠遠不夠。可折疊顯示設備將在智慧手機中創建自己的獨特市場區格,就像第一個Note建立的Phablets一樣,折疊面板智慧手機將是一個超高階市場,擁有有限的客戶群,可以買得起昂貴的新設備。折疊面板智慧手機最初主要針對商業用戶。對於該客戶群而言,價格可能不是一個問題,但對於大規模採用價格必須降低。
Samsung Galaxy Fold折疊面板智慧手機的面板耐用性,是目前潛在消費者觀望的原因
Strategy Analytics認為,2019年不到0.1%的智慧手機將擁有可折疊顯示器,到2024年的市占率將成長到3%以上。耐用性是潛在的折疊面板智慧手機買家的主要關注點,供應商必須努力工作並花費大量的行銷預算來說服消費者,這些設備在日常使用中都是耐用的。
另外,延後上市的三星Samsung Galaxy Fold折疊面板智慧手機9月5日正式宣布將於 9/6 在韓國推出,接著會陸續在法國、德國、新加坡、英國、美國等市場限量開賣,共有宇宙黑與太空銀兩色,以及4G LTE與5G兩種版本,透過部分市場所提供的5G服務,將讓消費者得以享受到最快的網路速度。至於原先有意引進銷售的台灣市場則是經過重新思考上市計畫後,考量全球限量供應,確定並不會在台灣販售。
Samsung Galaxy Fold是三星旗下首款可折疊螢幕的手機,當螢幕完全折疊時,正面4.6 吋21:9的 HD+ Super AMOLED 螢幕適合單手操作,螢幕展開時能有7.3 吋 QXGA+ Dynamic AMOLED 大螢幕,帶來全新型態的手機體驗。該機今年 2 月底在美國正式發表,原定 4 月上市,後來產品傳出災情,鉸鏈頂部與底部外露區域受影響,裝置內部物質亦影響顯示螢幕的性能表現,因此延後上市計畫,因此調整成9月開賣。
Samsung Galaxy Fold限量開賣,各方都希望不要再出現"摺疊面板門"事件
折疊面板智慧手機的領導廠商是三星和華為。兩者都已經展示了折疊面板智慧手機,但是也都面臨著嚴重的品質和耐用性問題,特別是與顯示器有關。所有主要的智慧手機供應商,包括Apple、Xiaomi和其他正在開發或評估由折疊面板智慧手機創造的市場機會,並將在未來推出自己的設備。儘管開局不順,新類別正在興起。可折疊顯示器將不可避免地改變消費者使用智慧手機的方式,Strategy Analytics表示,可折疊設備是未來,但大規模採用仍在等待。
具效能/安全/成本優勢 RISC-V躋身晶片製造新利器
穩定性為ISA發展關鍵
RISC-V之目標是從其他處理器ISA錯誤中汲取教訓。關鍵是穩定性,包括指令集和內核,以及晶片設計人員、編譯器製造商、作業系統架構師和開發工具提供商等。這對於鼓勵工程師盡可能多在產業鏈中使用這種開源技術,使更強大處理器內核得到更多獲取和使用至關重要。特定應用開發人員可以使用最小記憶體和功耗來優化其固化的ISA代碼,但仍可擴展並與未來設備相容。這允許處理器內核開發人員應對指令集的各種不同實施方式,從簡單管線到具有多階和無序執行管線。這些會具有不同的延遲、尺寸大小和功耗,但彼此之間都具有底層相容性,以及生態圈中包含的工具。
在整個生態圈中提供這種穩定性是新指令集的關鍵。它的設計考慮了32位元、64位元和128位元位址空間,因此可以保持它們之間的相容性。該架構還專門設計具有可延伸性,以便為晶片製造商提供差異化和未來應用場景所需的客製化服務,但ISA的基礎仍然是絕對不受影響。
ISA開放性使軟體架構更有影響力
128位元ISA依然未確定,因為在嵌入式系統中,如此之大儲存容量幾乎沒有實際意義。但是,該體系架構將支援更大的位址空間這一事實凸顯了其前瞻性思維方式。這意味著為RISC-V編寫或移植到其上的軟體將永遠能夠在所有類似的RISC-V內核上運作,為軟體管理員提供了堅實的基礎,可以保護他們的軟體投資。由於ISA是開放的,因此可以開發多種硬體實施方案,因此軟體架構可以在最終硬體實施中變得更有影響力。
對於硬體設計人員之輸入會使RISC-V內核更加以軟體為中心,這導致出現了許多採用ISA的處理器內核,以及大量基於這些內核的系統單晶片(SoC),Codasip、Syntacore、Hex Five和T-Head都開發相應的內核,而SiFive則推出了一系列32位元和64位元SoC。
SiFive由Yunsup Lee(RISC-V最初創建者之一)共同創立,作為SoC平台家族,於2017年推出首個RISC-V內核,並增加了對內核和晶片支援(圖1)。這些元件採用28nm製程,用於64位元多核Linux實施,或者採用180nm製程,適用於具有多種周邊設備的32位元低成本物聯網市場。
圖1 SiFive的U500 64位元多核開源處理器。
該公司的Freedom平台包括完整的軟體規格、用於開發作業系統的板級支援包(BSP)、開發板和基礎晶片等,允許客戶創建自己的晶片增強型設計和客製化產品。Freedom U500家族是一款完全支援Linux的嵌入式應用處理器,採用多核RISC-V CPU,運作速度為1.6GHz甚至更高,支援加速器和快取記憶體一致性,適於機器學習、儲存和網路等應用。它支援標準的高速周邊設備,包括PCIe 3.0、USB 3.0、Gb乙太網路和DDR3/DDR4。
Freedom E300家族為設計用於物聯網和可穿戴設備市場的嵌入式微控制器(圖2)。基於Freedom E310的HiFive1相容Arduino的RISC-V開發套件採用SiFive的E31 CPU Coreplex,是一款高性能32位元RV32IMAC內核,能夠以超過320MHz的頻率運作(圖3)。
圖2 採用RISC-V ISA的E300開源32位元MCU家族。
圖3 HiFive1 RISC-V開發套件。
SiFive還將RISC-V指令集用於據稱是世界上最小嵌入式處理器內核。S2內核IP家族是一個可配置內核,可以小到只具有13,500個邏輯閘(在RV32E 32位元版本狀況下)。S21 64位元嵌入式內核具有獨立指令和資料匯流排,以及兩組緊密整合的記憶體(TIM),這使SoC能夠擁有一個始終開啟的低功耗32位元CPU,可與高階64位元CPU結合使用,當某些應用需要更高性能時(例如語音啟動智慧型設備),該CPU可以開啟。這種開發配置有助於滿足機器學習和物聯網連接設備日益成長之需求,其中即時載荷已經產生了對邊緣處明顯增強的嵌入式智慧之巨大需求。
RISC-V的開源特性已經為Kendryte、efabless和low RISC等新創公司開闢了SoC設計,但更多主流晶片提供商也在使用該技術。Microsemi(現為Microchip一部分)已經為SiFive生產了一些開發板,而NXP則擁有自己的RISC-V晶片。Andes Technology和Greenwave也開發了基於ISA的多種IC。Faraday Technology已將ISA用於ASIC平台,目標是下一代邊緣人工智慧(AI)和物聯網SoC的設計和批量生產。其彙集了RISC-V內核IP整合和SoC設計驗證,以及全功能參考設計套件,其中包括即時作業系統(RTOS)和周邊設備驅動程式,所有這些都採用55nm制程,適用於電池供電的邊緣設備。這突顯了硬體製造商可以在標準ISA基礎上實現差異化。Faraday Technology在其平台中整合有動態電壓和頻率調節(DVFS)、功率模式切換和快速系統喚醒等功能,也可以安全地整合軟體庫和驅動程式,以確保晶片在實現特定的介面、感測和電源管理功能時能夠無縫工作。
RISC-V ISA可與各種工具共同使用
RISC-V ISA的另一個優勢是它能夠與各種工具一起使用。Microsemi在其FPGA產品中使用了ISA,其中包括Express Logic的ThreadX、華為LiteOS和Micrium µC/OS-II等多種嵌入式作業系統。主機板包括RTG4開發套件和PolarFire評估套件等,其中還包括Microsemi和Olimex的除錯硬體鑰匙(Debug...












