- Advertisement -
首頁 首頁Top區塊

首頁Top區塊

- Advertisement -

2019年全球智慧手表市場規模飛越8000萬支

旗下拓墣產業研究院表示,2019年全球智慧手表出貨量預估將達6,263萬支,2020年受到Apple調降舊款Apple Watch售價帶動,加上各品牌推出智慧手表態度更趨積極,出貨量預計將達8,055萬支,年成長28.6%;而Apple Watch的出貨量也將從2019年的2,790萬支成長到2020年的3,400萬支,年增長率達21.8%。 觀察智慧手表市場成長主因,拓墣產業研究院指出,Apple Watch自第二代產品推出後,出貨量快速成長,成為市占率最高的廠商,原因除了Apple積極發展智慧手表產品之外,Series 1產品的降價也是一個重要因素。另一方面,隨著最新一代Apple Watch的推出與Apple Watch Series 3的降價,以及更多品牌與產品投入智慧手表市場,帶動未來整體市場的成長動能,預估2022年智慧手表將正式突破1億支關卡,總量來到1.13億支。 拓墣產業研究院認為,雖然智慧手表上尚未出現吸引消費者的殺手級應用,但從各種生理資訊感測到各類生活功能,已具備不少有價值的功能。因此,近年來產品發展的重點在於提高消費者嘗試的意願,而非提供大量新功能與零組件的搭載。在這個情況下入門款產品即成為銷售關鍵,而這也是新款Apple Watch Series 5的硬體規格與Series 4差異並不大,同時保留Series 3作為入門款產品的原因。 此外,在智慧手機等產品成長停滯的情況下,品牌的目光開始轉向其他具備成長潛力的產品,如智慧手表、真藍牙無線耳機等穿戴裝置就成為廠商嘗試發展的重點。隨著華為、三星、小米等既有廠商持續推出更多新款手表產品,其他諸如OPPO、vivo、Google等更多品牌廠商也可能嘗試踏入此市場,2020年的非蘋智慧手表預估年成長率將達34%,整體市占版圖也將隨之變動。  
0

深耕布局/策略精準 聯發科5G華麗轉身

5G的商業化進展帶來許多機會,而隨著各國陸續將5G商轉列為國家科技競爭力與國力的重要指標,積極推動5G產業化,聯發科身為台灣最重要的通訊晶片廠,多年前就已經投入技術研發,投資超過新台幣1,000億元,而率先推出5G SoC,且初代產品僅鎖定6GHz以下頻段,成為現階段市場上最成熟的5G晶片解決方案之一,協助聯發科在5G時代跨出成功的第一步,未來兩年的表現更備受期待。 各國力推5G產業化,中國大陸已經釋出四張5G執照,台灣也提前在12月10日進行第一波5G釋照,近日瑞信證券更新2020~2021年全球5G手機出貨預測,預估2020年5G手機出貨達1.76億支,比聯發科法說預估的1.4億支還高,2021年進一步增加到4.2億支;看好聯發科2020年5G晶片出貨量達3,000萬至7,500萬顆,因此連帶將其財測、股價目標價雙雙上修,聯發科已經成為5G指標概念股之一。 聯發科執行長蔡力行在2019年初新春茶會中對媒體承諾,將改善該公司營收毛利率達40%以上,並且5G的技術力與產品力都保持在領先群,時間僅過半年左右,這些目標已具體表現在該公司近期表現。聯發科通訊系統設計研發本部總經理黃合淇表示,從晶片設計商的各自晶片研發、生態圈共同研擬共通標準與測試規範、通訊設備商的技術驗證、通訊運營商的晶片驗證到消費者參與全面商轉的五大關鍵步驟,該公司投入研發累積近新台幣1,000億元在5G晶片的開發上,其中台灣就占了七成以上的人力;5G對聯發科是跨平台的機會,因其高頻寬、低延遲的特性,應用層面較4G廣,除了手機,各類物聯網、電視、汽車等也將是5G的應用範圍。而不管是新技術研發、參與5G國際標準制訂、產品上市時間,都比過往投入更多時間、人力與資金等資源。 券商看好聯發科的獲利表現,將因5G的發展持續亮眼,另外包括既有穩定的物聯網和ASIC業務推動下,2020、2021年表現均可達雙位數成長,預估近三年EPS將拾級而上為13元、19元及22元。黃合淇指出,面對5G時代,聯發科技於第一梯隊率先提供5G SoC,協助首批5G終端及時上市,加速5G生態體系成熟,將提供用戶更好的使用體驗;並推出3A策略,讓世界每個角落的人們都能用得著(Accessibility)、付得起(Affordability)、買得到(Availability),期待大家都能受惠於5G所帶來的機會、提升及豐富大眾的生活。 聯發科寄望5G SoC將重新擦亮該公司的招牌 面對5G的技術躍升,大部分晶片廠都急於將高頻毫米波技術整進5G晶片組,因此多半遭遇產品效能與完成度瓶頸,黃合淇認為,6GHz以下中低頻產品因為與現有4G使用頻段較接近,相關零件與產業鏈相對成熟,重點在如何提供高整合度與低功耗的5G終端產品,讓消費者在享受高速傳輸的同時仍有與4G相近的手機尺寸及待機時間等;而毫米波頻段的物理特性造成了傳輸距離較短以及訊號容易受遮蔽的先天問題,除了陣列天線整合以及終端功耗更嚴重的問題,電信業者的網路布署以及手機波束控制如何讓毫米波接收訊號更穩定,且平滑的與中低頻訊號切換,都是商用布署過程中需要持續測試與調校的地方。也就是高頻毫米波的問題需要整個環境與技術建設的改善與配合,現階段要發揮毫米波技術優勢顯然還有困難。 展望未來,黃合淇強調,聯發科二十多年來在通訊(Communication)、多媒體(Multimedia)與運算(Computing)三大技術領域累積的基礎與優勢,在5G讓各式AI的創新應用得以具體實現的技術實力上,產生極大的發揮空間。隨著技術演進與新市場興起,在行動通訊與傳統消費性電子領域外,未來幾年在全球物聯網、車用電子、客製化晶片等應用的成長商機也是聯發科持續布局的面向,還有更多應用會在5G啟動下的智慧城市中被開發出來,用來提升和豐富人們的生活。
0

釐清翹曲程度 IC SMT早夭異常迎刃而解

先進製程零件材料堆疊複雜為翹曲主因 為什麼翹曲導致後續可靠度問題,近期發生頻率這麼高呢?主要原因來自於越來越多廠商,在開發先進製程的晶片;而先進製程晶片,是由非常多不同材質、不同功能的晶片堆疊起來。例如MCM多晶片模組、系統級封裝與Fan-in/Fan-out等,這樣的元件使用的材料相當複雜且多元,堆疊在一起時,因材質本身熱膨脹係數不同(CTE)就會產生翹曲(圖1)。 圖1 先進製程晶片元件或多或少都會有翹曲現象,變形量符合IPC規範控制在一定程度內,都不會影響後續元件上板品質。 資料來源:左圖為iST;右圖為Akrometrix 除了晶片元件本身會發生翹曲外,晶片透過表面黏著技術(SMT)結合到電路板時,因晶片與電路板CTE不同,翹曲的狀況就會加劇。而當翹曲超過一定的幅度,就會造成SMT的焊接品質不良,也影響後續的可靠度測試結果。也因此,如何妥善安排這些溫度特性不同的材料依序堆疊,在加熱與散熱時不會互相影響,是相當嚴苛的技術挑戰。 在5~10年前,翹曲幅度控制在6~8mil以內,都還不至於影響後續SMT等製程;然而這幾年先進製程的材料種類複雜且反覆堆疊,受到溫度影響後的變形量已比5~10年前的樣品來的嚴重。根據宜特板階可靠度實驗室發現,隨著未來接腳數越來越多,晶片上板時,使錫膏(Solder Paste)與錫球可以接合順利所使用的治具鋼板(Stencil),厚度就會越來越薄(圖2),繼續維持在6~8mil的翹曲幅度,是否能夠像早期不至於影響SMT製程品質,令人堪憂。 圖2 左圖為傳統PCB,鋼板因接腳數較少,錫球用的不多,相對鋼板不需要太薄;右圖表示隨著先進製程的元件接腳數變多,錫球需要較多,鋼板就需要較薄。 資料來源:iST PCB翹曲過大易導致空焊與短路 當然,也不能將所有的問題放在零件身上,因為PCB也會有翹曲的狀況。原先以為PCB厚度只要超過1.6mm,PCB本身發生翹曲的機率會較小,但實則不然。宜特板階可靠度實驗室曾經有個經典案例,IC上板至PCB時,以為只是IC零件有翹曲問題(圖3),但做了一連串的SMT製程參數調整之後,依舊發現空焊與短路問題,最終發現原因,不只是IC有翹曲,PCB也有翹曲,且翹曲變形量過大造成SMT異常。 圖3 左圖為哭臉變形元件使用哭臉鋼板;右圖為笑臉變形元件使用笑臉鋼板 資料來源:iST 除此之外,空焊短路還不是最嚴重的問題。更嚴重的是翹曲後的焊點,將會呈現拉伸與擠壓的形狀,完美的焊點應該是接近「球型」,而翹曲將導致焊點呈現「瘦高」或「矮胖」形狀,這些「非球型」的焊點,容易產生應力集中而斷裂,使得後續在可靠度驗證中,出現早夭現象的機率提高。 透過SMT解決翹曲方式,一是透過修改鋼板治具開孔大小,針對間距較大的地方給予較多的錫膏;二是透過鋼板治具抑制零件的變形。 修改SMT鋼板治具開孔大小治標不治本 然而這兩種解法必須多次驗證才能找出SMT最佳條件,若無法有效解決翹曲問題,可能得退回設計階段找尋其他材料來取代,曠日廢時。因此,若能在SMT前,取得晶片與PCB翹曲相關資訊。將可事半功倍。宜特板階可靠度實驗室使用相關量測翹曲的設備,可以針對元件與PCB來模擬翹曲的程度,再去調整SMT的參數設定,確保SMT過程中有良好的焊接品質;如此可避免因不良焊接品質導致影響可靠度驗證以及不必要的成本開銷。 翹曲量測的原理,是應用樣品上的參考光柵和它的影子之間的幾何干擾產生摩爾雲紋分布圖,進而計算出各圖元位置中的相對垂直位移,並可應用於模擬SMT回流焊溫度和操作環境條件、同時捕捉一個完整的歷史翹曲位移表現。而量測分析的速度非常快,約半小時就可得知元件在不同溫度的變形量,也能模擬溫度循環的環境,協助客戶與可靠度測試進行搭配,觀察產品在哪個溫度會達到最大的變形量, 並能在測試中思考如何改善與預防。 總結來說,在宜特板階可靠度實驗室觀察中,翹曲的問題勢必會持續存在,我們無法控制材料的特性,但如果透過篩選的方式,找出翹曲方向相同的零件與PCB,我們認為這不僅不會降低可靠度的壽命,也能協助IC設計業者找到完美翹曲比例,達到1+1>2的價值。 (本文作者為宜特科技零組件暨板階工程部經理)
0

專訪蔡司半導體製造技術業務發展總監Thomas Gregorich 全新3D X-ray方案簡化封裝量測

蔡司半導體製造技術(SMT)業務發展總監Thomas Gregorich則指出,半導體封裝技術正出現明顯的改變。過去50年來,晶圓廠已將最小的電路板尺寸從微米縮小至奈米,這個轉變部分是透過精密的檢驗與量測系統所達成。不過,現今的技術幾乎已達Dennard微縮定律與摩爾定律的極限,使得產品效能提升的關鍵從晶片轉至IC封裝。 Gregorich進一步解釋,而封裝技術的改變,也連帶影響了封裝量測技術。舉例來說,未來的記憶體與「小晶片(Chiplet)」技術預計將使封裝互連間距降至20微米或更小,使得互連密度達到每平方公厘2,500~10,000 I/O。這類封裝會需要後段製程(BEOL)般的互連密度與晶圓廠級的組裝良率。但是,近50年來IC封裝產業高度倚賴物理橫切面來檢視、量測並定義深埋在內的結構,此方式對這些先進封裝來說並不足夠,因此需要新的檢驗與量測的技術。 為此,蔡司推出全新3D非破壞性的成像解決方案620 Versa RepScan,該產品內含經驗證過的Versa 3D XRM功能,能用次微米解析度以非破壞性方法成像並量測深埋在結構內的晶片,並運用重建的3D資料集擷取出關鍵的3D資訊。 除了能執行各種線性及體積量測之外,該產品亦能對矽穿孔與微凸塊、銲料體積與形狀、接合線厚度、晶粒翹曲、3D空隙分析與其他的量測進行各方面的分析,且僅需準備最少的樣本。半自動化的工作流程提供可重複的量測,確保不會因橫切面誤差導致成像遺失,並將手動操作導致的量測變異性降至最低。 蔡司半導體製造技術業務發展總監Thomas Gregorich指表示,封裝技術的改變,連帶使封裝量測技術增添許多挑戰。  
0

大數據結合主題專業知識 半導體製程分析更快/穩/準

智慧製造會應用大數據分析來提升現有的分析能力以及如預測性分析的全新能力,然後再運用資料(也就是大數據)在數量、速度、多樣性、準確性(即資料品質)和價值(分析)上的重大發展。這些得到提升的新能力(表1)被視為是延伸先進製程控制(APC)系列的一部分。 半導體製造設備和製程分析的出現和發展,部分是因為三個關鍵產業挑戰而形成。這些挑戰已存在數十年,並非是智慧製造或大數據革命才有。 但是,在某種程度上,這些是半導體製造業獨有的挑戰,這些挑戰分別為:設備和製程複雜性、製程動態和背景豐富性,以及不良的資料品質(在精確性和可用性方面)。 這些挑戰導致半導體產業分析解決方案無法嚴格做到資料驅動。機台、製程和分析領域知識或主題專業知識(SME)也是大部分晶圓製造廠解決方案的關鍵組成部分。因此,半導體產業的製程分析目前和未來也將以此為考量來設計和運用。實際上,通常SME輸入機制在各方面都有正式的界定,從資料收集、資料處理、參數選擇、模型建構、模型和限值優化到解決方案實施和維護。 定義維度能力識別分析方法 過去十年中,分析方法呈現爆炸式成長,而且許多方法都是利用大數據機會開發而得。識別和歸類這些分析法的一個方法是定義分析的維度能力,以及指定或規劃與這些維度的相關分析能力。 圖1提供半導體製造中與分析相關的維度分類。就這些維度來看,可從能力在每個維度中的價值來定義應用或分析。例如,主成份分析(PCA)(一種通常在多元分析(MVA)、故障偵測(FD)和設備健全監控(EHM)中使用的方法)是無監控且回應式分析;MVA通常為靜態和無狀態分析,並且不包含SME。 圖1 分析維度能力,以及傳統半導體製造APC解決方案對這些維度的對應,唯象模型是表示製程知識的物理模型形式;這些都是使用統計數據進行調整或修改。 在分析應用程式方面,當今晶圓製造廠中的FD大部分均為無監控、回應式、單變數、靜態和基於統計學的分析,並且在FD模型開發中結合SME。透過使用這些維度和其他維度的定義分析法和分析應用程式,可以為識別能力差距、提升機會以及(從長遠來看)改善路線提供框架。 半導體製造APC應用程式近年來的發展體現了工廠控制方法從回應式到預測式(甚至是主動式)的轉變。這主要是依靠大數據的爆炸式成長,其中對於更大數量和更長久資料存檔的支援在某種程度上使得預測式解決方案能夠破譯多變數參數互動的複雜性、描述系統動態、拒絕干擾和濾除資料品質問題。 在許多情況下,為利用大數據解決方案提供的平行計算和即時處理資料,必須重寫這些解決方案中的演算法。同時,還可以開發更易處理大數據的新演算法。例如,早期的預測式解決方案依靠單核CPU和序列處理,而大數據可使用偏最小二乘法(PLS)和支援向量機(SVM)在伺服器集群上進行平行計算。同樣,為處理更多資料而重寫自組織對應(SOM)和產生拓撲對應(GTM)等無監控資料探索技術,能夠讓使用者快速進行深入探索。 同樣地,可以重寫隱馬爾可夫模型(HMM)和粒子群演算法等耗時的統計技術,大大提高計算效率。但是,過多的技術和大量的資料不一定會帶來更深入的了解和預測式能力。筆者認為沒有一種方法或多種方法組合是萬靈丹;相反地,應利用現有資料來自訂符合應用程式的方法,但是,我們認為SME將繼續引導解決方案的開發和維護。 AI/大數據分析迅速竄起 AI可用來描述感知環境並採取措施完成目標的任何裝置或分析法。現在,AI通常用於類比人腦功能的裝置或分析法概念(例如在自動駕駛汽車的應用中)。人工神經網路(ANN)這類分析的一個例子已經存在了數十年,且此類AI分析法在大數據發展中再度出現。例如,深度學習(一種與結構化ANN非常類似的技術)利用分層抽象實現品質更高、速度更快的大量資料分析。 深度學習可用於解決大數據分析中的一些較高維度問題,包括從二維度影像(如晶圓圖)中提取複雜的圖案。深度學習技術得益於資料量大增,並使用資料驅動型受監控技術尋找資料中的關係。這些技術的主要缺點是相對無法在模型開發和維護中合併SME。所開發的模型通常不明確可用,因此難以評估,同時半導體製造分析中涉及的背景複雜性和動態阻礙深度學習使用大量且持續的資料量。 近年來,研究工作的重點是結合SME和AI技術,該方法有望在未來應用於生產現場。另一種獲得極大關注的大數據分析能力是背景分析,該分析使用通常稱為「網路爬蟲」的解決方案。這些應用程式會挖掘背景中的資料,並尋找有關係的圖案或分析結果,例如接近故障的零件。然後,這些應用程式會以非同步方式通知如工廠控制系統的應用程式,以便能夠採取適當的措施。這種方法還會使診斷和預測更具有可重構性。 大數據分析日益進步提升製造良率 當邁向智慧製造時,顯而易見的一點是分析法將在實現良率的過程中繼續發揮更大的作用,同時可使產量最大化並降低成本。大數據的進步將推動這些分析法的發展,筆者認為,到目前為止所取得的進展已經提供一些重要發現,這些發現將有助這些分析法達到最大能力。 第一個重要發現是,半導體產業期待開發或加強的許多分析法解決方案都可以利用相同的模型開發(靜態資料)和模型執行/維護(動態資料)結構。例如,用於PdM的6步模型開發流程(如圖2a和2b中所總結)可用於虛擬量測,甚至預測良率。使用通用的方法不僅能夠節省推廣這些技術所需的時間和精力,還能夠讓製造廠商交叉利用分析法持續進步。 圖2a 使用MVA預測器及其部分的PdM方法,包括故障前時間範圍以及預測置信度或範圍的某種表示。 圖2b 利用離線模型建構和最佳化提供合併SME機制的PdM方法,可用於多種APC預測能力。 第二個重要發現是,智慧製造將使這些分析法的應用範圍延伸。例如,透過將診斷、控制和預測從晶圓製造廠內擴展到供應鏈中,可以更有效控制客戶需求並提高解決區域良率等問題的能力。第三個可能是最重要的發現為,SME將在半導體產業的分析法應用程式中繼續發揮重要的作用。應用程式將有所不同,但設備和製程專業知識仍然會是半導體製造分析解決方案的關鍵組成部分。 (本文作者皆任職於應用材料)  
0

專訪賀利氏電子業務領域總裁Frank Stietz 5G時代EMI遮蔽解決方案登場

賀利氏電子業務領域總裁Frank Stietz指出,基於高頻寬及輕薄短小的需求,防止電磁干擾技術已成為5G發展的關鍵。賀利氏的全套解決方案,包含特製的銀油墨、3D數位列印設備和專用於特製的銀油墨的固化設備。與傳統的金屬背蓋或現有的濺鍍設備相比,賀利氏使用列印技術,除了可以達到每一面厚度相同且均勻之外,並能設定區域局部進行列印,不會有任何材料被浪費。同時此技術使用的設備僅需2.5m×1.5m的占地,大幅節省工廠空間。這項新技術能節省物料成本提高材料使用率,若依年度產能估計,此解決方案的設備投資僅約PVD濺鍍製程設備投資的15分之1,然而產能卻可以提升5倍。 Stietz進一步說明,過去將金屬背蓋直接做在PCB板上的做法已經不可能用於5G產品,因為體積和重量都會超出可以接受的範圍。而PVD濺鍍又過於浪費材料,物料使用效率低,且需要無塵室相關設備,投資成本高昂。另外,噴墨(Ink Spray)技術同樣面臨物料使用率不足的問題,而且在側面達到與上層相同均勻與厚度將是一大挑戰。若使用列印技術則不會面臨上述問題,可以達到-60dB的遮蔽效果,每面的厚薄與均勻一致,且能實現零物料浪費的目標。 Stietz表示,賀利氏的防電磁干擾全套解決方案目前已與客戶合作,在亞洲地區小量生產(Ramp-up),並計畫於2019 Q4設製原型(Prototype)產線。最重要的,上市時程是與5G發展同步的。5G預定商轉時成為2020年,賀利氏的防電磁干擾解決方案為5G而存在,因此也計畫和5G一同登場。 賀利氏電子業務領域總裁Frank Stietz表示,賀利氏的印刷技術讓EMI遮蔽以更小的尺寸達到更好的效果。  
0

NFC結合自我診斷 嵌入式產品品質一目瞭然

圖1 產品生命週期各階段系統檢查。 嵌入式產品開發需長時間查看性能表現 對於嵌入式系統,產品可靠性監測和認證流程可能需要長時間查看產品的性能表現。人工監測系統的可行性不高,效率低下;大資料分析難度也不小,而且還需要特定的分析方法。對於間歇性錯誤或條件性錯誤,只有在正確記錄事件和錯誤後才能排錯。開發人員可以隨時查看錯誤資料,將這些資訊輸出到外部進行分析,需要占用少量的記憶體空間,或者需要轉儲內部資訊。 自我診斷有助於確保產品品質 系統自我診斷和錯誤代碼或消息有助於保證產品開發和製造品質,優化測試時間和生產測試,甚至售後支援。如果出現錯誤,系統將會指示是哪些元件無法正常通訊而導致錯誤發生。技術人員可以輕鬆測試或排錯,維修產品。 另外,一些重要產品可能需要特定的運輸方式和物流方式,這些產品系統可以在內部記憶體記錄、追蹤有關環境和搬運方式的電子資料,例如碰撞、濕度和溫度。客戶可以在目的地分析這些資料,核實是否符合推薦的運輸和搬運方式。另一方面,使用者可以使用智慧手機檢索現場裝機的內部資訊,這些資訊對設備維護服務商非常有用,可以幫助公司通知員工為報修準備妥當,不僅節省了現場維護次數,還節省了報修時間。 結合NFC 除錯方式更智慧 儘管LED指示燈、LED螢幕和LCD螢幕提供錯誤資訊的能力有限,但新的智慧連接可以向使用者提供更多資訊,為採集資訊、除錯、質量檢驗和測試時間優化和售後支援開闢了一條新的途徑。嵌入式系統多數都有用於儲存某些系統參數的內部非揮發性記憶體。當這個EEPROM記憶體改用雙介面EEPROM時,還可使用無線通訊技術讀取錯誤資訊和系統健康狀態資料。 主動式RFID標籤是一個非常經濟的錯誤代碼記錄介質,可以通過NFC介面檢索電子標籤內部資料。NFC又稱近距離通訊,是一種基於射頻識別(RFID)的13.56 MHz載波無線通訊技術,當一個NFC設備靠近另一個NFC設備時,即可互連通訊。今天大多數手機都有NFC介面,可與主動式標籤通訊,為使用者在不同設備之間交換資訊。 以消費電子產品為例,主動式標籤對於自我診斷(Self-diagnosis)非常有用。在系統電力開始時,自我診斷將檢查系統的所有元件,並將健康狀態寫入主動式標籤中,便於產品出廠品質檢驗時讀取資料,如果所有參數都正常,則產品可以出廠。 整個系統測試概念還可以節省產品在生產線上的停留時間,讀取系統健康狀況只需要幾秒鐘的時間,設計一個使用者介面非常簡單的應用軟體,可以在智慧手機或讀取器上查看錯誤資訊內容。如果出現系統錯誤,系統將會指示是哪些元件無法正常通訊導致錯誤,方便技術人員測試偵錯或修理產品。此方法還可用於售後服務。使用者只需將智慧手機靠近白色家電的控制台,即可透過NFC讀取產品內部資訊,還可通過Wi-Fi或GPRS等WAN網路將資訊發送到中央伺服器,同時自動提交投訴(圖2)。 圖2 系統健康檢查智慧連接技術。 NFC智慧連接偵錯系統設計介紹 具備微控制器的嵌入式系統可以測試內部邏輯電路和所連的週邊設備。透過NFC在智慧手機上更新自我診斷報告,可以在手機上發出一些測試命令,進一步分析系統內部問題。NFC是一種非常經濟的無雜訊通訊方案,緊密的尺寸使其可以輕易整合到小系統中。如今大多數人都有智慧手機,使用者可用安卓手機應用測試系統,在螢幕上查看初步的測試資訊,包括錯誤類型。為了更好地理解,以下內容以計步器系統為例介紹這個過程,圖3是計步器系統的架構圖。 圖3 穿戴式計步器系統框圖。 該可穿戴式計步器採用STM32L系列微控制器,動態NFC/RFID標籤晶片M24SR64-Y接受13.56MHz RFID讀取器或NFC手機通過I2C介面發送的讀寫指令,有助於在計步器和手機之間建立低成本的RF通訊連接,內置EEPROM記憶體用於保存系統狀態和其他相關資訊(圖4)。 圖4 穿戴式計步器和PCB電路板。 為了在不打開系統的情況下使用系統除錯功能,我們開發了一款可以在沒有實體接觸的情況下與系統通訊的安卓手機應用,動態NFC/RFID標籤IC甚至不需要電源即可與RFID讀取器通訊;而檢查系統健康狀態,建立通訊連接,需要將手機靠近計步器(圖5)。 圖5 基於NFC的排錯系統。 在動態NFC/RFID標籤IC上有一個中斷引腳,當檢測到NFC訊號時,中斷引腳向主控制器發送中斷訊號,喚醒系統。透過使用中斷功能,系統可以運行已配置好的任務,檢查系統健康狀況,並在NFC標籤中寫入健康狀態數據,然後用手機讀取NFC標籤內的系統狀態資訊,並在螢幕上顯示系統狀態。例如螢幕上彈出「系統正常」資訊,表示系統完全正常,否則彈出「系統故障」,並說明故障區域(圖6)。 圖6 手機螢幕顯示系統狀態。 總而言之,系統智慧連接功能可以為用戶帶來很多好處,涵蓋從產品製造到售後的整個生命週期,有助於降低產品的總體成本。在目前的智慧連接技術中,NFC技術經濟實惠,對功率和空間需求都非常低,不論是小尺寸產品,還是體積大的家電,選擇無線通訊連接,NFC都是一個不錯的選擇。 (本文作者任職於意法半導體)
0

專訪K&S資深副總裁張贊彬 小間距封裝設備搞定先進製程

K&S為半導體封裝和電子裝配解決方案廠商,為市場提供包括線焊、先進封裝、光刻、電子裝配等解決方案。該公司參與2019年Semicon Taiwan,展出為工業4.0時代開發的GEN-S系列球焊機RAPID MEM自動焊線機。K&S資深副總裁張贊彬指出,該焊線機亦符合RoHS標準,其即時監控與診斷的製程能力在封裝過程中兼顧高品質和高效率,確保半導體元件的性能與可靠性。 AI、5G、物聯網(IoT)、自駕車等熱門議題將持續推動半導體產品的效能需求,K&S的一系列封裝解決方案將提供不同製程的封裝應用,張贊彬解釋,APAMA貼裝機提供更高精度、更小間距的高產能解決方案,尤其是未來幾年半導體業主要發展的3D IC與異質整合製程。適合使用在全自動的晶片-基板(C2S)和晶片-晶圓(C2W)熱壓焊接,高密度扇出晶圓級封裝(HD FOWLP)以及高精度倒裝(HA FC)等技術。 該款雙頭熱壓黏晶機,目標在帶來高產能的生產製程需求在晶片黏著和在中介層(Interposer)上進行晶片堆疊。C2S適用於記憶體晶片堆疊在基板上的應用,例如混合記憶體立方(HMC);而C2W則適用於記憶體晶片堆疊中介層上的應用,例如高頻寬記憶體(HBM)。K&S憑藉APAMA晶片對基板設備平台的設計,進一步涵蓋了能與回流焊聯合使用的新型高精度覆晶封裝(HAFC)貼片功能。 除此之外,K&S還展示其工業4.0互連軟體解決方案KNet PLUS和Auto OLP 2019(Auto Offline Programming)。透過對機台性能的管理,有效提高封裝品質和產能。 K&S資深副總裁張贊彬指出,APAMA貼裝機提供更高精度、更小間距的高產能解決方案,尤其符合3D IC與異質整合製程趨勢。  
0

進軍工業物聯網市場 Dialog收購Creative Chips

看好工業物聯網(IIoT)商機,戴樂格半導體(Dialog)近日宣布收購IIoT晶片供應商Creative Chips GmbH,透過此一收購,戴樂格獲得多家具備近20年信賴關係的頂級工業客戶,不僅能立即搶進IIoT供應鏈,成為IIoT解決方案供應商,同時也將擴大戴樂格現有無線低功耗連接、可配置混合訊號和電源管理IC的全球業務範疇,建立重要的戰略基礎。 戴樂格半導體CEO Jalal Bagherli表示,收購Creative Chips而言對Dialog至關重要,不但協助該公司在工業物聯網市場迅速站穩腳步,同時也與Dialog目前混合訊號業務高度互補。Creative Chips的加入及其經驗豐富的工程師團隊,將透過工業領域布局以及汽車產業方案的強化,進一步擴大該公司的產品收入、客戶群和終端市場範圍。 據悉,Creative Chips是一家無晶圓廠半導體公司,其IC業務持續成長,該公司 2019年的預計營收約2,000萬美元,且預計未來幾年將以每年超過25%的速度增長。 Creative Chips為工業和建築自動化系統製造商提供廣泛的工業乙太網和其他混合訊號產品組合;而其所擁有技術經過最佳化,可快速將大量IIoT感測器與工業網路相連接;同時該公司以悠久的客製化IC業務為基礎,開發了一系列高度互補的標準IO-Link IC產品,在工業4.0革命中提供更廣泛的連接性。 此次收購對戴樂格而言具有高度戰略意義,使其立即成為IIoT市場的可靠供應商,並及早掌握IIoT市場的巨大成長潛力。此外,Creative Chips也為戴樂格提供了豐富的核心IC產品組合以及廣泛的相關類比、數位和RF技術庫,其所具備的豐富專業技能與戴樂格既有的全球工程、行銷以及業務團隊將結合,將能在全球有效加速IC業務增長。 簡而言之,兩家公司都具備完善的無晶圓廠半導體商業模式,且聚焦於混合訊號產品和技術;而憑藉戴樂格原有的全球規模、營運、產品開發及IC技術資源優勢,兩家公司合併後將強勢且迅速掌握IIoT市場商機。 Creative Chips為IIoT方案供應商。  
0

三星再發全新12層3D-TSV封裝技術鞏固市場優勢

3D封裝技術再現新突破。三星(Samsung)近日宣布,該公司已經開發出業界首個12層三維矽穿孔(3D-TSV)封裝技術。3D-TSV技術(尤其是12層)被認為是現今大規模量產高性能晶片所面臨的巨大挑戰之一,因為需要極高的精度才能通過擁有60,000多個TSV孔、以3D封裝垂直互聯的12個DRAM晶片。 三星電子測試與系統封裝執行副總裁Hong-Joo Baek表示,隨著各種新時代的應用不斷興起,像是人工智慧(AI)、高性能運算(HPC)等,能提升記憶體性能的封裝技術變得越來越重要,也越來越複雜。同時,隨著摩爾定律的擴展逐漸達到極限,預計3D-TSV技術的效用在未來將更加重要與關鍵,而該公司希望在此一領域一直維持在領先地位。 據悉,12層3D-TSV封裝技術的厚度與當前8層第二代高頻寬顯示記憶體(HBM2)相同,這在元件設計上是一大進步,因對客戶而言意味著可行更高容量、更高性能的設計,而毋須大幅改變系統架構設計。此外,透過3D封裝技術,將可使晶片間的資料傳輸時間更明顯的縮短,在明顯提高資料傳輸速度的也降低功率損耗。 總而言之,依靠新研發的12層3D-TSV 技術,三星將可為資料密集、高速傳輸等應用提供效能更高的DRAM;而且,透過將堆疊層數從8個增加至12個,三星將能在很短的時間內大量生產24GB高頻寬記憶體(容量為目前是市場上8GB高頻記憶體的3倍)。另一方面,三星也希望憑藉12層3D-TSV技術,滿足快速成長的大容量HBM市場需求,並同時希望該公司在高階半導體/記憶體市場的競爭優勢。 三星研發12層3D-TSV封裝技術,再強化晶片效能。  
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -