首頁Top區塊

一般來說，空氣污染通常有許多來源，其污染物含有豐富的氧化物、氯化物與硫化物能導致許多工業元件上其各種合金材料的嚴重腐蝕。 而含硫的氣體，如硫化氫(H2S)與二氧化硫(SO2)是一般最主要造成電子設備腐蝕的腐蝕性氣體。然而，在日趨嚴重的環境污染與2003年歐盟頒布管制有害物質禁用指令(Restriction of Hazardous Substances Directive, RoHS)後，對於高階電子設備相關材料的選擇更是非常關鍵。 即使在惡劣環境下，也要確保電子設備的可靠性需求是足夠的。因此，了解電子產品所處現場/終端環境的空氣腐蝕程度就顯得非常重要。 如何掌控空氣腐蝕程度？有實驗室如宜特提供了解決方案，藉監控空氣品質(Air Quality Monitoring, AQM)量測現場/終端的空氣腐蝕程度(圖1)，並將其結果反饋至加速腐蝕試驗，如混合流動性氣體(Mixed Flowing-Gas, MFG)與硫磺蒸氣(Flower of Sulfur, FoS)試驗，藉此有效驗證產品保固期間是否將腐蝕失效。 圖1　現場/終端環境空氣腐蝕程度監控 本文將介紹何謂ANSI/ISA 71.04及其測試方法為何，以及產品驗證實驗室時常替客戶執行的兩項加速腐蝕試驗—混合流動性氣體與硫磺蒸氣試驗。 國際標準界訂空氣腐蝕程度 ANSI/ISA 71.04是空氣腐蝕等級的標準。由美國國家標準協會(American National Standards Institute, ANSI)認證的國際自動化協會(International Society of Automation, ISA)71.04-2013標準，將現場/終端環境的空氣腐蝕嚴重性分類為四個等級，其包含G1/G2/G3與GX。 測試方式為藉由使用一預處理的純銅和純銀的金屬試片，曝露在現場/終端的環境一個月的時間後，從其金屬試片所測得的空氣傳播污染物的腐蝕厚度/速率，來區分不同的嚴重性程度(表1)。 一般而言，當現場/終端環境的空氣腐蝕程度大於或等於G2等級時，其腐蝕影響的程度是可以被測量的，且腐蝕可能會是決定電子設備可靠度的一項關鍵因子。而腐蝕的失效模式可區分為兩類，包括銅與銀的腐蝕(圖2)。 圖2　在資料中心的訊息設備故障中，兩種常見的腐蝕失效模式 高階旗艦型加速腐蝕試驗：混合流動性氣體 MFG測試是一種實驗室的環境應力測試，其目的是在於模擬受污染的工業環境。一般來說．有許多可控制的參數，包括溫度、相對濕度、腐蝕性氣體種類(如硫化氫、氯氣、二氧化氮、二氧化硫、氨氣與臭氧等)、氣體濃度和氣體流速等。 此外，試驗箱體內的腐蝕性氣體不斷被新鮮的腐蝕性氣體所替換。由於可控制的試驗參數眾多，複雜的試驗設備架設和持續不斷的腐蝕性氣體流動。因此，MFG具備有很高的可用性來模擬現場/終端環境的腐蝕。然而，MFG試驗的缺點是測試成本高，並且不能被業內的所有供應商廣泛採用。 由於氣體反應性限制(硫化氫)，且必須存在氯氣或臭氧來驅動爬行機理，MFG測試適合複製銅的腐蝕和爬行/蠕變腐蝕(Creep...

由於亞馬遜(Amazon)、微軟(Microsoft)乃至Google、臉書(Facebook)等業者的雲端資料中心營運規模不斷成長，因而出現了超規模資料中心(Hyperscale Datacenter)一詞，同時在機房設備達更大的裝配量時，傳統19吋寬的機架機櫃與伺服器，在容積密度、散熱用電等營運面的經濟性表現，已逐漸難滿足業者之需。 為了滿足「超規模」的更經濟需求，Facebook於2011年發起開放運算專案(Open Compute Project, OCP)並鼓勵各方加入，期透過解構與再建構的方式，訂立出更具經濟性的機房技術規格與標準，並要求設備商依循新標準實現與交付設備。 OCP提出後相繼有重量級業者加入，如Microsoft、Google；我國的主要伺服器代工業者如廣達、緯穎、神通亦有提案貢獻；對岸則有浪潮集團等。OCP已有的規格提案及發展包含伺服器(Open Rack)、夾層卡(Mezzanine Card)、高效能運算(HPC)等，而OCP的會員組織茁壯後也開始舉辦OCP Global Summit年會。 多節點伺服器來由 OCP制訂的規格標準中以Open Rack為首要重點，Open Rack主張改行21吋寬的機架，以提升機櫃氣流度；並在設備的供電上改行12V/48V直流電，以減少電能耗損；Open Rack在機架高度上改行OpenU/OU(4.8公分)，有別於傳統機架的U(1.75吋/4.45公分)。 OCP在伺服器的構型(Form Factor)尺寸上也無意遵循傳統機架伺服器的扁平1U、2U作法，而是在2OU高度的空間內縱向切出三等分，以放置3部伺服器(圖1)。雖然OCP機架空間略增，但卻能比傳統19吋機架多放置一部伺服器，傳統機架伺服器在2U空間內只能放置2部1U高度的扁平伺服器。 圖1　OCP Yosemite在21吋、2OU高度空間內切分出三等分托座 在完成OCP標準的伺服器規格後，傳統機架伺服器陣營開始從刀鋒伺服器(Blade Server)衍生出多節點(Multi-Node)伺服器，Multi-Node伺服器在2U空間內縱向切出四等分，以放置4部伺服器，俗稱2U4N，4N即4個節點之意，一部伺服器視同一個節點。 Multi-Node伺服器與刀鋒伺服器均具有較傳統1U、2U標準機架伺服器更高的放置密度，但卻省去刀鋒伺服器的底座(Chassis，或稱Enclosure)倚賴或降低倚賴，密度表現上則介於標準機架伺服器與刀鋒伺服器間，因而逐漸受歡迎。 Multi-Node的出現也影響了OCP陣營，2015年3月OCP Global Summit上也宣布發展自己的Multi-Node伺服器標準，代號優勝美地(Yosemite，為美國加州一處國家公園)。 Yosemite在每一個三等分的空間(每一等分稱為一個Sled，橫置的3個Sled稱為一個Cubby)內可放置4片伺服器卡，或稱為系統單晶片卡(SoC Card)，或微型伺服器卡(Micro-Server Card)，如此相同空間內從3部伺服器提升成12部(圖2)。 圖2　OCP Yosemite每一托座可水平前後放置4張伺服器卡，每張卡接1顆(1-Socket, 1S)伺服器處理器 Yosemite第二版 Yosemite伺服器發表後的2年，OCP在2017年OCP Global Summit上宣布Yosemite標準改版，即Yosemite v2，隨Yosemite...

TrendForce指出，2020年上半年受COVID-19疫情衝擊，多數企業為因應疫情與整體經濟環境的不確定性，對伺服器採購由資本支出(CAPEX)類別轉向以租用雲服務為主的營運支出(OPEX)，導致既有伺服器採購訂單暫緩、第三季以Dell、HPE為首的企業伺服器供應商開始下修全年出貨數字，TrendForce近期將第三季伺服器出貨量預估由原先的季衰退0.8%，下修至季衰退4.9%。 伺服器品牌廠在首季淡季效應後，第二季進行季節性回補，第三季原為傳統旺季，但因疫情使得企業資本支出減緩的效應發酵、市場缺少明顯的成長動能，導致伺服器品牌出貨量將呈現季衰退趨勢，主要品牌包含戴爾(Dell)、HPE、華為與浪潮預估均會出現近雙位數的出貨量季減幅度。 從個別廠商今年的布局來看，Dell將高毛利產線轉移至台灣，並更為著重協力廠商資料中心佈局（如金融機構與小規模資料中心等），此一策略的轉變使得Dell可確保企業逐步投入雲端的趨勢下，仍維持其競爭優勢；而旗下EMC也專注於企業上雲所對應的存儲市場，仍為最具競爭力的廠商。然而，疫情使得全球企業調降資本支出造成的影響，仍衝擊Dell下半年出貨表現。 HPE上半年因產品線調整，約有近10%伺服器轉移至AMD Rome平台，但轉換初期客戶因既有平台仍維持在Intel而面臨較大的挑戰，使得首兩季度表現不如預期。除此之外，上半年產線也受疫情影響，許多半成品受制於組裝廠缺工問題，使得半成品庫存偏高，加之既有企業客戶減少訂單的影響，第三季出貨將比第二季衰退。 Lenovo則是受惠於資料中心組裝訂單逐漸在北美業者中嶄露頭角，產線於第三季銜接上Microsoft伺服器的組裝需求，故表現格外亮眼，第三季出貨量是前五大品牌廠中唯一逆勢成長的公司。 在中國伺服器市場方面，由於第二季中國境內大規模資料中心部署以及運營商建置的伺服器絕大多數採用來自國內業者製造的伺服器產品，進而帶動浪潮與華為的出貨。但第三季度受總體經濟下行的影響，中國新基建題材並未如期發酵，導致企業客戶的伺服器採購低於年初預期，中國兩大伺服器廠同樣面臨衰退局面。  

由於韌體竄改與不肖代工廠竊取客戶設計的事件層出不窮，對電子產品的資訊安全與供應鏈運作造成極大影響，可編程元件供應商萊迪思(Lattice)基於其反竄改與硬體加密的核心技術，在近日發表Sentry解決方案跟SupplyGuard服務，盼藉此協助客戶開發出更安全的應用產品，並提高不肖代工廠竊取產品設計的困難度。 萊迪斯半導體亞太區應用工程總監謝征帆表示，5G、網路邊緣運算和物聯網正在加速設備連接的速度，各個市場的高科技OEM廠商也日益關注安全性。開發人員需要確定其硬體平台在面臨網路攻擊和IP盜竊時仍能保證安全。他們需要的安全解決方案要能夠在產品現場運行的整個週期內支援全面的保護，這意味著此類解決方案必須能夠動態地適應不斷變化的威脅情況。 對韌體發動攻擊，已經成為越來越常見的駭客攻擊手法。美國國家漏洞資料庫報告指出，在2016年至2019年間，韌體漏洞的數量增長了700%以上 。保護系統免遭未經授權的韌體存取需要為所有連接的設備提供動態、持久、即時的硬體平台安全保護。這包括保護零組件韌體免於未經授權的存取，並使系統能夠在攻擊發生時立即自動實施保護、偵測和恢復。 因此，萊迪思近期發表了一款名為Sentry的軟體解決方案，以及由此延伸出來的SupplyGuard服務。Sentry方案可以讓客戶輕鬆實現符合NIST SP-800-193標準、基於硬體信任根(RoT)的PFR解決方案。憑藉Sentry經過驗證的IP、預先驗證的參考設計和硬體展示，開發人員可以透過修改RISC-V和Propel設計環境提供的C代碼來快速客製化PFR解決方案，將產品上市時程從10個月縮短到6週。 謝征帆指出，基於TPM和MCU的硬體安全解決方案通常使用序列處理，因此從系統上電到TPM、MCU開始發揮保護功能之間，會有一段時間差，如果韌體已遭到竄改，系統在這段防護的空窗期，已經開始執行有問題的韌體，帶來很大的資安風險。萊迪思的FPGA搭配Sentry解決方案，則是在韌體與MCU、TPM或BMC之間建立起一道安全閥，由FPGA先對韌體進行驗證，確認無誤之後才讓後面的處理單元執行相關韌體。 以這項技術為起點，萊迪思進一步推出SupplyGuard服務。使用SupplyGuard服務的設備開發商，會從萊迪思取得出廠時就已經預先鎖定的FPGA元件，以及對應的安全金鑰。設備開發商寫好韌體後，只要把金鑰包進韌體裡，就不用擔心不肖代工業者在生產過程中私下生產額外的產品，再拿去市場上販售。因為帶有金鑰的韌體只能在被鎖定的FPGA元件上執行，即便代工廠透過其他管道取得未鎖定的FPGA元件，也無法執行受到金鑰保護的韌體。另一方面，這些出廠時就已經鎖住的FPGA，也會對韌體進行驗證，如果韌體無法通過驗證，FPGA會直接阻止系統執行該韌體，提高系統的資安防護能力。

台灣於2020年正式邁入5G元年，開放架構發展看來水到渠成，打開無線存取網路的封閉架構，也將帶動每年上兆的5G行動通訊基礎建設商機。日前經濟部工業局宣布與美國網通科技廠商思科(Cisco)聯手，以「Open Networking Taiwan Amazing」為核心價值，與台灣在地系統整合商華電聯網和網通設備廠商智邦、明泰、智易、亞旭、中磊、正文等，在桃園智慧創新應用展示中心，打造全台首座5G開放網路驗測平台，全力搶攻5G白牌電信設備商機。 經濟部、工研院、思科與多家台灣網通廠商組成國際隊，合作打造台灣首座 5G 開放網路驗測平台 在以往的3G、4G時代，電信營運商若要建置基站，須向傳統電信設備商如愛立信(Ericsson)、諾基亞(Nokia)等大廠以統包方式採購其專屬規格設備，系統架構相當封閉。然而5G開放網路架構出現後，其雲端化、虛擬化的技術有利於基地台介面的開放及標準化，使電信營運商從無線電接取網路、傳輸網路到核心網路的整個架構都可以開放給不同的供應商參與。簡而言之，現在只須採購標準化設備即可布建基地台，這將顛覆過去對電信設備大廠的依賴，也可降低基地台建設成本。 尤其，台灣網路通訊設備產業經過數十年發展，目前在全球中游網路通訊產品市場，不論是交換器、小型基地台、路由器、閘道器等，都已具備高度的全球適用性與多元市場經驗，現在透過開放式網路架構，讓設備製造商有更多的機會，得以開創全新商業模式。 經濟部長王美花指出，5G產業高度國際化，台灣產業界近年對於標準制定與產業發展高度關注，面對5G開放架構商機，與國際級廠商合作組成國際隊，希望能為相關廠商開拓新商機。而行政院國家發展委員會主任委員龔明鑫也提到，行動通訊設備市場多年來台灣斬獲有限，5G時代打破封閉核心網路，台灣將產生很多機會；行政院科技會報執行祕書蔡志宏更認為，台灣上下游產業鏈完整、工程師素質高、幅員也適合作為測試場域，5G開放架構台灣大有可為。 經濟部長王美花現身記者會，談論5G開放式架構網路實驗平台對台灣網通產業的影響 另外，以日本樂天為例，該公司於2018年取得日本第四張電信執照後，便大量引進開放架構系統實現5G電信服務，包括與思科合作設計核心網路，也採用廣達旗下雲達科技的邊緣運算伺服器以及中磊電子的5G小型基地台，展現台灣廠商網路通訊產品的發展，且今年4月宣布投入54億美元，鋪設日本全國5G網路，預期為台灣廠商帶來新商機。 桃園青埔智慧創新應用示範中心，打造出具備高度彈性、開放性和相容性的5G開放網路驗測平台，為台灣網通設備廠提供全新型態的5G電信專網服務，同時透過與國際開放網路架構組織，如O-RAN(Open Radio Access Network)及TIP(Telecom Infra Project)的緊密合作，此平台將扮演搭建產業合作、國際接軌的連結橋梁，幫助研發中的產品或解決方案執行驗證測試相容性，成為絕佳的5G專網測試場域，幫助台灣進一步接軌國際市場。

根據TrendForce旗下拓墣產業研究院表示，導入智慧製造將是企業在新冠肺炎疫情期間的生存關鍵，除了帶動AR、遠端操作、視覺辨識等相關工具與技術發展，也透過部署更多自主無人搬運車(AGV)、行動機器人(AMR)等運輸機器，減少人力以維持社交距離。預估2024年全球智慧製造市場規模將上看4,000億美元，年複合成長率達10.1%，主要成長動能來自遠端與非接觸技術的升級。 2020~2024年全球智慧製造市場規模 拓墣產業研究院分析師曾伯楷指出，2020年全球工業4.0以較穩健的投報率與更成熟的技術，將物聯網、大數據等要素，透過虛實整合呈現於協作型機器人(Cobot)、數位分身(Digital Twins)等解決方案，能夠實現降低成本與提高生產力的宗旨，因此受到相關業者高度關注與採用。 自2011年德國提出工業4.0概念後，全球知名大廠便紛紛開始採用，因此相關技術發展也日趨成熟，根據愛立信(Ericsson)的評估，部署以行動網路為基礎的工業4.0解決方案，5年平均能節省約8.5%的營運成本。而應用案例包括資產追蹤、AR應用、狀態監測、移動型機器人、以及聯網工具等。其5G製造工廠便利用AR設備執行遠端故障排除、支援教育訓練。 電力管理廠商伊頓(Eaton)憑藉工業4.0解決方案抗疫，以Microsoft HoloLens 2 AR眼鏡在實體廠區顯示3D影像並支援遠距連接，透過遠端執行核心工作並保障員工安全。日本製造廠商日立(Hitachi)不僅以熱像儀確保工作場所的員工體溫，也結合視訊分析個人防護設備的使用情況。 觀察台灣智慧製造趨勢，目前製造業中小企業比例約97%，然數位轉型時往往面臨資訊人力不足、成本效益不彰等瓶頸，因此智慧製造計畫多由政府與法人單位共同推動。全球政經、產業趨勢、後疫情時代振興策略，為目前政府推動智慧製造的三大切入點，如現行的智慧機械雲平台就以升級中小企業產品價值、提高國際競爭力為目標，加速台灣整體智慧製造的進程。 2021年製造業的復甦需要更穩健和彈性的供應鏈，除了現有的遠端與非接觸技術工具外，部署更多IoT感測器與設備以打造虛擬工作場域，或是透過區塊鏈、3D列印擴展營運彈性。預期後疫情時代下，智慧製造將有更多應用場景與商機待開拓，強化製造商在面臨往後危機的生存與盈利能力。

基於各方考量，如延遲、耗電量、成本、網路頻寬、可靠性、隱私與安全等，機器學習(ML)演算法正朝物聯網(IoT)終端的應用發展。因此，廠商對於開發類神經網路(NN)解決方案，並將它們部署在微控制器系統這類低功率終端裝置的興趣與日俱增。為促成這類部署，Arm提出CMSIS-NN。這是一種經優化的軟體核心開放原始碼函式庫，可極大化其產品Cortex-M核心的NN效能，而且只需使用最小的經常性記憶體。本文進一步提出NN架構探索的方法，以CIFAR-10數據集的影像檔分類為例，開發適用在條件受限的裝置模型。 MCU降低運算延遲　演算法提升NN準確性 聯網裝置或物聯網過去幾年內快速擴展，到2035年，各區市場的聯網裝置總數預測將達到1兆個。這些物聯網終端裝置通常包含數個可以搜集數據的感測器，包括音訊、視訊、溫度、溼度、GPS位置與加速度等。通常大多數感測器搜集到的數據由雲端的分析工具進行處理，以便運作各式的應用，如工業監控、家庭自動化與健康照護。不過隨著物聯網節點數目增加，對網路的頻寬帶來相當的負擔，同時也增加物聯網應用的延遲性。此外，對雲端的依賴也造成在網路連線不穩定或有限的區域，部署物聯網應用相當具有挑戰性。這個問題的解決方案之一是終端運算，這種運算在數據的源頭、也就是物聯網的終端節點進行，因此可以降低延遲，並節省數據通訊消耗的能源。 類神經網路架構的解決方案，針對如影像分類、語音辨識與自然語言處理等複雜的機器學習應用，已經展現出與人類一樣水準的準確性。有鑑於運算的複雜性與資源的需求，NN的執行絕大多數都局限於高效能的伺服器CPU，或專用硬體(如GPU或加速器)的雲端運算，但會讓物聯網應用增加延遲。而如果在數據的源頭(通常是微控制器)立即進行分類，可以降低整體的延遲以及物聯網終端與雲端間數據通訊的能源消耗。不過在微控制器部署NN，有下列挑戰： ・有限的記憶體使用量：微控制器系統通常只有10幾到100多KB的可用記憶體。整個類神經網路模型，包括輸入/輸出、權重與啟動，都必須在如此小的記憶體上限內運行。 ・有限的運算資源：許多分類任務都有不斷線啟動與即時的要求，這會限制每個類神經網路推論的總運算次數。 這些挑戰可以從裝置與演算法的角度加以應對。一方面在執行類神經網路工作負載時，可以靠優化低階運算核心來達成更佳的效能與更小的記憶體使用量，並藉此提升這些微控制器的機器學習能力，協助微控制器處理更大型與更複雜的NN。另一方面，類神經網路可以靠NN架構的探索設計與優化目標硬體平台。此方法可以在固定的記憶體與運算配置上限內，提升NN的品質，也就是準確性。 下一個段落中，筆者提出CMSIS-NN的概念。CMSIS-NN是大量的高效類神經網路核心，開發目的是讓鎖定智慧物聯網終端裝置的Arm Cortex-M處理器核心上的類神經網路，極大化效能並極小化記憶體的使用量。架構在CMSIS-NN核心基礎上的類神經網路推論，可以達成4.6倍的Runtime/數據傳輸量提升，以及4.9倍的能源效率提升。文章的第三個段落則以使用CIFAR-10數據集的影像分類應用為例，針對微控制器記憶體/運算限制，提出搜尋類神經網路架構的技巧。 CMSIS-NN提升核心Runtime/傳輸量 CMSIS-NN類神經網路核心的總覽(圖1)，核心編碼包含兩個部分：NNFunctions與NNSupportFunction。NNFunctions包含實作常見的類神經網路層類型的函數，如卷積、深度可分離卷積結構、全連接(也就是內積)、池化與啟動。這些函數可以讓應用程式碼使用，以實作類神經網路的推論應用。核心API則刻意保持簡單，以便針對TensorFlow、Caffe或PyTorch等所有機器學習框架輕鬆重新鎖定。NNSupportFunctions包含公用的程式函數，例如NNFunctions使用的數據轉換與激勵函數表。應用程式碼也可使用這些函數來建構更複雜的NN模組，如長短期記憶(LSTM)或閘控再流裝置(GRU)單元。 圖1　CMSIS-NN類神經網路核心總覽 對於某些核心，如全連接與卷積的核心，本文會實作不同版本的核心函數。提供一個針對所有網路層參數不必改變就可以通用的基本版本。同時也實作包括進一步優化技巧的其它版本，它們可能具有變形輸入，或是對網路層參數有某些限制。 固定點量化 研究顯示，即便是低精密度定點表示法，NN的運作依然良好。固定點量化可以協助避免進行昂貴的浮點運算，並降低儲存權重與啟動的記憶體使用量，這對資源受限的平台極為關鍵。儘管不同網路或網路層的精密度需求可能不同，CPU很難運行帶有不同位元寬度的資料類型，因此筆者的團隊開發了同時支援8位元與16位元數據的核心。 核心採用跟CMSIS-DSP裡使用的資料類型格式相同，也就是把q7_t當作int8、把q15_t當作int16，並把q31_t當作int32。執行量化時，假定固定點格式具有兩次方的定標。量化格式以Qm.n代表，而代表值是A×2-n，其中的A是整數值而n是Qm.n的一部分，代表該數字針對分數部分使用的位元數，也就是顯示數基點的所在地。跳過偏差用的定標因素，並把它以參數輸出至核心；因為是二次方定標的關係，定標的實作按位元移位操作。 在NN的運算期間，代表不同數據，也就是輸入、權重、偏差與輸出的固定點可能不同。bias_shift與out_shift這兩個輸入參數，則為用來替運算調整不同數據的定標。 下列方程式可以用來估算移動值： 其中的ninput、nweight、nbias 與 noutput，分別是輸入、權重、偏差與輸出中的分數的位元數。 軟體核心優化 這個段落突顯了在CMSIS-NN裡已進行的優化工作，以提升效能並降低記憶體的使用量。 1.矩陣乘法：矩陣乘法是類神經網路中最重要的運算核心。這個工作的實作，是使用CMSIS-DSP內的mat_mult核心。如圖2所示，矩陣乘法核心是以2×2核心實作，與CMSIS的實作類似。因此可以允許部分數據再次使用，也可以節省載入指令的總筆數。累積是使用q31_t資料類型完成，而兩個運算單元都屬於q15_t資料類型。筆者使用相對應的偏差值，讓累加器初始化。運算的執行則是使用專用的SIMD MAC指令_SMLAD。 圖2　具有2×2核心的矩陣乘法的內迴圈。每個迴圈運算兩行與兩列點乘積結果，也就是產生四個輸出 2.卷積：卷積網路層藉由在輸入特徵映射中運算過濾器權重與小型接受區域之間的點乘積，擷取新的特徵映射。通常來說，CPU架構的卷積實作可以解構成輸入紀錄、擴展(也就是im2col與Image-to-column)以及矩陣乘法操作。im2col是把類影像的輸入轉化成「行」，而「行」則代表每個卷積過濾器需要的數據。圖3即為im2col的一個範例。 圖3　具3×3核心、填充1與步數2的im2col的2D影像範例 im2col主要的挑戰之一是記憶體使用量的增加，因為輸入影像中的畫素在im2col輸出矩陣中重複。為了紓解記憶體使用量問題、同時維持im2col的效能優點，卷積核心實作了部分的im2col。核心一次只會擴展兩行，這已經足夠從矩陣乘法核心取得大幅的效能提升，同時把記憶體負擔維持在最小。影像數據格式也會影響卷積的效能，特別是im2col的效率。兩種最常見的影像數據格式是頻道為第一的CHW(頻道-高度-寬度)，與頻道為最後的HWC(高度-寬度-頻道)。維度的順序則與數據步數的順序一樣。在HWC格式中，頻道的數據以步數1儲存，沿著橫向寬度的數據則是以頻道數的步數儲存；沿著縱向高度的數據，則以(頻道數×影像寬度)步數儲存。 只要權重與影像的維度順序一樣，數據的布局對於矩陣乘法的運作就沒有影響，im2col只會與寬度及高度的維度一起運作。HWC式樣的布局可以促成高效率的數據移動，因為每個畫素的數據(也就是同樣的x與y位置)是連續地儲存，並且可以用SIMD指令有效率地進行複製。為了驗證這一點，筆者實作CHW與HWC版本，並比較它們在Arm Cortex-M7的Runtime。圖4顯示了實作結果，把HWC輸入固定為16×16×16，並很快輸出頻道數目。當輸出頻道值為零時，代表軟體只執行im2col，並沒有進行任何矩陣乘法的運作。與CHW布局相比，HWC擁有較短的im2col Runtime，但矩陣乘法效能卻相同。因此，本文用HWC數據布局來實作卷積核心。 圖4　CHW與HWC數據布局卷積執行時間的比較。兩種布局都有同樣的矩陣乘法runtime，但HWC的im2col runtime比較短 CMSIS-NN結果 測試卷積神經網路(CNN)的CMSIS-NN核心，CNN則利用CIFAR-10數據集進行訓練。數據集包含6萬個32×32的彩色影像，並分為十個輸出類別。網路拓撲是基於Caffe內提供的內建範例，具有三個卷積網路層與一個完全連結的網路層。所有網路層的權重與激勵數據都量化成q7_t格式。Runtime則是用具有一顆時脈216MHz的Arm Cortex-M7核心的意法半導體(ST)NUCLEO-F746ZG Mbed開發板進行測量。 整個影像分類中的每個影像，大約花費99.1微秒(相當於每秒10.1張影像)。CPU在這個網路運行的運算吞吐量，大約是每秒249百萬運算(MOps)。預先量化的網路針對CIFAR-10測試集達成80.3%的準確率。用Arm Cortex-M7核心運行的8位元量化網路，則達成79.9%的準確率。使用CMSIS-NN核心的最大記憶體使用量約為133KB，此時用部分的im2col來實作卷積以節省記憶體。接下來則進行矩陣乘法。少了部分im2col的記憶體使用量，大約為332 KB，此時神經網路無法在開發板上使用。為了量化CMSIS-NN核心對既有解決方案帶來的優點，選擇使用一個1D卷積函數(來自CMSIS-DSP的arm_conv)、類Caffe池化與ReLU，實作一個基準線版本。 針對CNN應用，表1總結基準線函數與CMSIS-NN核心的比較結果。與基準線函數相比，CMSIS-NN核心的Runtime與吞吐量分別提升2.6倍與5.4倍，節能方面的提升也與吞吐量的提升相近。 硬體條件限制NN模型 這個段落裡，比較使用影像分類應用為範例，說明為部署應用的硬體平台，也就是微控制器選擇正確類神經網路架構的重要性。為此，需要先瞭解微控制器的硬體限制。微控制器通常包含處理器核心、一個當成主記憶體的靜態隨機存取記憶體(SRAM)，以及用來儲存編碼與數據的嵌入式快閃記憶體。表2顯示具有Arm Cortex-M核心的一些市售微處理器開發板，它們擁有不同的運算與記憶體容量。 微處理器系統中的記憶體數量，會限制系統可運行的類神經網路模型的大小。除了記憶體限制，類神經網路的龐大運算需求也會為在微控制器上運行NN，帶來另一個關鍵限制：為了維持低耗電，通常都以低時脈運行。因此，必須選擇對的NN架構，來配合部署NN模型的硬體在記憶體與運算上的限制。為了評估在不同硬體限制條件下神經網路的準確性，筆者選擇三個不同尺寸的系統配置，並導出每個配置需要的類神經網路需求(表3)。假定每秒標稱可進行10個影像的分類推論(也就是每秒10幀)，以便導出神經網路的需求。 影像分類用神經網路架構 1.卷積神經網路：CNN是電腦視覺應用最受歡迎的類神經網路架構。CNN包含多個依規格化散布的卷積網路層、池化與非線性激勵網路層。卷積網路層將輸入的影像解構到不同的特徵映射，從初始網路層中如邊緣、線條與曲線等低階特徵，到後面網路層的高階/抽象特徵。當代最頂尖的CNN包含100多個到1,000多個這種卷積網路層，而最後擷取的特徵則由完全連結的分類網路層分類至輸出類別。卷積運作是CNN最關鍵的運作，並且非常耗時，有超過九成的時間都花在卷積網路層上。 2.近期的高效NN架構：為了降低CNN的運算複雜性，有人提議用深度可分離卷積網路層當成標準卷積運作的高效率替代品。也有人提出利用2-D深度卷積接著1-D逐點卷積，取代標準的3-D卷積，並提出名為MobileNets的高效率NN類別。ShuffleNets利用混合 頻道上的深度卷積以及群組軟體1×1的卷積，來提升緊湊模型的準確性。MobileNets-V2藉由增加捷徑連接進一步提升效率，並協助深度網路的收斂。整體來說，已經有許多高效率的神經網路架構提案，可以用來開發符合特定硬體預算的NN模型。 硬體條件受限的NN模型的搜尋 筆者使用具捷徑連接的MobileNet架構，它類似讓硬體條件受限的類神經模型，進行搜尋的ResNet模型裡的架構。網路層的數量、每層網路層的特徵數量、卷積過濾器的維度與步數，被當成這次搜尋的超參數。訓練這些超參數的所有組合相當耗時，並且不太實際。因此需要反覆執行超參數的竭盡式搜尋、計算模型的記憶體/運算需求，並且只訓練能配合硬體預算限制的模型。隨後從之前的集用場選擇超參數，以縮小搜尋空間，並繼續下一更新的模型搜尋。圖5為超參數搜尋的範例，這個範例顯示準確性、運算的數量，以及每個模型的參數。 圖5　利用CIFAR-10數據集進行影像分類的類神經網路超參數搜尋vs以泡泡尺寸顯示的運算及參數數量 經過幾個更新後，表4顯示於硬體條件限制內具有最高準確性的模型。請留意，由於這並不是對所有超參數進行的極盡式搜尋，因此在搜尋期間可能會漏掉一些符合硬體條件限制、且準確度極高的類神經網路模型。結果顯示這些模型擴大規模沒有問題，且針對不同的硬體預算，準確性在不同層級出現飽合。例如，針對200KB與每秒20百萬次運算的記憶體/運算預算，模型的準確性大約在85%左右飽合，並且受到硬體的運算能力限制。瞭解類神經網路的準確性是否受運算或記憶體資源限制，對於硬體平台選擇的各種利弊得失，可提供關鍵的洞察。 強化神經網路效能 機器學習演算法已證實可以實現一些人類能力等級的效能，所執行的複雜認知任務。在全新高效類神經網路架構與優化的NN軟體協助下，這些演算法正慢慢地朝物聯網的終端移動，以便類神經網路在這些終端裝置高效運作。在微控制器裝置常見的記憶體/運算限制下，提出執行NN模型搜尋的技巧，並使用影像分類為例，進一步提出優化CMSIS-NN內的NN核心的方法，以便在最小的記憶體使用量下，極大化Cortex-M核心的神經網路效能。 (本文作者Naveen Suda為Arm主任工程師；Danny Loh為Arm機器學習總監)

據TrendForce旗下拓墣產業研究院表示，2020年第一季受到新冠肺炎疫情衝擊，因各國邊境管制與封城措施使整體供應鏈出現斷鏈情況，不論是客戶及通路庫存均偏低。第二季隨著供應鏈逐步恢復供給，加上各國持續推出救市措施與宅經濟發酵，使得下游客戶回補庫存的力道加大，推升全球封測產值接續增長，預估2020年第二季全球前十大封測業者營收為63.25億美元，年增26.6%。 拓墣產業研究院分析師王尊民表示，雖然下游客戶回補庫存需求湧現，然近期中美關係受到華為禁令、香港國安法及南海主權爭議等議題降到冰點，加上疫情在美國、南美洲、印度及東南亞等地持續升溫，恐將壓抑下半年終端需求。 2020年第二季封測龍頭日月光營收為13.79億美元，年增18.9%，雖成長幅度較第一季稍微收斂，但因5G通訊與消費性電子的封測需求上升，成長趨勢依然穩健。至於艾克爾(Amkor)、矽品、力成及京元電，同樣受惠於終端消費產品、記憶體及5G晶片等封測產能提升，年成長率皆突破三成；並且因疫情所獲轉單效應，以及美系設備商將於9月15日後終止對華為產品的製造服務，已趨使封測業者於第二季加速出貨進程。 中國封測三雄江蘇長電、天水華天、通富微電則因中國境內疫情獲得有效控制，進而拉升各類手機、AI晶片及穿戴裝置的封測需求，預估三家企業第二季年成長率約近三成。另一方面，第二季下旬大尺寸面板市場需求與終端銷售表現逐漸回溫，大尺寸面板驅動IC (LDDI)和觸控面板感測晶片(TDDI)稼動率維持在高檔，南茂、頎邦第二季營收分別有16.6%與4.8%的年增表現。  

電子紙廠商元太科技(E Ink)宣布與華星光電合作製造電子紙TFT背板，及大尺寸電子紙看板的市場應用推廣。華星將採用8.5代TFT面板線生產線製造42吋電子紙TFT背板。此為業界少見的8.5代線生產大尺寸電子紙背板，也是目前全球製造電子紙TFT背板最大的世代廠，有助於優化電子紙背板的生產成本效益，未來也將能製造更大尺寸的電子紙面板，更加提升電子紙TFT背板的生產效率。 31.2吋黑白紅電子紙顯示效果吸睛，適合應用為零售廣告看板　(來源：元太科技) 元太科技董事長李政昊表示，元太科技長期經營電子紙生態圈，從電子紙生產製造至應用產品的產業鏈中，積極尋找更多志同道合的合作夥伴，擴大電子紙產業供應鏈，並與客戶合作。TCL華星在全球大尺寸面板出貨數量名列前茅，在LCD及OLED產品的投入及成果，市場已有目共睹，很高興能與TCL華星開啟電子紙的合作專案，將能提升大尺寸電子紙的生產製造實力，為市場提供更優質的電子紙看板，同時也讓電子紙生態圈夥伴組成更加多元化。 元太科技致力於電子紙技術與專利的發展，結合TCL華星於大尺寸面板生產製造與銷售的優勢，除了為電子紙生態圈加入多樣性外，透過與TCL華星的合作，將能更深入共同耕耘電子紙看板在交通、醫療、教育等公共顯示器應用，推動電子紙產業成長。

英特爾(Intel)日前在該公司的財報會議上宣布，其7奈米製程的量產時間將往後推到2022年，引起業界熱烈討論，甚至有許多評論認為，英特爾多年來引以為傲的製程技術，已經不再具有領先地位。但在暌違18個月後，該公司再度舉行了英特爾架構日活動，對外說明英特爾未來的技術跟產品發展路線圖，並發表了SuperFin、SuperMIM、混和接合(Hybrid Bond)、ODI等新技術的進展。顯然英特爾的製造部門還有許多壓箱寶，在可預期的未來，該公司內部自行研發的半導體製程，仍會是英特爾面對市場競爭的主要武器。 在英特爾架構日2020活動上，英特爾首席架構師Raja Koduri、英特爾院士及其架構師團隊，詳細介紹了英特爾在科技六大創新支柱--製程/封裝、XPU架構、記憶體、互聯、安全與軟體上所取得的進展。 SuperFin同步提升電晶體/電容器效能 在前段製程方面，英特爾揭示其10奈米SuperFin技術，並稱其為公司歷史上最大的單一節點內升級功能，可提供等同於轉換至全新製程節點技術的效能改進。在14奈米節點，英特爾的製程技術總共歷經了四次改版，使用其最新一版的14奈米製程(14nm++++)的處理器，效能已經比最初版本的14奈米處理器提高21%。而隨著SuperFin電晶體導入，英特爾10奈米製程的電晶體效能，將可一口氣提高近20%，且未來SuperFin還有持續進步的空間，可以為晶片帶來更多效能。 英特爾院士Ruth Brain表示，SuperFin其實涉及了兩個層面，一是電晶體源極/汲極結構的改良，二則是在電容器上使用了新的High-K材料，將容值提高五倍。 在電晶體方面，SuperFin改良了源極/汲極的磊晶生長，從而提升應力並減小電阻，以允許更多電流通過通道，此外，柵極製程也有所改進，提高了通道遷移率，使電荷載子可以更快速地移動。此外，SuperFin還提供額外的柵極間距選項，可為需要極致效能的特定晶片功能提供更高的驅動電流。最後，SuperFin採用了新型薄阻障層，將通孔電阻降低30%，使電晶體互連效能的效能得以提升。 SuperFin結構示意圖 在電容器的突破方面，英特爾將使用了新High-K材料的電容命名為Super MIM，與業界標準相比，Super MIM電容可在相同的面積條件下，提供5倍的容值，從而降低電壓驟降情況，並顯著提高產品效能。該技術由一種新型High-K介電材料所實現，該材料堆疊在厚度僅為數埃米的超薄層中，形成重複的超晶格結構。這是一項業界首創的技術，領先其他製造商的現有製程能力。 SuperMIM示意圖 Co-EMIB/ODI封裝為Chiplet時代超前部署 至於在先進封裝方面，英特爾資深首席工程師Ramune Nagisetty表示，該公司所發明的EMIB跟Foveros技術，已經應用在許多晶片產品上，在此基礎上，英特爾將以繼續縮小封裝的bump pitch、提高bump密度為目標，讓先進封裝得以支援更多I/O。目前EMIB與Foveros的bump pitch分別可達55~36微米及50~25微米，未來的目標是要將bump pitch縮小到10微米以下。混和接合技術將是實現此一目標的關鍵技術，目前英特爾已經完成該技術的試產。 而為了實現更複雜的封裝，滿足未來Chiplet的需要，英特爾的封裝團隊正在發展Co-EMIB與Omni-Directional Interconnect(ODI)等新的封裝技術。Co-EMIB是一種混和了2D封裝與3D封裝的技術，利用EMIB將多個已經完成堆疊封裝的晶片模組串接起來，再安置於同一個基板上，這會使英特爾得以實現更大型、更複雜的多晶片模組整合，而且也讓晶片設計人員可以更自由地將晶片切割成Chiplet，提高設計的靈活性，亦有助於加快產品上市跟提高良率。 Co-EMIB讓封裝設計人員得以實現更複雜的封裝結構 ODI也是一種有助於提高設計自由度的封裝技術，也可以視為TSV概念的變形運用。TSV是以晶片上的垂直穿孔作為互聯的通道，因此隨著TSV的數量增加，晶片設計人員必須預留更多晶片面積給這些穿孔，其實是相當大的浪費。而且在進行3D堆疊時，面積比較大的晶片一定要在下層，否則整個堆疊的結構容易不穩定。ODI則是反其道而行，藉由在晶片外面的金屬柱來實現晶片與基板的互聯，這不僅可以節省TSV占用的空間，同時也可以實現上大下小的堆疊結構，讓封裝設計者有更多的彈性。 此外，因為金屬柱直接與基板互聯，因此基板可以透過金屬柱直接對上層晶片供電，或在基板與晶片間，搭建起頻寬更高的互聯線路，這些優勢都可以讓封裝設計者有更多揮灑創意的空間。 Foveros與ODI比較圖 不管是Co-EMIB或ODI，其實都是在為日後Chiplet的整合需求預做準備。隨著先進製程的線寬越來越細，很多晶片已經不適合再使用最先進的製程製造，已經是不爭的事實，例如記憶體、類比、射頻晶片所使用的電晶體，跟邏輯晶片的電晶體，在結構跟尺寸上就有很大的差異，與其硬要把不同種類的電晶體實作在同一顆晶片上，不如各自用最適合的製程技術分開生產，形成所謂的Chiplet，再藉由先進封裝技術把Chiplet整合在同一個封裝內。 要實現Chiplet，需要有兩根支柱，其一是實現實體互連的各種先進封裝技術，另一個則是Chiplet互聯的介面標準。在介面標準方面，英特爾正在大力推廣先進介面匯流排(AIB)標準，希望讓Die與Die之間的介面得以標準化。Nagisetty表示，介面的標準化是非常關鍵的，在幾十年前，英特爾與其他合作夥伴，共同把PC主機板上的各種介面標準化，例如連接記憶體的DDR、連接GPU或其他周邊的PCI/PCIe，才創造出今天的PC生態系統。同樣的，Chiplet要普及，介面標準化的工作也是不可或缺的。 英特爾力推AIB標準，以統一Die與Die之間的互聯介面 在Chiplet介面標準化方面，英特爾已加入CHIPS聯盟(CHIPS Aliance)，並將AIB標準與聯盟成員分享。此一標準目前已進展到2.0版本，並且是完全開放、免權利金的標準，相關說明文件與AIB產生器等工具，都可以在Github上下載。