- Advertisement -
首頁 技術探勘

技術探勘

- Advertisement -

滿足V2I應用需求 802.11ax巧扮連網橋梁

汽車無線連結能力必須符合下列三大條件,首先是速度必須夠快,支援享受豐富刺激多媒體服務所需的資料傳輸速率;其次,在要求更為嚴苛的環境中(與消費性電子產業相比),維持高穩定度;最後則是安全性必須提高,才能保護傳輸/接收的資料。  汽車聯網須滿足三大要素 路上有越來越多的車輛使用高階無線連結能力,資料耗用量因而大增,取得足量的可用空中媒體成為一大技術挑戰。每一台車都需要與其他鄰近車輛共用網路,而在車輛堵塞率高的地區,可能必須與數百台車共用網路。 其中一個解決辦法,就是透過使用LTE/5G通訊技術。然而,這個方法是否有經濟可行性仍不確定,因為它仰賴使用獲得授權的無線網路。這可能會造成財務支出增大,並對不同服務相關的商業模式產生不利影響。 現在,新興的802.11ax Wi-Fi標準儼然成為替代解決方法。此標準已針對高使用者密度的狀況最佳化,相較於先前的Wi-Fi技術,顯然有更優異的能力與增進更多的頻譜效率。由於採用正交頻分多址(OFDMA)調變,其可同時處理大量的資料串流。此外,其多通道MIMO(MU-MIMO)能力可大幅提高整體覆蓋率。  具OFDMA功能 802.11ax實現車聯網應用 藉由使用802.11ax,可透過更符合經濟效益(相較於透過採用蜂巢網路)的方式來運用車對路(V2I)通訊。此外,該標準支援低延遲操作,這代表駕駛人(或車輛的ADAS系統)可即時發現潛在問題(如車前意外),原因在於其可在鄰近車輛或基礎設施之間傳輸資訊;之後駕駛人或相關系統即可採取適當回應,進而避免危險發生。此連結能力也同樣可運用在車載資通訊/分析活動。 從眾多散布在現代化車輛中的不同感應器取得的所有資料均可安全傳回雲端(以便製造商確認效能指標、評估提供下一次維護的時間,或找出任何急需解決的顯著問題)。車輛如同802.11ax基地台(STA),可將此類資料上傳至任何鄰近的802.11ax存取點(AP),而不會發生目前應用現況中因其他車輛皆競相爭用AP頻寬所致的延遲問題。空間、頻率及時間重複使用均可受惠於802.11ax所支援的OFDMA與MU-MIMO技術,媒體可與其他各方共用,而非只是彼此爭用。 802.11ax連結能力的另一項功能是在車輛出廠後,可提供車輛韌體無線更新。汽車製造商總是持續改進其車款;因此,車廠希望在每台車輛的生命週期中推出每個新功能時,都能即時實施部署。 如此一來,車輛的使用年限就可延長,更換週期也會比像智慧型手機之類的產品長上許多。為車輛實施新功能並不需要將車輛駛回經銷商處;在經銷商處實施新功能必須直接透過纜線介面執行,對車主來說不僅極其不便,也會因技師必須親自執行這項作業,而產生必定可觀的成本。定期透過無線更新套用韌體會是更好的選擇;只要有足夠的頻寬和安全性即可。 經由安全可靠的無線平台對所有相關車款同時進行無線更新,對製造商而言有著顯著的後勤與經濟效益。車主對此必然也會欣然接受,因為他們不必抽空把車輛駕回經銷商處進行更新。即使需要在車輛售出之前進行更新(車輛入港等候運送時,或停放在製造廠的車輛存放場時),相較於直接接觸實體的方式,以無線方式更新的好處也顯而易見。由於執行工作所需的人力資源更少,作業效率將會高出許多,同時也可節省可觀的時間成本與費用。   802.11ax提升使用者體驗 現在我們再回到車輛乘員及其需求上。 對於與國內環境現況應用類似的方法,需在車內提供的Wi-Fi端點數量大幅增加,因此,連結能力必須相應進化。相較於前幾代技術,802.11ax存取點具備OFDMA能力,將可連結至更多的手持式裝置。因而可在傳送數位娛樂內容的同時,確保提供良好的使用者體驗,並避免任何讓人沮喪的狀況發生。 為此,802.11ax無線晶片供應商便致力推出相關解決方案,如Marvell旗下的88Q9098,是與AEC-Q100 Grade 2相容的系統單晶片(SoC),包含2×2plus2×2同步雙Wi-Fi,以及雙模式Bluetooth 5/Bluetooth Low Energy(BLE)與802.11p功能,可提供千兆級的資料供應能力(圖1)。 圖1 88Q9098功能方塊圖表 綜上所述,802.11ax通訊協定意味著民眾在住家/辦公室享有的Wi-Fi效能體驗和在車內可獲得的存取體驗,不再有差異。 藉由實施汽車最佳化解決方案,無縫無線連結能力有可能獲得實現,且民眾針對某些生活層面所依賴的服務,也可有效普及化,民眾可隨時隨地皆可獲取到。 (本文作者皆任職於Marvell)
0

8位元MCU小兵立大功 LED驅動控制更精確/智慧

此外,整合的核心獨立周邊,與純類比或ASIC方案相比可顯著提升靈活性,擴展照明產品功能的同時塑造產品差異化,進而實現創新。這類智慧照明解決方案具備故障預測和維護、能量監測,色溫維持以及遠端通訊和控制等功能,功能之豐富不勝枚舉,因而備受市場青睞。 雖然LED驅動器與先前的照明解決方案相比具備諸多優勢,但其實現過程中也會面臨許多挑戰。而本文章主要目的在於,讓設計人員瞭解如何使用8位元MCU來輕鬆應對這些設計上的挑戰,進而打造出高性能的開關模式LED驅動解決方案。 8位元微控制器可獨立控制最多四串LED迴路,這是大多數現成LED驅動器控制器所欠缺的一項獨特能力。圖1中LED調光引擎可由微控制器中提供的周邊構成。這些LED引擎均具有獨立的封閉迴路,極少需要或是甚至不需要中央處理單元(CPU)干預即可控制開關模式電源轉換器。這樣可以釋放CPU以執行其他重要任務,比如系統中的監控功能、通訊功能或新增的智慧功能。 圖1 8位元微控制器控制四個LED串之示意圖 驅動控制由LED調光引擎主導 圖2中,基於電流模式升壓轉換器的LED驅動器由LED調光引擎控制。該引擎主要由互補輸出發生器(COG)、數位訊號調變器(DSM)、比較器、可程式設計斜坡產生器(PRG)、運算放大器(OPA)和脈寬調變器3(PWM3)等核心獨立周邊(CIP)組成。這些CIP與參考電壓源(FVR)、數位至類比轉換器(DAC)和捕捉/比較/PWM(CCP)等其他內建周邊一起組成完整的引擎。COG將高頻開關脈衝提供給MOSFET Q1,並將能量和供電電流傳輸給LED串。 圖2 LED調光引擎 COG輸出的開關週期透過CCP和工作週期設置,用於維持LED恒定電流,具體取決於比較器輸出。每當Rsense1兩端的電壓超過PRG模組的輸出時,比較器會產生一個輸出脈衝。PRG的輸入源自回饋電路中的OPA輸出,它被配置為斜率補償器,以在工作週期大於50%時抵消固有次諧波振盪的影響。OPA模組實現為具有II型補償器配置的誤差放大器(EA)。FVR用作DAC輸入,根據LED恒定電流規範為OPA同相輸入提供參考電壓。 為了實現調光目的,PWM3用作CCP輸出的調變器,同時驅動MOSFET Q2以使LED快速迴圈亮起和熄滅。調變操作可透過DSM模組來完成,調變後的輸出訊號饋送到COG。PWM3可提供工作週期可變的脈衝,用於控制驅動器的平均電流,實際上控制的是LED的亮度。LED調光引擎不僅可以實現典型LED驅動器控制器的功能,而且還具備解決LED驅動器典型問題的能力。現在,我們將探討這些問題並分析如何使用LED調光引擎來加以避免。 頻閃為驅動器主要挑戰之一 頻閃是典型開關模式可調光LED驅動器可能面臨的挑戰之一。雖然精心策劃的頻閃會帶來有趣的效果,但如果LED發生意外頻閃,則會破壞用戶期望的燈光設計。為避免頻閃並且提供平滑調光體驗,應該確保驅動器從最高檔位(即100%燈光輸出)一直到最低檔位的調光效果都是連續流暢的。 由於LED會瞬間回應電流變化並且不具有阻尼(Dampening)效果,因此驅動器必須具有足夠多的調光檔位才能確保人眼察覺不到變化。為了滿足這一要求,LED調光引擎採用PWM3來控制LED的調光。PWM3具有16位元解析度的PWM,從100%到0%工作週期共有65,536個檔位,可保證亮度平滑切換。 負載開關提升LED色溫轉換率 LED驅動器還可以轉換LED的色溫。 此顏色變化是人眼能夠察覺得到的,削弱了客戶對享受優質LED照明體驗的主張。圖3給出了典型的PWM LED調光波形。當LED熄滅時,由於輸出電容緩慢放電,LED電流會逐漸減小。此事件會導致LED發生色溫漂移且功耗增大。可以使用負載開關來防止輸出電容緩慢放電。例如,在圖2中,電路使用Q2作為負載開關,LED調光引擎會同步關閉COG PWM輸出和Q2,以便切斷電流衰減路徑,讓LED快速熄滅。 圖3 LED調光波形 避免峰值電流影響LED壽命 當使用開關模式功率轉換器驅動LED時,將採用回饋電路來調節LED電流。但是,如果在調光期間操作不當,回饋電路會產生峰值電流(圖3)。回顧圖2,當LED點亮時,電流傳輸到LED,RSENSE2兩端的電壓饋送到EA;當LED熄滅時,沒有電流傳輸到LED,RSENSE2電壓變為零。在此調暗期間,EA輸出會增加到最大值,並使EA補償網路過充。當調變的PWM再次導通時,如果有高峰值電流驅動到LED,則需要若干個週期才能恢復。此峰值電流會削減LED的使用壽命。 為避免這一問題,LED調光引擎允許將PWM3當作OPA的覆蓋來源(Override Source)。當PWM3為低電平時,EA輸出呈三態,將補償網路與反饋回路完全斷開,並將保持最後一個穩定回饋點作為補償電容中儲存的電荷。當PWM3為高電平且LED再次點亮時,補償網路重新連接,EA輸出電壓立即跳到其先前的穩定狀態(PWM3為低電平之前),且幾乎立即恢復LED電流設定值。 LED調光引擎實現更多功能 如前文所述,LED調光引擎極少需要或甚至不需要CPU干預即可正常工作。因此,在將所有對於LED驅動器的控制工作分配給各個CIP時,CPU將具有充足的頻寬來執行其他重要任務。此外,藉由對檢測到的輸入和輸出電壓進行處理,可以執行欠壓鎖定(UVLO)、過壓鎖定(OVLO)和輸出過壓保護(OOVP)等保護功能;這樣可確保LED驅動器按照規範要求工作,並且LED不受異常輸入和輸出條件的影響。 CPU還可以處理來自感測器的溫度資料,以實現對LED的熱管理。而且,當設置LED驅動器的調光級別時,CPU可以處理來自簡單外部開關或串列通訊命令的觸發訊號。此外,LED驅動器的參數可以通過串列通訊的方式發送到外部設備以進行監控或測試。除了上述功能之外,設計師還可以在自己的LED應用中添加更多智慧功能,包括通訊(例如,DALI或DMX)和客製化控制功能等。總而言之,LED調光引擎可用於打造高效型開關模式可調光LED驅動器。高效性體現在其能夠驅動多個LED串、提供高效能源、確保LED達到最佳性能、維持較長的LED使用壽命以及在系統中增添遠端遙控及智慧控制功能等。 (本文作者為Microchip 8位元微控制器產品部主任應用工程師)
0

降低電源IC自身耗電流 鈕扣電池應用續航力大躍升

上述電子設備由負責整體控制的CPU(Central Processing Unit)、用來獲取所需資訊的感測器,以及進行資訊通訊的無線裝置等組成(圖1);並透過適當處理這些資訊來實現各種功能。電源IC的作用是使電池穩定供給這些零件工作所需的電源電壓。而且,電子設備即使進入待機狀態,也需要對外部訊號立即產生回應,因此監測外部訊號的功能會繼續工作。這就需要電源IC能始終保持在工作狀態,以確保該功能的電源供給無誤。因此,降低電源IC自身的消耗電流是實現電池長時間運作上所不可或缺的因素。 圖1 穿戴裝置的組成示意圖 近年,如何實現可持續發展的社會,已經成為全人類的共同目標。實際上「讓鈕扣電池持續運作10年」也已經成為物聯網和穿戴裝置領域中的常見關鍵字。 眾半導體廠商無不針對這樣的社會需求與期待努力,並利用多年來累積的技術開發經驗,致力於研發滿足市場需求的電源IC。半導體大廠便研發出搭載超低消耗電流技術Nano Energy的電源IC。這使得以鈕扣電池驅動的電子裝置可以實現持續運作10年。 搭載了Nano Energy全新技術的產品之一就是「BD70522GUL」。該產品在支援以電池驅動的開關穩壓器中,實現了世界最低消耗電流180nA(圖2)。本文就針對「BD70522GUL」所搭載的Nano Energy技術做進一步介紹。 圖2 與競爭對手的消耗電流比較 一顆鈕扣電池滿足10年電力需求 鈕扣電池中最有名的產品就是CR2032。這種電池的標準容量為220mAh,是各公司的通用規格。為了要讓這款鈕扣電池使電子設備連續運作10年,須要估算所需的電源IC工作時的消耗電流。雖然說電池容量是220mAh,電源IC也不可能消耗掉所有的電量。在此就多估算一些,假設電源IC可消耗100mAh來加以計算。 ICC(消耗電流)=100mAh(電池容量)÷87,600h(10年)≒1μA(圖3)。 圖3 讓鈕扣電池持續運作10年的必要條件 這個1μA的值就是電源IC工作時額定流過的平均消耗電流上限。也就是說,電源IC的消耗電流為nA級是必要條件。這樣就毋須增加電池的容量而是透過減少電源IC的消耗電流,來延長電子設備的連續運作時間。而「BD70522GUL」可將消耗電流降低到180nA,大幅延長了電池續航時間。 降低消耗電流挑戰多 降低電源IC消耗電流最簡易的方法是增加內部電阻的電阻值。但是,單純地增加電阻的話,以下各種問題都會突顯出來: .電路面積增加 「電路面積增加」是指因電阻值的增加所帶來的電阻面積增加。 .對元件漏電流的影響增加 「對元件漏電流的影響增加」是指組成電源IC的零件中MOSFET(Metal Oxide Semiconductor Field Effect Transistor)電晶體相關的問題。該電晶體即使在OFF狀態下也會流過一定的漏電流。該漏電流產生於內部電路或輸出段。例如,以流入回饋電阻的漏電流為例(圖4),如果是之前的電阻值,則相對於輸出電壓產生的穩態電流(=輸出電壓÷回饋電阻)漏電流十分小,因此可以忽略;但電阻增大後,穩態電流會變小,將無法再忽略漏電流的影響。 圖4 降低消耗電流帶來的課題(漏電流) .電阻增加會提高對雜訊的敏感度 「電阻增加會提高對雜訊的敏感度」是指為簡單起見,假設電阻(R)連接的是π型濾波器。當其一端被外加電壓、另一端進來雜訊時,含雜訊端子的電壓到穩定為原電壓之間的時間常數由π型濾波器的RC決定。該電阻增加會使時間常數變大,從而使到達穩定狀態的時間變長。 .類比電路的反應速度惡化 「類比電路的反應速度」是由諸多因素決定的,在此透過對電容的充電為例來考慮。充電到一定工作電壓的時間即反應速度,該反應速度與充電用的電流成正比,因此如果消耗電流減少,反應速度會變差(圖5)。 圖5 降低消耗電流帶來的課題(反應速度) 三大類比電源技術打造Nano Energy解難題 針對前述的各種課題,透過垂直整合生產體制,融合電路設計、電路布局、製程三大先進類比電源技術,打造出Nano Energy技術。本文以BD70522GUL中所搭載的Nano Energy技術的電路設計技術為例,來介紹以下兩個主要技術及其效果。 BD70522GUL是降壓型開關穩壓器。對於開關穩壓器來說,當作為負載的輸出電流低於一定的值時,透過開關為間歇工作模式,可以在保持輸出電壓的同時減少電流消耗。在需要Nano Energy技術的眾多應用之中,預計保持間歇工作狀態的時間都比較長。為此,在該降壓型開關穩壓器的研發中,深入分析後基於分析結果減少了這種間歇工作時的電流。 首先,根據分析結果,將間歇工作時消耗電流的主要原因提煉為基準電壓單元和控制監測單元兩處(如圖6所示)。然後,對於這兩個單元採用最佳的消耗電流削減方法,使這兩單元的消耗電流降至傳統的1/100左右。其結果是,在電源IC最重要的效率特性中,在後段待機狀態負載電流10μA的條件下,實現了效率90%以上的特性(如圖7所示)。另外,在直至最大負載電流500mA的更寬範圍內均可保持該特性。 圖6 開關穩壓器方塊圖 圖7 BD70522GUL的效率特性 如前所述,減少控制監測部的消耗電流會導致反應速度惡化。而且,還有一個由控制監測部決定的重要電路特性;那就是穩定的輸出電壓。 以傳統的控制監測部的電路結構,通常並不可能同時改善低消耗電流、高速反應、高精度這三大特性。但是,若是利用BD70522GUL中搭載的Nano Energy技術,便能透過全面改善電路結構,進而成功地使傳統無法同時實現的三大特性得以同時改善。並且,也實現了更小的無負載時消耗電流、負載波動時的高速反應性(Load Response)以及整個負載範圍內穩定的輸出電壓(Load Regulation)(如圖8、9所示)。 圖8 BD70 522GUL高速反應特性 圖9 BD70522GUL輸出電壓穩定性 (本文作者為羅姆台灣設計中心資深工程師)
0

DLP技術結構光助力 3D掃描準確度再提升

3D掃描應用更勝2D 簡易的二維(2D)檢測系統已經問世多年,其應用技術通常是照亮物件並拍照,然後將拍攝的圖像與已知的「黃金」2D參考基準進行比較。3D掃描增加了結合體積訊息的功能。導入Z維數據可以測量物件的體積、平整度或粗糙度。對於印刷電路板(PCB)、錫膏(Solder Paste)、機械零件檢測等產業而言,測量上述增加的幾何結構特性是至關重要的,而這也是2D檢測系統所無法達到的。此外,3D掃描還可應用於醫療、牙科和助聽器等。 三次元量床(CMM)是最早用來收集3D訊息的工業解決方案之一。探針物理性地接觸物件表面,並結合每個點的位置數據來建構3D表面模型(圖1)。接著,光學方法的出現,如:結構光(圖2)。結構光是將一組圖案投射到物件上並用相機或感測器捕捉圖案失真的過程。接著,使用三角剖分演算法計算數據並輸出成3D點雲,而成為用於測量、檢測、偵測、建模或機器視覺系統中所需要計算的各種數據。光學3D掃描之所以會受到青睞,在於不須接觸被測物件,並且可以快速且即時地獲取數據。 圖1  三次元量床(CMM)探針示意 圖2 利用結構光進行光學3D掃描 DLP技術快速生成光圖像 對於光學3D掃描設備而言,DLP技術通常在系統中用作結構光的光源。DLP晶片是一種高反射的鋁微型鏡陣列,稱為數位微型反射鏡元件(DMD)。 當DMD與照明光源和光學元件相結合時,這一種微機電系統(MEMS)便可以為各種投影系統和空間光調變系統提供動力。 由於DMD是一種靈活、快速、且可高度編程的圖形產生器,設計人員經常將DLP技術用於結構光的應用。與具有固定圖形集的雷射掃描機或繞射光學元件(DOEs)不同,它可以將不同位深的多種圖形編程至一個DMD。採用DLP技術的結構光解決方案非常適合需要達到毫米甚至微米範圍的精密量測,應用也相當多元。 .3D AOI 3D自動光學檢測(AOI)是一種用於生產製造的強大技術,可提供有關零件品質即時、在線、決定性的測量數據。例如,3D量測就非常適合用於錫膏檢查(SPI),因為它會測量出在零件放置之前沉積的錫膏的實際體積,有助於防止劣質的焊點(圖3)。在PCB的生產製造中,也會在零件放置、回焊、最終檢查和返工(Rework)操作後進行線上3D AOI,大幅提高品質與可靠性。隨著3D檢測功能的日益普及,有幾個新興的工廠檢測點已開始採用3D AOI系統。 圖3 PCB 3D SPI示意圖 .醫療 3D掃描技術在醫療產業中的應用快速的成長。例如,牙科中使用口內掃描儀(IOS)直接採集光學印模(圖4)。在製作假體修復體時,如嵌體(Inlays)、高嵌體(Onlays)、蓋冠(Copings)、牙冠(Crowns),需要達到微米級的3D圖像精準度。IOS簡化牙醫的臨床操作程序,節省對石膏模型的需求並減輕患者的不適。 圖4 牙科口內掃描儀 另一個快速成長的應用是3D耳道掃描。光學成像系統能夠精確地採集耳朵的3D模型,而毋須再使用矽膠耳模。3D耳道掃描技術未來還可應用於為消費者訂製耳塞、助聽器、及保護聽力的設備。 .工業計量和檢測 許多不同的工業計量和檢測系統已經開始轉向採用3D光學掃描技術。光學3D表面檢測顯微鏡是離線CMM系統的一種替代方案。此類顯微鏡可以測量更多有關高度、粗糙度以及電腦輔助設計(CAD)數據比較的資訊。另外,生產機械加工、鑄模、沖壓製品的工廠也是光學檢測的另一大應用領域。 它們可以更輕鬆和準確地進行X、Y、Z三軸方向的量測,提高品質的保障。市場上也出現了結合內嵌3D視覺系統與機器人手臂的解決方案(圖5)。這些解決方案可大幅地提高汽車(圖6)和其他生產線工廠的速度和品質。在裝配和生產過程中的特定階段,增設3D檢測有助於及早發現品質問題,減少浪費和返工。3D掃描系統甚至可以在電腦數值控制(CNC)設備和3D印表機內運用,即時地對生產過程進行測量。 圖5 帶有3D掃描機的機器人手臂 圖6 3D結構光掃描在汽車檢測中的應用 .Prosumer 3D掃描機 Prosumer 3D掃描機是一可提供專業人士和業餘愛好者以3D數據格式採集實物完整細節特徵的攜帶式工具(圖7)。 圖7 桌面式Prosumer 3D掃描機 採集而來的數據可應用於產品設計、零件工程、3D內容開發或作為3D列印的輸入訊息。例如,線上零售商可以藉由對其產品進行3D掃描,於線上呈現真實、高品質的3D模型(而非2D圖片)。遊戲玩家也可以對自己進行3D掃描並在遊戲中創建自己的角色。 .3D生物辨識和身份驗證3D 3D掃描在生物辨識和身份驗證的應用不斷增加,通常用於安全鎖定或解鎖的裝置、安檢和金融交易。透過3D掃描技術採集的面部、指紋或虹膜特徵,可以使身份驗證更安全且可靠,可大幅減少駭客和其他攻擊的機率(圖8)。 圖8 透過3D掃描所繪製的指紋 整合DLP技術系統設計優勢多 無論是檢查PCB品質還是製作精密的牙科配件,使用DLP技術的結構光3D掃描設備都具備許多顯而易見的系統優勢。DMD微鏡具有微秒級的快速切換功能以及每秒超過1,000個圖案的8位元相移速率,藉由高速的數據捕捉速率實現對測量非常有幫助的即時3D掃描。高速DLP晶片還具有編程靈活性,可在運行中對圖案進行選擇和重新排列。這有助於確保將最佳圖像應用於特定的物件位置或視野內,同時可獲取最準確的3D訊息用於分析。圖像的持續時間及亮度可被控制,以確保物件反射的最佳光量,並使相機的動態範圍最大化。 DLP技術可與各種光源結合使用,且兼容紫外光(UV),可見光及近紅外光(NIR)波長(圖9)。這為基於目標物件的反射率所客製的3D掃瞄系統提供了額外的變通性。DLP晶片可與多種光源和相機相結合的靈活性,使得只須創建一個設備便可測量多個物件,這也使得汽車、工業和醫療產業在設計下一代3D掃描設備時,會優先選擇DLP晶片。在使用DLP技術設計解決方案時,系統整合商可透過靈活的圖像控制和新的結構光算法進行創新。 圖9 可見光及遠紅外光光譜示意圖 此外,開發商還可以最佳化光學架構,以符合檢驗掃描的關鍵解析度及照明要求。令人振奮的是,設計人員可以利用先進的可編程特性將3D掃描提升到新的水準,從而最佳化在光譜、空間及時間三個領域的性能。 DLP產品組合考量因素多 進階光學控制產品組合提供優於傳統顯示器的DMD和輔助控制器成像功能。值得一提的是,DMD晶片可支援波長範圍在363nm至2,500nm之間,二位元的圖形速率高達32kHz,並且可提供更精準的像素準確度控制。以下是進階光學控制的DLP晶片如何最佳化結構光系統的說明。 .DMD特性 1.解析度:在撰寫本文時,DMD的解析度就已達到了0.2至410萬像素(MP)。在需要較大掃描區域或光照度較強的環境中時,傾向於使用較大的1-MP、2-MP或4-MP DMD。例如,在汽車組裝或配向製程(Alignment Process)中的3D檢測,需要在明亮的工廠地板上進行大範圍的掃描。小於1-MP的DMD則傾向於放置在比較好攜帶及低功耗的小型攜帶式或桌面式設備中。 2.電源:最小的晶片組功耗低於 200mW,非常適合攜帶式或電池供電系統。例如,口內掃描儀就是充分利用小型DMD的外型及適用於電池供電的低功耗特性的優勢。 3.波長:使用者可以根據物件的反射特性在採用DLP技術的系統中調整顏色和照明強度。因為DMD可以與各種光源組合,包括發光二極體(LED)和雷射。DMD最佳化了針對紫外光(363~420nm),可見光(400~700nm)近紅外光(700~2,500nm)的使用。對於生物辨識3D掃描解決方案而言,近紅外光波長因其不可侵入性的特性而廣受青睞。紫外光有時候是最佳化金屬反射特性的最適選擇。對白光圖像而言,LED光學引擎是一合適的單色解決方案。 .控制器特性 1.預存模式:DLP控制器為可靠、高速的DMD控制提供了方便的介面。他們可支援預先儲存的結構光圖像,因而不須外部的影片處理器來傳輸圖像。 有一些DLP控制器可以使用一維(1D)編碼預先儲存1000多個結構光行列圖像(參見圖10)。1D圖像利用單一行及列,並在整個陣列中不斷重複該行及該列。Prosumer 3D掃描機產品通常使用1D圖像來幫助降低成本並提高掃描速度。更先進的控制器支援多達400個預存的2D全幀模式(圖11),根據應用或被掃描物件的需要,可以更適應於X和Y。 圖10 1D示意圖 圖11 2D示意圖 2.模式精準度和速度:DLP控制器是用來顯示用於機器視覺或數位曝光的圖案,並支援多變的高速圖案顯示速率,每秒高達32,000個圖案,並具有相機同步的功能。這些圖像速率對於高準確度和高速的3D掃描尤其重要。 從簡單到複雜的系統,DLP技術在設計客製化的結構光系統硬體時,可為客戶提供驚人的圖像靈活性。 對於擴展的3D光學量測應用市場而言,使用結構光的3D掃描是一理想技術。 當選擇3D掃描和機器視覺解決方案時,DLP技術絕對是一有力且首要的選項,因為它具有強大的多功能性,能夠以極高的速度定製圖案,並能夠與多個光源和波長配對。這種多功能性還可以推動客戶創新,將3D掃描系統功能推向新的高度。 (本文作者為德州儀器DLP產品工業經理人、DLP Pico產品行銷以及DLP產品工業業務發展經理)
0

廣播擴展功能更強大 藍牙5成信標設計利器

有了這些新的功能,加上藍牙5的智慧手機上市,鼓勵著設計人員開發零售和室內定位的信標(Beacon)應用,這類應用在新版本的藍牙推出之前都未能實現。而且新一代具成本效益、超低功耗且功能強大的系統單晶片(SoC)、開發工具、應用範例及參考設計,協助設計人員更容易採用這個協定增強技術。 信標發展歷程 低功耗藍牙4.0、4.1及4.2版本所支援的基礎信標技術定義了一種簡單的服務,能有效地利用藍牙進行交換資訊的一面。由藍牙裝置發送定期廣播訊息(發現新資料訊息),該訊息會啟動配對請求,隨後進行資訊交換。相反的,信標的廣播訊息則會包含保留位址,該位址將該廣播訊息識別為不請求配對,隨後是可直接作用的固定長度短資料封包。在零售應用中,當消費者接近信標時,會自動接收短信標通訊,但是以往受限於單一廣播封包中的負載限制於31個位元組,因此在「非連線」廣播中可傳送的資訊量受到很大的限制。 然而,現在使用的藍牙5改善了這個問題,例如零售商以往只能對智慧手機發送出單一的網址,讓消費者必須連線才能取得更多訊息;但現在能利用廣播擴展功能支援的255位元組的封包來直接傳送關於特價或新商品等特定資訊。在其他方面,室內導覽現時大行其道,因為消費者不需要安裝特定的手機應用程式(App),也不用設定連線來接收這些特定位置的資訊。 藍牙5的廣播擴展性能還促進定位系統升級到更新層次(知道行動實體的位置,可實現人和資產追蹤,這是一種日益流行的應用)。使用「訊號強度特徵」(RSSI)方式,可估算信標到接收器的距離來進行定位。依照發射訊號強度及它隨著距離減小的速率,可進行簡單的估算,以取得接收器與信標的距離。在指定區域範圍內,可以比對信標的訊號強度,而地圖(有時候稱為特徵)則可利用智慧手機版應用程式取得。 舉例來說,北京升哲科技有限公司推出的「雲子」是一款符合Apple iBeacon規格的信標(圖1)。該信標包含多個感測器,包括用於跟蹤信標運動的加速器,以及光和溫度的感測器。該信標可用於觸發智慧手機接收接近通知,辨識出連線中的對象是否正在移動,並廣播發送周圍環境的光和溫度等資訊。而日本富士通推出了一系列符合Apple iBeacon及Google Eddystone規格的信標,所提供的三種型號均具備嵌入式加速器和溫度感測器以跟蹤信標的精確動作,並為使用者提供環境反饋。 圖1 來自北京升哲科技有限公司的「雲子」信標符合Apple iBeacon規範。該信標可以附加在任何位置或物體上,然後根據各方來的訊息廣播定位資訊。 藍牙5信標技術起步 市面上雖然有許多低功耗藍牙的系統單晶片產品可用於無線產品的實現,但是將當今複雜信標應用的特定要求列入考慮的話,適用的產品範圍就縮小了。這些要求包括以下: 1.能與藍牙5核心規範相容。 2.具備成熟且經驗證的RF協定軟體堆疊。 3.符合Apple iBeacon和Google Eddyston規範。 4.低功耗(可延長電池壽命)以最大限度減少維護工作,尤其於高節點數安裝的專案。 5.高鏈路預算(發射器的輸出功率及接收器的靈敏度(dBm)以確保適切的範圍和連線的穩健性。 6.可支援應用程式和協定堆疊執行無線下載更新(OTA)的快閃記憶體(通過定期的韌體版本修訂來延長產品使用壽命)。 7.適合緊湊型設計的小型尺寸。 8.嵌入式ARM微控制器以提供足夠的開銷(Overhead)來執行堆疊和應用。 9.高性價比。 10.成熟且易於使用的開發工具。 11.能提供良好RF性能的硬體參考設計。 12.需有良好的技術支援,包含討論熱烈的開發者論壇在內。 為此,藍牙晶片供應商開始研發低功耗藍牙SoC。以Nordic Semiconductor為例,該公司所推出的nRF52810 SoC,可與藍牙5標準晶片相容,具有64MHz、32位元ARM Cortex M4微控制器,還提供了100dBm鏈路預算、2.4GHz多協定無線電,而且在輸出功率0dBm下的Tx以及1Mbps傳輸速率下的Rx相應電流值僅為4.6mA,電池壽命長。 不過,雖說nRF52810 SoC已屬於完整的低功耗藍牙解決方案,但功能齊全的系統還需要搭配其他零組件,例如印刷電路板(PCB)、電源、用於調諧電路的被動元件、用於定時的天線和晶體。此外還需要技能和經驗來實現阻抗匹配和天線定位等重要要求。晶片製造商的參考設計可提供協助硬體設計,參考設計是為第一個原型獲得合理射頻性能,並為特定應用縮短更佳化硬體程序的好方法,因此,Nordic便提供相關應用(包括PCB布局和BoM)的參考設計。 對於沒有射頻硬體設計經驗的人而言,另一個方法是購買用於組裝和測試的開發套件(DK),大部分的晶片製造商都有提供這樣的產品。就這部分而言,Nordic提供的nRF52-DK可以和PC或Mac連接來進行開發,而且為使用nRF52810 SoC開發信標原型工作提供需要的所有硬體。 該開發套件經由連接器可以簡單接入這個SoC所有的I/O和介面,包括四個可由使用者編程設計的LED和按鈕。該開發套件另一個方便的特性是與Arduino Uno(修訂版三)標準相容,因此能搭配使用多家協力廠商們已商用化的擴展板,以增強功能。        藍牙5信標App建立挑戰多 雖然各個低功耗藍牙SoC供應商的開發方法均有所不同,但他們的軟體都基於工廠提供的藍牙5/低功耗藍牙RF協定堆疊。設計人員的任務是為信標編寫應用程式,當中存在著一些需要克服的挑戰,包括: .信標非藍牙技術聯盟(SIG)認可的「規範」(表示經測試和驗證的應用軟體)。 .信標使用廣播頻道的方式和其他BLE應用不同(也就是不建立配對程序,而是直接向範圍內的設備廣播資訊)。 .信標的應用程式碼需要遵守Apple iBeacon和Google Eddystone規範,以確保與Apple及Android手機之間的互通性。 .若是沒有適當的維護,在信標的應用程式編譯期間,供應商的BLE協定堆疊可能會被破壞,從而延長了除錯過程。 而為了替設計人員消除大部份的複雜性,晶片商如Nordic使用獨特的軟體架構,將RF協定堆疊(稱為疊構/SoftDevice)與應用程式清楚分隔。這個架構可協助設計人員專注於應用程式碼的品質,因為設計者知道協定堆疊不會在設計過程中損壞;而在程式編譯期間,開發工具負責管理RF協定堆疊和應用程式及之間的鏈接,並為高效可靠的堆疊運行維持不可或缺的相互依存度。 此外,Nordic DK的低功耗藍牙SoC主機層在交貨時是空白的。所需的疊構可以從該公司網站下載,格式為預編譯的二進位檔案,並可使用nRF Connect移植到DK的SoC。nRF Connect是Nordic的一個跨平台工具,可以針對BLE進行測試和開發,並提供PC和行動裝置版本,設計人員可以使用BLE連接,分別從PC或智慧手機與原型通訊;而對於使用nRF52810 So設計的信標,可使用S112疊構,因為它是一個與藍牙5相容的協定堆疊,用於開發高性能BLE應用,僅占100kB快閃記憶體。 總結來說,藍牙4、藍牙4.1和藍牙4.2,再加上Apple和Google的信標規範,鼓勵了設計人員為機場、博物館和畫廊等公共場所提案零售用和定位的初期設計。但是在這些版本的核心規範中,廣播頻道有限的封包負載可能會妨礙創新。藍牙5技術的廣播擴展技術將信標使用領域推升到新層次,實現了以往無法實現的零售和室內導覽信標應用。 對於沒有經驗的人來說,要去利用這項協定增強技術似乎會感到不安,不過透過與BLE產品供應商合作,可以克服許多挑戰以實現信標技術,簡化了設計上的挑戰,使設計人員能夠加速藍牙5信標應用的設計過程。 藍牙5廣播擴展功能再提升 低功耗藍牙在頻帶寬度83MHz、2.4GHz的ISM頻譜分配中,於2MHz頻道間距裡容納了40個無線電射頻頻道。在當中,有3個頻道是用做廣播用途,分別為:37(2402MHz)、38(2426MHz)和39(2480MHz),而其餘37個頻道(0到36)通常在連接後用於傳輸資訊。設備使用廣播頻道在範圍內對任一個的「觀察者」設備廣播資訊,宣告它們的存在。而在觀察者設備「發現」廣播設備後,可以在沒有正式連接的情況下接收它所發送的資訊。 藍牙5技術可提供較長的資料封包和較低的無線傳送速度(如125kbit/s),但同時採用擴展範圍操作,如此一來可能導致3個廣播頻道變得擁擠。這可能是信標應用所面臨的主要挑戰,因為設備通常會使用這些廣播頻道向附近的智慧手機發送訊息。 藍牙規範提供了廣播擴展功能來克服這個難題。現在,廣播訊息開始以廣播封包的方式發送給一個或三個主要廣播頻道,多餘的廣播封包則會被卸載容納到正常的頻道上(就如同一個次要廣播頻道)。更好的一點是,廣播擴展功能允許多個訊息鏈結起來的廣播封包最大可延長到512位元組(圖2)。 圖2 在藍牙5面世之前,廣播封包僅限於該技術所允許的三個廣播頻道。頻繁使用將造成壅塞。有了廣播擴展功能,廣播資料封包可以卸載到正常的資料頻道上,作為次要廣播頻道。 而且,廣播擴展還帶來了稱之為定期廣播的功能。該功能包含了利用「非連結」(Connectionless)廣播方式,以固定時間間隔方式,同時送給多個已同步的設備。有了定期廣播,掃描設備將更為一致地「關注」廣播者,並且可更頻繁地更新訊息。和先前版本相比,藍牙5的廣播量高達八倍,因此非連結廣播方式獲得進一步的提升。連接設備可以利用這些增強功能來發送更多資訊,並可利用次要廣播頻道進行連接,分擔主要廣播頻道的負擔。 (本文作者為Nordic產品行銷經理)
0

MCU小兵立大功 嵌入式系統安全受保障

網路攻擊顯然有可能破壞涉及國防、醫療保健、金融及我們日常生活中的所有層面。更令人擔憂的是,這些攻擊的頻率和強度似乎都在加強。嵌入式系統容易受到多種網路威脅的攻擊,開發人員需要找到相應途徑來防止這些攻擊,這其中必須要防範的關鍵問題包括:偽造、逆向工程、惡意軟體注入或韌體調換、竊聽、身份盜用、未經授權之網路連接和未經授權之重複使用等。 安全性為嵌入式系統基本設計要件 嵌入式工程師需要開始採用整合的系統設計方法,其中安全功能是整個系統特性之基本組成部分。因此,應該在開發週期的最初階段關注安全問題,而不應該將其認為是次要的臨時添加功能。在實施安全策略時應包括軟體和硬體考量。 傳統上講,軟體是防止未授權訪問的第一道關卡,這裡最常見的防範機制是使用密碼、加密和身份驗證等等。但是,一些技術高深的駭客正在嘗試新的方法來攻擊網路系統和子系統,如果無法保護和驗證系統啟動過程,就會成為駭客攻擊的其中目標之一。如果攻擊成功破壞了系統,存放的惡意軟體就可以在啟動ROM中長時間處於潛伏狀態。而MCU現在自稱具有安全功能,可以減輕各種形式的駭客攻擊。這些包括內建的安全和強大的加密/認證引擎、密鑰管理、篡改檢測和防護、外部記憶體保護和通訊協定的加密/解密等等。 晶片製造商目前正在利用幾個精心設計的方案來保護安全密鑰免受駭客攻擊或以其他方式被篡改。例如片上篡改檢測/保護機制可以屏蔽裝置免受侵入式探測;另外,系統可以使用專用匯流排來傳輸安全資料或密鑰。還可以採用許多策略來保護外部記憶體的內容,例如直接從外部記憶體保留的安全執行,而毋須將資料加載到處理器的嵌入式記憶體中或在操作中解密,這允許應用在主處理器和異地記憶體上操作,同時仍保持完全加密性。 關於網路安全,無線和有線網路通訊都有可能被截獲。實際上,一些通訊協定具有眾所周知的安全漏洞,駭客已經在設法利用這些漏洞。安全程度較高的通訊協定除了驗證發送器和接收器真實性之外,通常還具有加密和解密通訊串流的功能。在這些情況下,為了獲得更高安全性,將會損失一些性能方面的優勢,如果需要避免或盡量最小化這種性能方面的折衷,可以整合硬體加速器用於加密算法作為通訊協定的一部分。這樣一來,需要折衷的不再是性能和安全,而是成本和安全。 MCU扮安全防範要角 如前所述,一些MCU採用硬體加密加速器來執行安全功能,而不會影響整體系統性能。其中一個例子是德州儀器(TI)旗下TM4C129E的Crypto Connected LaunchPad,這是一款基於ARM Cortex-M4F的120MHz微控制器板,專為安全雲端連接、建築/工廠自動化、智慧電網和工業控制而設計。該板的核心TM4C129E 32位MCU包含三個重要安全功能,分別是資料加密標準(DES)加速器、進階加密標準(AES)安全模組和Secure Hash Algorithm。 DES加速器模組能提供硬體加速資料加密和解密功能,它可以運作單DES或三重DES(3DES)算法,並支援ECB、CBC和CFB操作模式,以提供進階的片上安全功能。AES對稱密碼模組在硬體中使用128位元、192位元或256位元密鑰,用於加密和解密目的。Secure Hash Algorithm包括使用64Bytes密鑰的HMAC操作,這將驗證消息或資料檔案。 Maxim MAXQ1061 DeepCover安全加密控制器IC能夠實現篡改檢測和安全啟動功能。此IC的多個篡改檢測功能可確保晶片包含資料的安全性,其密鑰管理可防止未經授權的存取,而片上密鑰生成則基於亂數生成器和證書驗證,從而阻止駭客與晶片通訊。此外,128位AES引擎支援AES-GCM(相容SP 800-38D標準)和AES-ECB(相容SP 800-A標準)模式,這種標準的相容性提高了晶片安全性。最後,透過簽名驗證機制能夠強制執行安全啟動,如果沒有簽名,駭客將無法存取主機處理器的資料。 相較於傳統在標準微處理器上運作的軟體,Microchip的ATECC608A系列硬體加速器IC在處理安全算法時速度可快十倍到一千倍。這些算法包括基於ECC和ECDSA協定的完全非對稱(公共/私有)密鑰加密簽名解決方案,並符合NIST標準P256主曲線,支援從高質量私有密鑰生成到公鑰驗證的完整密鑰生命週期。得益於ECDSA代碼簽名驗證和可選的儲存摘要/簽名(Digest/Signature),因而可提供安全啟動功能,惡意軟體將無法更改對系統至關重要的任何引導資料。 總而言之,嵌入式處理器安全性是一個多層面且非常複雜的問題。隨著物聯網普及和成長以及嵌入式系統幾乎無處不在的發展,複雜的安全攻擊給開發人員帶來了嚴峻挑戰。目前MCU設計的進步意味著可以在這些裝置上執行更多安全功能和操作;透過內建加速器或協同處理器通常可執行這些操作,毋須降低系統性能。 (本文作者任職於貿澤電子)
0

無線資料量持續上升中 射頻轉換器實現高效無線電

這些多頻段無線電運用新一代的GSPS射頻ADC與DAC,除了能靈活使用頻段和直接合成射頻訊號,還能運用多種取樣技巧。為應付射頻無線頻譜分散的特性,故採用精密DSP發送器,高效率地將資料位元轉換至射頻訊號,以及在接收端將射頻訊號轉回資料位元。本文即將介紹一個多頻段應用的直接射頻發送器,並探討其中DSP的組態,以及功率與頻寬之間的取捨。 經過10年與兩代的無線標準之後,許多事物已改變。或許不像吸引消費者目光的智慧型手機,被歸類於使用者設備(UE)的基礎設施基地台(eNodeB)這種無線電存取網路(RAN)裡的設備經歷自己的轉型,以因應聯網化世界耗用大量資料的需求。 有效利用多頻段無線電 從2G網路的GSM到4G網路的LTE,手機頻段的數量成長了10倍(從4個增加到超過40個)。LTE網路推出後,基地台供應商發現無線電衍生版本的數量竟增加了數倍之多。LTE-advanced對多頻段無線電的需求加重,加入了載波聚合,在同一個頻段中混用多個不連續的頻譜,或更重要的是,混用數個不同頻段中不連續的頻譜,在同一個基頻段數據機中加以聚合,就像使用單一連續頻段一樣。然而,射頻頻譜是分散不連續的。圖1顯示多個經載波聚合的頻段組合,其突顯出分散頻譜的問題。圖中淺色顯示跨頻段空隙,深色代表我們關注的頻段。根據資訊理論,系統不會浪費功率去轉換不想用的頻譜。有效率的多頻段無線電,意謂著在類比與數位領域之間轉換這種分散的頻譜。 圖1 不連續頻譜的載波聚合,突顯出頻譜分散的問題。圖中深色代表須取得執照的頻段,淺色代表跨頻段的空隙。 基地台發送器演進成直接射頻 為讓4G LTE網路能應付更多的資料使用量,廣域網路基地台在無線電架構方面經歷一波演進。包括超外差、窄頻、中頻取樣無線電結合混波器與單通道資料轉換器,如今都已被I/Q調制類型的架構所取代,這類提供倍增頻寬的架構包括複合中頻(CIF)以及零中頻(ZIF)。ZIF與CIF收發器需要類比I/Q調變器/解調變器,以及雙通道與四通道資料轉換器(圖2)。 圖2 無線式Radio架構歷經演化以容納持續攀升的頻寬需求,進而透過各種軟體定義無線電技巧靈活運用通訊頻段。 然而,這些頻寬更大的CIF/ZIF收發器也有本地振盪訊號洩露(LO Leakage)、以及正交誤差鏡像(Quadrature Error Images)等問題必須修正。 幸運的是,資料轉換器取樣率在過去10年也增加了30至100倍,從2007年的100 MSPS提高到2017年的10GSPS以上。GSPS等級射頻轉換器出現更高的取樣率,這類元件擁有極高的頻寬,故能靈活運用頻段的軟體定義無線電能邁入實際運用階段。 對於sub-6GHz無線電BTS架構而言,長久以來的終極目標就是直接射頻取樣與分析。直接射頻架構能省去類比頻率轉換元件,像是混波器、I/Q調變器以及I/Q解調變器,而這些元件本身就是許多寄生訊號的來源。資料轉換器直接連結射頻頻率,而所有混波程序都能以數位模式由內建的數位升頻/降頻(DUC/DDC)完成。 多頻段效率來自精密DSP,這些內建於ADI旗下射頻轉換器的元件不僅只針對想使用頻譜頻段進行數位頻道化,還能同時存取所有射頻頻寬。運用並列式DUC與DDC,結合內插/外抽(Decimating)升頻/降頻取樣器、半頻段濾波器以及數值控制振盪器(NCO),在類比與數位領域之間進行轉換之前,目標頻段就能以數位模式進行建構/解構。 並列式數位升頻/降頻架構能將數個頻段的目標頻譜(如圖1的深色)進行頻道化,不會浪費寶貴的週期來轉換沒用到的跨頻段頻譜(如圖1的淺色)。高效率的多頻段頻道化有助於降低資料轉換器的取樣率,以及透過JESD204B資料匯流排傳送訊號所需的串列鏈路數量。降低系統取樣率能降低基頻處理器的成本、耗電,以及散熱管理的要求,進而節省整個基地台系統的資金與營運成本。在一個高度最佳化CMOS ASIC上實作頻道化DSP也能達成以上效果,而且遠比在泛用FPGA架構上進行實作來得更加省電,即使FPGA採用更微縮的製程也是如此。 直接射頻發送器搭配DPD接收器 射頻DAC成功取代這些下一代多頻段BTS無線電內的中頻DAC。圖3顯示一個直接射頻發送器的例子,這個發送器內含AD9172,這個16位元12GSPS射頻DAC運用3個並列DUC支援三頻段頻道化。能在1200MHz頻寬上彈性配置多個子載波。另外在射頻DAC方面,ADL5335 Tx VGA提供12dB的增益以及31.5dB的衰減,範圍最高達4GHz。這個DRF發送器的輸出能用來驅動功率放大器,用戶可根據eNodeB的輸出功率需求來選擇功率放大器。 圖3 直接射頻發送器。 像AD9172這樣的RF DACS就內含精密DSP模組,以及並列式數位升頻頻道分離器(Upconverting Channelizers),高效率地進行多頻段傳輸。來看圖4顯示的Band 3與Band 7情境,運用兩種不同方法將資料流直接轉換成射頻訊號。第一種方法(寬頻方法)沒有進行頻道化就能合成多個頻段,需用到1228.8MHz的資料傳輸率。這個頻寬的80%會產生一數位預失真(DPD)的983.04MHz合成頻寬,足以傳送兩個頻段,其頻段間隙為740MHz。這種方法的優點是適合DPD系統,不僅能針對每個載波的跨頻段互調失真(IMD)進行預失真處理,也可對欲使用頻段之間出現的非線性發射加以處理。 圖4 雙頻段情境:Band 3(1,805MHz至1,880MHz)與Band 7(2,620MHz至2,690MHz)。 第二種方法是合成這些頻道化的頻段。由於這些頻段的寬度只有60MHz至70MHz,加上電信營運業者只擁有部分頻段的執照,因此無法在所有頻段上同時傳送以達到高資料傳輸率。所以,改用較適合的153.6MHz資料傳輸率,其中的80%產生122.88MHz的DPD頻寬。如果電信商在每個頻段上擁有20MHz的執照,仍有足夠的DPD頻寬來對每個頻段的跨頻段IMD進行五階(5th-Order)校正。這種模式在上述的寬頻方法中,除了能在DAC節省250mW的電力,基頻處理器也更省電/減少散熱資源的需求,因此能減少串列鏈路數量,開發出更小、更低成本的FPGA/ASIC元件。 另外,數位預失真的觀測接收器也進化成直接射頻(DRF)架構。AD9208這款14位元3 GSPS射頻ADC亦透過並列DDC支援多頻段通道化。發送器DPD子系統中的射頻DAC與射頻ADC也有許多好處,其中包括共用轉換器時脈,消除相關相位雜訊,以及系統的整體簡化。其中一項簡化就是AD9172射頻DAC配合內建的PLL,能從一個低頻參考訊號產生12GHz的時脈,故不須在無線電機板上繞送高頻時脈訊號。此外,射頻DAC能輸出一個相位一致的除頻(Divided Down)時脈回饋給ADC。藉由開發最佳化的多頻段發送晶片組,這樣的系統功能可以真正提升BTS數位預失真系統。 在智慧型手機掀起革命十年之後,手機企業目光焦點全都在資料吞吐量。要提高資料吞吐量,就必須用多個頻段進行載波聚合,藉此榨出更多頻譜頻寬。射頻資料轉換器除了能存取整個sub-6GHz手機頻譜,還能針對不同頻段組合快速重新設定,實現軟體定義無線電的功能。這些靈活調用頻率的直接射頻架構能降低產品的成本、尺吋、重量以及功耗。這點讓射頻DAC發送器與射頻ADC數位預失真接收器成為sub-6GHz多頻段基地台的理想架構。 圖5 Band 3與Band 7 LTE透過直接射頻發送器進行傳輸,採用的是AD9172射頻DAC。 (本文作者為ADI通訊系統事業部系統工程師)
0

整合SD-FEC模組 FPGA傳輸率/功耗更優化

所有實例中的資料通道都不是理想通道,它們受到不斷變動的品質等級影響,導致接收到的數據產生錯誤。4G/5G無線、DOCSIS有線,以及微波回程等這類典型通道皆不是理想通道,因此系統工程師在設計這些系統時,必須達到位元錯誤率(BER)等多種指標評估的預先定義效能標準。 運用可靠的前向錯誤修正(FEC)演算法,如低密度奇偶檢查(LDPC)和渦輪SD-FEC,有助於系統設計師設計出接近通道向農容量(Shannon Capacity)的高階通訊系統。但執行這類SD-FEC編碼演算法並不容易,常常需要具備專業的領域知識。FPGA常用於執行SD-FEC演算法,因為FPGA的高效能可編程邏輯、記憶體、DSP、I/O和SerDes非常適用於滿足大量可變精度算數運算和高記憶體頻寬的需求。然而,為了支援數十億位元資料速率而進一步提高系統要求時,效能、功耗與成本,便成為重要的設計因素,而且軟建置(Soft Implementation)與整合解決方案相比,可能效能欠佳。 若要在FPGA可編程邏輯上建置SD-FEC演算法,不僅會擁有強大的運算力,還需要大量的資源。也因此,有晶片商在FPGA之中導入整合型SD-FEC IP,保持FPGA的靈活性與可編程性,使其能達成以下效能: .緩解效能與傳輸率瓶頸,約3Gbps峰值LDPC解碼傳輸率。 .大量減少資源占用,每個SD-FEC實例節省約10萬LUT。 .顯著降低功耗,採用整合解決方案降低80%的耗電。 圖1 典型資料通訊系統原理圖 FPGA朝軟決策FEC和反覆解碼演進 FEC的需求能劃分為多個不同類別,包含語音、視訊會議、重播視訊和非即時資料(表1)。以LTE為例,針對資料與語音服務部署4G/LTE固定無線寬頻時,服務品質(QoS)是網路規畫與設計的重點。 長期以來,雖已成功使用串接里德-所羅門(RS)編碼和卷積編碼搭配Viterbi解碼,但採用軟決策解碼能使該方案進一步提升效率,因為它提高約3dB的編碼增益。3dB編碼增益代表在同樣效能下,訊號在通道內的傳輸距離倍增。 然而,隨著朝多級QAM(能支援DOCSIS3.1高達4096-QAM)等這類更複雜調變方案演進,該類系統提供的位元能量雜訊比(Eb/No)內之有效BER也在增加。因此,已解調的位元更容易受到通道劣化的影響。採用功能更強的SD-FEC方案,才能讓這些系統滿足它們需要的效能需求。 為了滿足表1中各種QoS要求(語音、資料、視訊等)的原生BER需求,反覆解碼方案的使用越來越廣泛。與卷積代碼使用的Viterbi解碼相比,Turbo和LDPC代碼屬於反覆運算代碼,且通常需要每位元進行更多運算以獲得最佳效能,他們能讓系統接近理論上的向農極限(Shannon Limit)。這兩種編碼方案已接近成熟並被眾多應用採用,且在4G/5G無線和DOCSIS 3.1中被認為是確實可行的。 導入SD-FEC模組 FPGA處理效能再升級 為覆蓋多種類型的應用,半導體商在FPGA中導入整合型SD-FEC模組,例如賽靈思旗下的Zynq UltraScale+ RFSoC元件。在整合到包含Arm®Cortex-A53處理器的SoC架構中時,SD-FEC模組可配備或不配備數十億次採樣的RF資料轉換器。這些元件提供了一個功能豐富的平台,包括DSP、通用處理器(GPP)、可編程邏輯和已最佳化的RF訊號處理塊(如DUC和DDC)。 5G新無線電無線基頻系統等這類需要較高資料傳輸率、較低延遲及提高編碼效能的系統,在採用可編程邏輯的解決方案中,需要使用更多的一般可編程邏輯資源來執行所需的SD-FEC需求。LUT、記憶體和布線等資源的占用增加,加上設計速度加快,將導致功耗增加,最終導致解決方案成本的增加。若在單個元件內提供八個SD-FEC整合模組,就能在單個Zynq UltraScale+ RFSoC內達到整個系統的傳輸率。 此外,SD-FEC支援的Zynq UltraScale+RFSoC在結合高速RF資料轉換器後,能為有線/DOCSIS 3.1遠端PHY等應用提供高度靈活的解決方案,提供在單個元件中創建全雙工解決方案的機會;且以SD-FEC為例,整合該IP模組能帶來下列優勢: .減少可編程邏輯資源占用。 .節省功耗。 .縮短開發時程,包含預先驗證IP功能與時序、由軟體和工具提供支援的流程。 .與軟建置相比預計能達到更高的效能,實現低延遲、高傳輸率。 .可配置性帶來高靈活性。 以上這些優勢綜合起來能獲得較低成本的解決方案,同時還能支援更多其它應用,例如4G/5G無線(基頻和回程),在Wi-Fi和5G新無線電的LTE和LDPC中使用的渦輪代碼;有線存取,在DOCSIS 3.1遠端PHY中使用的LDPC代碼;以及微波鏈路等。 SD-FEC IP具有三種工作模式 整合型SD-FEC IP的高階視角圖請參閱圖2。SD-FEC模組有三種工作模式,但每次只能啟用其中一種: 圖2 SD-FEC原理圖 .LDPC編碼 .LDPC碼 .渦輪解碼(LTE) 選擇此三種模式是因為底層演算法已發展成熟,設計人員在權衡屬性和設計執行取捨方面都能得心應手。 多種客戶規格的類循環(QC)代碼都支援LDPC編解碼。雖然SD-FEC是一種整合型IP,但SD-FEC模組具備高度可配置性,其參數記憶體內能儲存高達128個代碼,而且可逐塊選擇代碼,而且添加客製代碼的能力也使得模組具備高度靈活性。SD-FEC是一種具備反覆解碼能力的軟決策解碼器,能夠提前終止並節省功耗。至於渦輪解碼支援4G LTE-Advanced和LTE-Pro的應用,與LDPC解碼器類似,能提前終止支援反覆解碼。傳輸率隨不同代碼和應用而變化,如5G新無線電使用DOCSIS 3.1。 SD-FEC傳輸率符合5G需求 SD-FEC的峰值傳輸率為: .6次反覆運算約1.8Gbps渦輪解碼速度 .8次反覆運算約3.0Gbps LDPC解碼速度 .約20.0Gbps LDPC編碼速度 使用SD-FEC能達到的最大傳輸率取決於運行在667MHz FMAX下時所選擇的代碼、代碼速率和解碼器反覆數量。表2展示了支援的峰值系統組態,同時也支援這些配置的子集合,如四個LDPC解碼器配四個LDPC編碼器。因此,Zynq UltraScale+ RFSoC適用於5G無線應用,且能提供完整的平台解決方案,請參閱圖3。 圖3 Zynq UltraScale+ RFSoC支援5G無線平台解決方案 該系列為無線回程提供了同時整合RF-ADC/DAC和SD-FEC模組的元件。此外,對於遠端無線電頭端(RRH)設備來說,配備RF-ADC/DAC但無SD-FEC功能的元件就能滿足客戶需求。最後,基頻單元(BBU)內沒有類比需求,但是在第一層(Layer...
0

電路模擬測試有訣竅 切換開關穩壓器高效率測試要點

電路設計者在決定採用一款電源供應器之前,首先需要做的,就是仔細的測試。切換開關穩壓器IC的資料表詳列了許多寶貴的資訊來敘述完整的電源供應器在現實環境中如何運作,以及在實驗室中,透過測試晶片瞭解到的行為。而包括像LTspice在內的電路模擬也相當實用,可有助於執行電路的最佳化。然而,模擬在硬體測試方面並派不上用場。在這方面,各種寄生效應要不是難以估計,不然就是難以模擬。 電源供應器之後會在實驗室進行徹底的測試。若不是採用自行開發的原型方案,要不就是和大多數廠商一樣,是直接使用電源供應器IC製造商現成的評估板來進行測試。 在連結測試電路時,必須考量的有以下幾點。圖1顯示測試設定的簡圖。受測的設計方案必須連接到電源供應器的輸入端,以及連接輸出側的一個負載。這聽起來雖然微不足道,但還是有一些重要細節是必須加以留意的。 盡可能降低線路電感 圖1顯示的設定簡圖,其描述的電路是用來評估一個電力轉換器(Power Converter)。我們想測試輸電線路的行為,但不希望看到在測試板和實驗室電源供應器、或是輸出端負載之間的連結線路出現不必要的效應。而這方面則應採取兩項重要措施,藉以降低這些連結線路的各種效應。其一,連結線路應越短越好。短線路的電感值會小於長線路。第二,電流通道的面積減少,就能進一步降低寄生電感。達成此目標其中一項直接的辦法就是使用絞線(Twist the Lines)。這種方法的結果,就是電流路徑面積僅取決於線路長度以及標準導線外皮的厚度。圖2顯示連結一個測試電壓轉換器與絞線,藉此降低線路的寄生電感。 圖1 電源供應器運作的連結方式 圖2 運用短絞線的實際運作設定 在採用切換開關穩壓器的電源供應器中,交流電會出現在輸入側以及輸出側。根據電路拓撲,脈衝電流可能發生在輸入側,舉例來說,就例如降壓轉換器(降壓控制器)。另外還須測試的包括有負載下的傳輸啟動行為以及運作。在這些運作狀況下,測試設定中的連接線也必須承載交流電。 輸入側加入本地端能源儲存裝置 若測試電源供應器的目的是想知道對於負載瞬變(Load Transient)的反應有多快,接受測試的設計方案必須有足夠的電力可用。受測試設計方案輸入側的電力不應成為限制因素。為確保不會出現此種狀況,建議在供電電壓輸入端放置一個大容量電容,如圖1所示,如此將可確保負載瞬變的測試能正確執行。 不過欲確定之後電源供應器的運用符合特定的條件。必須徹底瞭解輸入端能源儲存元件的效應,才能正確估計輸入端電容對於電源供應器的影響。 圖1顯示的大容量電容,其他方面亦須加以考量。若須將電壓瞬變貫人電源供應器的輸入端以測試造成的行為,大容量電容則會顯著減緩受測試電路的電壓瞬變。因此,在這些測試中應移除電容。 總結來說,在電壓電源設計的相關工作方面,有些事相當簡單-像是將電路連到實驗室的測試平台。連接到受測試電路的輸電線,以及受測試電路輸出端所接的輸電線,必須將它們視為交流電電路,因此這些線路應越短越好,以降低這些接線的寄生電感。電路設計者並不需要額外多費心力就能辦到,而且,這麼做所獲得的測試結果會更接近真正想測試的情境。若能減少測試設定產生的各種影響,測試結果就更有價值。長久下來,有經驗的電源供應器工程師已經開發出許多方法用來優化電路的評測結果,若依循本文介紹的所有技巧,評測就能順利進行。 (本文作者任職於ADI)  
0

波束成型挑戰多 AI確保5G訊號收發性能

具體來說,5G NR所帶來的技術挑戰如下: .路徑遺失伴隨頻率增加(因為波長會隨頻率縮短) .訊號衍射損耗伴隨頻率增加 .空氣介面與大氣遺失視頻率而定 .散射訊號隨頻率增加 .穿透損耗伴隨頻率增加 在3GPP TR38.901中呈現的通道模型是以3D通道特性為基準,並包括其他功能,如天線模型與更多的通道狀況。這些特色除頻率相關挑戰外,都會影響必須搭配5G NR傳輸使用的通道模型。這也表示通道狀態資訊(CSI)必須在實現適應性連結功能的過程中提供更大的彈性範圍。 5G NR中的關鍵需求之一是支援廣泛頻率,而大規模MIMO(Massive MIMO)技術則是解決相關挑戰的解答,並帶來運用通道特性和極寬頻帶的機會。另外,大規模MIMO技術也讓MU-MIMO的實現成為可能,並可增加整體系統資料傳輸速率。 儘管3GPP R14版本已可支援最多達32個連接埠的大規模MIMO,但在5G NR(即3GPP R15版本)中,大規模MIMO的連接埠數量將直接從32埠起跳,且未來版本預期將增加多達64個或更多天線。 5G的發展趨勢使得波束成型變成一種更複雜,卻又不可或缺的關鍵技術。內建人工智慧(AI)的處理器將有助於克服實現5G波束成型所帶來的挑戰。 5G波束成型須滿足眾多要求 為利用大規模MIMO天線,5G NR傳輸主要的改良之一就是波束成型計畫。視天線陣列架構而定(圖1),系統必須能支援類比、混合與數位模式的波束成型。 圖1 三種5G NR波束成型模式 不同的波束成型計畫需要進階的CSI機制才能掌握特定架構,在5G NR中採用的MU-MIMO法最多能讓12名共同排程使用者在相同的範圍中同時作業。 在5G NR中,除傳輸架構外,通道的狀態資訊也需要使用編碼簿搭配多重面板天線使用。gNodeB會要求下列UE指示,並當成CSI報告送回: .通道品質指示(CQI) .預編碼矩陣指示(PMI) .CSI-RS資源指示(CRI) .最強層指示(SLI) .順位指示(RI) .L1-RSRP 為掌握此複雜情況中的報告同時支援多天線特性,5G NR波束管理及5G NR CSI程序必須支援下列主要編碼簿類型: I型:SU-MIMO CSI,包括下列項目: 單面板編碼簿: .根據非預編碼CSI-RS為主的CSI報告 .支援單一使用者及多重使用者MIMO .包含1-8MIMO層 .支援寬頻與次頻帶預編碼器選擇及共同成相 多面板編碼簿: .根據非預編碼CSI-RS為主的CSI報告 .根據含面板間共同成相支援的單一CSI法 .支援最多四個天線面板 II型:MU-MIMO CSI,包括下列項目: 非預編碼CSI: .根據預先定義的編碼簿屬於不同DFT波束的線性組合 .包含1-2MIMO層 .支援寬頻與次頻帶預編碼器選擇及共同成相 預編碼CSI: .當各連接埠使用選取波束的線性組合成型時,UE會選擇連接埠組合 .包含1-2MIMO層 .支援寬頻與次頻帶預編碼器選擇及共同成相 總而言之,5G NR的連結使用程序必須支援廣泛的複雜CSI及波束管理流程。另外,因5G NR的時槽(Slot)更短,與前一版LTE相比,在UE中處理CSI報告的最大延遲會明顯減少。  AI處理器解決CSI報告挑戰 為了滿足5G NR所帶來的種種挑戰,特別是因導入大規模MIMO而產生的CSI報告難題,CEVA推出了名為PentaG的矽智財(IP)平台。 PentaG是業界第一個專為5G NR設計的IP平台,主要應用是3GPP 5G NR...
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -