半導體技術發展越來越成熟，但追求效能提升的腳步卻從來沒有稍停，半導體晶片整合技術進入異質整合(Heterogeneous Integration)世代，各種晶片電路設計與封裝層級的整合技術希望能延續摩爾定律的規律，加上人工智慧(AI)、5G與高效能運算(HPC)等應用對於半導體效能提升的需求，也持續推動晶片技術的改善，近期在小晶片(Chiplet)設計架構的發展之下，也帶動新一波的晶片整合技術發展。
Chiplet並不是全新的IC設計概念，過去系統單晶片(System on Chip, SoC)與系統級封裝(System in Package, SiP)都與小晶片概念有關，隨著半導體製程的發展，電路微縮的代價越來越高，如果要將一個SoC裡面的所有電路都用相同製程或相同材料進行整合，「卡關」的可能性也會提高，可能在良率或成本上付出重大代價。Chiplet的彈性架構，整合不同製程或不同材料的裸晶(Die)電路，再透過更有效率的封裝技術，不僅避開製程瓶頸，也可以在效能與成本上取得最佳解，帶動IC設計、製造、封測廠商的全面投入。
新興應用推動半導體異質整合發展
儘管異質整合技術已經問世多年，但是該技術的應用在過去兩年中急速成長，以滿足功能更加複雜和功耗不斷降低的需求，KLA資深行銷總監Stephen Hiebert表示，異質整合允許IC製造商在單個封裝中堆疊更多的裸晶，以提高電晶體的密度，將各種不同技術和功能的晶片組合在一起，可以實現強大的功能，這些變化影響了封裝的最終設計和封裝內部的晶片組裝，其中包括2.5D和3D晶片堆疊以及扇出型封裝等技術。
另外，幾種異質整合平台例如高密度扇出型封裝、矽中介層(Interposer)和直接接合解決方案，在消費性和入門級應用中都越來越受歡迎。科林研發(Lam Research)Managing Director Manish Ranjan(圖1)表示，隨著功能要求和外形因素的增加，高階封裝解決方案在支援下一代消費性裝置方面發揮重要作用，對諸如AI和ML這類新興應用程式的性能要求，亦推動對提高記憶體頻寬和增加使用高頻寬記憶體的需求，預計在未來幾年內，晶片的發展將更強調低功耗、增加製造靈活性以及加速上市時間。
Chiplet的影響不僅在晶片設計方面，工研院資通所所長闕志克(圖2)坦言，小晶片的發展將影響半導體的產業生態，過去IC設計業者發展一個完整的產品，除了自身專長的IP之外，要透過IP授權導入其他功能性的電路，所以在晶片設計階段需要支付一次性工程費用(Non-recurring Engineering, NRE)，投片量產後又需要依出貨量支付授權金(Royalty)等兩筆費用。Chiplet則是直接買製造好的裸晶，所以少了NRE或授權費(License Fee)這種早期開發成本，有助於小型IC設計公司的生存。
Chiplet解構並重組半導體產業鏈
ISSCC一直以來都是積體電路新技術的指標，2020年有多篇論文都以Chiplet為討論主題，其話題性可見一斑。Chiplet有兩項關鍵問題需要解決，一是如何將各個小晶片連接起來，透過封裝技術將不同製程甚至不同材料的裸晶連接；另一個則是如何去劃分、定義這些小晶片的功能、介面、互聯協定等。Chiplet需要解決的挑戰包括：生態系統成熟度、技術和架構劃分、晶片介面、可測試性、3D CAD流程等。
Chiplet為什麼重要？透過將曾經整合的晶片分成獨立的功能區塊，讓廠商解構並重新思考如何從晶片架構的重組提升效能，以AMD的設計為例，I/O模組和DRAM通道使用格羅方德(GLOBALFOUNDRIES)的14nm製程，而包含CPU核心邏輯電路和L3高速暫存，則採用台積電的7nm或更先進的製程。在7nm之前，Chiplet的價值不高，因為保持整個晶片的統一性比將其拆分更有價值，進入先進製程之後，邏輯電路可以持續微縮，除了提高電晶體集積度之外，也可以降低功耗，但I/O模組使用14nm則可能最具成本與效能優勢。
ISSCC 2020的Chiplet研究從單純的封裝技術、介面電路逐漸開始從製程到架構優化設計研究發展，代表Chiplet技術已經逐漸成熟。闕志克認為，Chiplet對半導體產業更廣泛的意義在於，半導體現有產業鏈將因此產生解構與重組，更多小型IC設計公司有能力投入產業，晶圓廠或可以屯貨、交易的中間商將創造新價值。對於IC設計公司而言，Chiplet提供更多在製程微縮之外，嘗試新材料和製程的組合，以提升晶片效能或電源效率。
台灣半導體產業投入Chiplet有勝算
台灣有許多中小型IC設計公司，闕志克說，先進半導體製程帶來的高成本，對於規模不大的IC設計廠商造成強大的成本負擔，因此TSMC的先進製程產能長期已來都以服務大型晶片公司為主；透過Chiplet IC設計公司可以更專注在自己專長的IP，將這部分電路設計到最好，並交易需要的功能裸晶，有實際出貨再支付相關費用，投片成本大幅降低，更有機會使用先進製程，有助於中小型或新創IC設計公司的發展。
台灣半導體產業鏈本來就很完整，垂直分工的模式也很適合Chiplet的發展，闕志克表示，目前的產業結構還需要做些調整，但相對各國的半導體產業現況，台灣發展Chiplet最有條件，也更容易成功。SoC與Chiplet的重點一樣都是整合，不一樣的是SoC是在電路層面進行整合，Chiplet則將整合工作移到封裝階段，所以封測廠的角色將越來越重要。
隨著封裝內的晶片數量不斷增加，封裝的整體價值也隨之提高，Know Good Die就變得越來越關鍵。Stephen Hiebert指出，在多晶片封裝中整合每個裸晶之前，必須對其進行檢測和測試並驗證其功能。因此，實現高良率的異質整合封裝需要更多的檢測和量測步驟。先進封裝製程的複雜性和價值不斷地增加，製程步驟更多，圖案和互連尺寸更小，更多元件整合，過去沒有嚴格公差的製程步驟需要更高的精度來維持元件的性能水準。例如，封裝尺寸和厚度的總體縮減導致晶片位置的公差變得更小，連帶使得組裝模組需採用精密封裝技術，而非傳統的表面黏著封裝技術(SMT)。
熱門應用與高階產品將率先導入Chiplet
在終端應用部分，對於行動裝置的先進封裝解決方案的需求是，以特殊的外形尺寸並整合更多功能。Manish Ranjan解釋，可攜式裝置晶片將大幅導入晶圓級封裝和高密度扇出型封裝，隨著前端先進製程製造成本的增加，封裝越來越成為晶片設計不可或缺的一部分，重點關注的領域包括管理晶片封裝的交互作用、熱管理等。另外，為了滿足高效能運算和AI應用程式的最佳系統級處理要求，異質整合平台針對邏輯電路和高容量記憶體的高度整合，以提供低延遲和低功耗，強化系統級性能。
另外，車輛電氣化風潮讓汽車電子元件大幅成長，NXP封裝技術資深總監Jan Gulpen(圖3)說明，自動駕駛將進一步推動感測和運算的整合，以及汽車雷達整合Antennas in Package(AiP)，AiP就是一個非常適合Chiplet的應用，但射頻電路與記憶體的整合，並非一步到位；而將處理器和其他功能(如天線)整合到雷達封裝中，亦推動下一代封裝解決方案在高密度扇出(Fan-Out)和覆晶技術(Flip Chip)技術方面的發展。這些封裝技術允許高密度布線，可以實現高性能晶片互連(Die To Die Interconnects)，並促進更多的整合和設計靈活性。
