- Advertisement -
首頁 標籤 PCIe Gen5

PCIe Gen5

- Advertisment -

瞄準未來資料中心需求 賽靈思高階FPGA再升級

5G不僅將為電信及資料中心內部網路帶來更高的頻寬需求,相關網路設備還必須支援許多前所未有的智慧功能,以提升網路安全跟增加網路的靈活性。有鑑於此,賽靈思(Xilinx)於11日發表新一代高階產品Versal Premium,不僅廣泛支援目前市場上最先進的網通協定與高速介面技術,並具備大量可編程邏輯資源,可讓電信與網通設備開發者設計出各種獨特的應用功能。Versal Premium系列特色為高度整合且功耗最佳化的網路硬核,是業界最大頻寬與最高運算密度的自行調適平台。其專為在散熱條件與空間有限環境中運作的最大頻寬網路,以及需要可擴充與靈活應變應用加速的雲端供應商而設計。 圖 賽靈思針對網路與雲端加速推出全球頻寬最大與運算密度最高的自行調適平台Versal Premium。 Versal為業界首款自行調適運算加速平台(Adaptive Compute Acceleration Platform;ACAP),是一個功能遠超常規晶片架構的革命性全新異質運算元件類別。全新Versal Premium以台積電7奈米製程技術而打造,結合軟體可編程能力、動態可配置硬體加速與預置連接與安全功能為一體,為加快產品上市進程提供了强大引擎。作爲Versal ACAP的最新產品系列,Versal Premium系列可提供比當前FPGA高達3倍的傳輸量,並內建乙太網路、Interlaken與加密引擎等元件,以實現快速且安全的網路。該系列提供了目前部署主流FPGA兩倍的運算密度,同時還針對持續擴展的多元且不斷發展的雲端與網路作業提供靈活應變的能力。 賽靈思產品與平台行銷副總裁Kirk Saban,Versal Premium是針對下一代網路設備與雲端資料中心所開發的解決方案,透過網路硬核IP突破性的整合,成就單晶片400G與800G的解決方案。Versal Premium在硬體與軟體開發人員都能輕鬆進行編程的可擴充平台上,提供了卓越的頻寬與運算密度,從而達到加速最佳化並大幅降低整體擁有成本(TCO)。」 Versal Premium是基於已經量產上市的Versal AI Core與Versal Prime ACAP系列產品所打造。Versal Premium創新且獨有的功能包含112Gbps PAM4收發器、頻寬可達數百Gb/s的乙太網(Ethernet)、Interlaken連接、高速加密以及內建DMA、同時支援CCIX與CXL的PCIe Gen5。在與Vitis統一軟體平台與Vivado設計套件整合後,Versal Premium能為硬體與軟體開發人員提供完整的解決方案堆疊,以協助發揮最高的生產力。 5G技術將使網路流量大幅增加,帶動功耗最佳化傳輸與現有資料佔用、功耗範圍內的最佳化傳輸量與運算密度的需求。為因應上述的挑戰,Versal Premium系列提供了高達9Tb/s的可擴充、自行調適的序列頻寬。具體方法為將112G PAM4與整合的網路功能模組用於收發器與核心網路、都會網路和資料中心互連(Data...
0

PCIe Gen4產品布局腳步加快 Link EQ測試至關重要

5G、AI、大數據、雲端運算等應用興起,使得資料量急速增加,因而需要更快、更高效的傳輸介面滿足資料傳輸、儲存需求。為此,PCIe陸續公布Gen4與Gen5規範,促使伺服器晶片業者紛紛投入發展,加快資料中心升級腳步;而相關的量測需求也趁勢而起,其中,隨著PCIe Gen4傳輸速率大幅增加,為補償訊號衰減,Link EQ的測試可說不可或缺。 安立知(Anritsu)業務暨技術支援部副理王榆淙表示,目前PCIe市場有兩大應用,分別為消費性和商業應用(如資料中心、企業伺服器等)。在消費性產品方面,對一般人而言,只要沒有非常大量的資料處理需求,像是遊戲、看影片、影片處理等,多數的筆記型電腦、商務電腦的性能都可以滿足消費者需求。但是,在商業應用方面卻截然不同,對PCIe Gen4/Gen5的需求可說非常迫切。 安立知業務暨技術支援部副理王榆淙。 王榆淙表進一步說明,5G、AI、雲端運算等新應用不斷出現,而這些應用產生的資料量十分龐大,且還在不停的增加,因而需要更快速的I/O輸出,使得資料中心內部的乙太網路(Ethernet)頻寬不斷提升,從原有的40G,快速攀升到100G、400G甚至800G等。也因此,現今的PCIe Gen3已逐漸無法應付這麼快速、大量的資料傳輸需求,使得資料中心業者急需往PCIe Gen4,甚至Gen5邁進,才得以因應龐大的資料傳輸、處理需求。因為資料中心無法容許資料傳輸有所延遲或是下載速度太慢,如此一來會導致許多應用窒礙難行,所以,資料中心業者想方設法強化峰值能量,以更進一步提升處理速度及擴大容量。 因此,在PCIe Gen4規範出來後,伺服器晶片商隨即啟動產品布局,測試需求也接踵而來。由於PCIe Gen4不僅可用在一般消費性電子產品中,資料中心對其更是需求殷切,而隨著傳輸速率越高,訊號衰減越大,也因此,Link EQ成為PCIe Gen4的必要測項。 王榆淙解釋,傳輸速率越高意味著從訊號發射端(Tx)到接收端(Rx)傳輸過程所產生的衰減也跟著增加,而過大的衰減會造成訊號裂化,接收端便無法進行訊號判別接收。所以,PCIe Gen4的Tx和Rx端皆使用等化器(Equalization),以補償高速訊號傳輸的衰減,同時也須進行接收端的誤碼率(BER)測試驗證。 為此,安立知也備有模組化、可升級的訊號品質分析儀「MP1900A」滿足量測需求。MP1900A可支援諸如100G/200G/400G乙太網路、PCIe 1.0至5.0、USB3.2 Gen1/2和Thunderbolt等高速介面的設計與測試。運用新開發的Variable ISI選項,可為高速的介面、背板與線纜提供更簡便且更有效率的評估測試。 王榆淙說明,資料中心升級至PCIe Gen4已是勢在必行,而PCIe Gen5更是主要目標,所以資料中心業者、伺服器晶片商都加快布局腳步,預計PCIe Gen4產品在2020會有更高能見度。至於PCIe Gen5的相容性測試計畫也正在制定中,且也有多家廠商正開發PCIe Gen5產品或解決方案。預期未來PCIe Gen4/ Gen5將共存於市場上,高階應用如伺服器、AI等會更快往Gen5發展,而流量較小、資料處理需求較低的產品會採用Gen4。
0

IC設計在雲端 Astera Labs挑戰全新運作模式

在現代化的IC設計流程中,晶片設計其實是靠伺服器的運算能力堆出來的。如果IC設計公司本身自建的伺服器機房無法提供充裕的運算能力,在進行設計模擬、驗證的時候,會耗費很多時間。但IC設計所需要的IT投資金額十分龐大,別說資源有限的新創公司往往沒有足夠的運算能力,就連許多IC設計大廠也常感到頭疼。為此,新創公司Astera Labs大膽嘗試了完全在雲端進行晶片設計的新做法,並成功完成自家的晶片設計。 對IC設計團隊而言,由於公司自建伺服器的運算能力有限,因此每當產品開發進入中後期,需要頻繁進行模擬、除錯、驗證,提高設計成功率時,常會遇到排程塞車或是公司的伺服器運算能力不允許進行完整模擬驗證的情況。但對於公司的資訊主管來說,因為IC設計對運算能力的需求尖峰期很短,如果只為了短短幾天或幾周的尖峰期需求,就大手筆投資IT基礎建設,會面臨設備利用率偏低的問題。 因為這是整個IC設計產業共同面臨的問題,所以許多電子設計自動化(EDA)工具業者都開始與雲端服務供應商合作,推出以用量計價加上短期授權的新商業模式,希望用更彈性的方法來滿足IC設計公司的尖峰需求。不過,由於IC設計產業對營業秘密外流一直有很高的疑慮,因此這種做法還在推廣階段。 但對新創公司來說,這種全新的雲端設計流程可說是一大福音。專注在高速串列/解串列(SERDES)晶片設計的Astera Labs,就利用這種作法,在公司完全沒有自建伺服器的情況下,完成了PCIe Gen4/Gen5重定時器(Retimer)的設計。 Astera Labs業務長Sanjay Gajendra(圖)表示,由於PCIe Gen4/Gen5的速度非常快,因此其訊號傳輸距離也變得極短。為延長訊號傳輸距離,除了使用高速PCB板材之外,在訊號路徑上添加主動元件,將訊號重新整理後再傳輸到目的地,也是一個可行的辦法,而且這種做法往往比採用昂貴的高速板材或同軸電纜來得更具成本優勢。 Astera Labs業務長Sanjay Gajendra表示,該公司已成功在雲端上完成整個IC設計流程,成為業界創舉。 這裡所指的主動元件,就是Astera Labs目前的主力產品--Retimer。Retimer跟一般常見的訊號放大器(Amp)不同,放大器不具備訊號清理功能,只會把收到的訊號放大後再傳輸出去,這意味著放大器輸出的訊號,其實是耦合了各種雜訊後的PCIe訊號。Retimer則是帶有數位訊號處理(DSP)能力的高速串列/解串列(SERDES)晶片,即便收到的PCIe訊號已經與雜訊耦合,Retimer還是能藉由DSP功能重建乾淨的PCIe訊號,並發送該訊號的副本到目的地。 換言之,Retimer其實是相當複雜的電路設計,如果要靠自有伺服器來完成設計模擬跟驗證,其IT相關投資跟EDA工具授權費會非常驚人。但Astera Labs在亞馬遜AWS及新思科技(Synopsys)的協助下,成功地在雲端上完成此一晶片的設計工作,並已在台積電投片量產。 在公有雲上完成整個IC設計流程,是業界的一大創舉。會不會產生示範效應,進而讓更多IC設計業者也開始採用類似的運作方法,值得密切觀察。  
0

TE Connectivity推出新款Sliver straddle-mount連接器

TE Connectivity(TE)宣布推出新款Sliver straddle-mount連接器,此款連接器採用全新外型標準,且支援OCP NIC 3.0可插拔設計。本次推出的straddle-mount連接器適用於緊湊型OCP NIC 3.0卡,能更輕鬆地實現系統維護並改善散熱效能,進一步擴展了Sliver產品系列的多元性。 符合SFF-TA-1002規範的Sliver straddle-mount連接器支援PCIe Gen 5,並可擴展至112G PAM-4,被視為是M.2、U.2和PCIe等多種規格標準的替代品。不同於市面上現有產品幾乎皆已達到PCIe標準通道數的極限,Sliver straddle-mount連接器採用0.6mm間距的高密度設計,可滿足新一代矽智財PCIe標準的通道數要求。 TE全新推出的Sliver straddle-mount連接器採水平設計OCP NIC 3.0插槽,能讓空氣於密閉空間中更加流通及簡化系統,是市面上所有支援OCP NIC 3.0的產品中,效能最佳且成本效益最高的解決方案。 TE Connectivity 產品經理Ann Ou表示,OCP設計正在資料中心設備產業刮起旋風,而TE Connectivity則是為此類設計提供連接器解決方案的主要供應商。我們的Sliver straddle-mount 連接器在合規外型下提供更高的效能與通道密度,為資料中心設備夥伴們提供服務設計與製造的進階幫助。
0

安立知高速介面技術趨勢研討會於12月隆重登場

Anritsu安立知主辦的「高速介面技術趨勢研討會」於2018年12月在新竹及台北舉行,會中將安排豐富實用的課程內容搭配現場實機展示交流,一同體驗高效能的高速傳輸量測解決方案。 雲端應用普及,人們開始用照片影音記錄生活。結合5G行動網路、IoT互聯網、8K超高清影像顯示技術等相關科技日漸深入大眾日常生活,隨之而來的傳輸需求正強力帶動著高速介面發展。 高速資料中心需要更快速的介面來因應海量資料處理,400GE與PCI-e Gen4/5完美配合,使Data Center資料處理能力大幅升級;而Ethernet訊號調變格式轉向PAM4,訊號傳輸接收將會面臨什麼樣的挑戰?PCIe、USB等各種新型態的Link Training及LinkEQ測試方式簡化測試流程,是否可以使產品驗證更有效率的進行?新興VR應用的興起,且看Type-C介面如何應對? 由安立知主辦的「高速介面技術趨勢研討會」,特別邀請技流科技有限公司(GRL)及特勵達科技股份有限公司(Teledyne LeCroy)與會,共同從雲端需求探討高速傳輸 I/O 市場趨勢,會中並針對其規格與未來的測試挑戰進行介紹,深入剖析高速訊號在時域及頻域所將面臨的訊號完整性問題。
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -