PCIe Gen4
PCIe Gen4產品布局腳步加快 Link EQ測試至關重要
5G、AI、大數據、雲端運算等應用興起,使得資料量急速增加,因而需要更快、更高效的傳輸介面滿足資料傳輸、儲存需求。為此,PCIe陸續公布Gen4與Gen5規範,促使伺服器晶片業者紛紛投入發展,加快資料中心升級腳步;而相關的量測需求也趁勢而起,其中,隨著PCIe Gen4傳輸速率大幅增加,為補償訊號衰減,Link EQ的測試可說不可或缺。
安立知(Anritsu)業務暨技術支援部副理王榆淙表示,目前PCIe市場有兩大應用,分別為消費性和商業應用(如資料中心、企業伺服器等)。在消費性產品方面,對一般人而言,只要沒有非常大量的資料處理需求,像是遊戲、看影片、影片處理等,多數的筆記型電腦、商務電腦的性能都可以滿足消費者需求。但是,在商業應用方面卻截然不同,對PCIe Gen4/Gen5的需求可說非常迫切。
安立知業務暨技術支援部副理王榆淙。
王榆淙表進一步說明,5G、AI、雲端運算等新應用不斷出現,而這些應用產生的資料量十分龐大,且還在不停的增加,因而需要更快速的I/O輸出,使得資料中心內部的乙太網路(Ethernet)頻寬不斷提升,從原有的40G,快速攀升到100G、400G甚至800G等。也因此,現今的PCIe Gen3已逐漸無法應付這麼快速、大量的資料傳輸需求,使得資料中心業者急需往PCIe Gen4,甚至Gen5邁進,才得以因應龐大的資料傳輸、處理需求。因為資料中心無法容許資料傳輸有所延遲或是下載速度太慢,如此一來會導致許多應用窒礙難行,所以,資料中心業者想方設法強化峰值能量,以更進一步提升處理速度及擴大容量。
因此,在PCIe Gen4規範出來後,伺服器晶片商隨即啟動產品布局,測試需求也接踵而來。由於PCIe Gen4不僅可用在一般消費性電子產品中,資料中心對其更是需求殷切,而隨著傳輸速率越高,訊號衰減越大,也因此,Link EQ成為PCIe Gen4的必要測項。
王榆淙解釋,傳輸速率越高意味著從訊號發射端(Tx)到接收端(Rx)傳輸過程所產生的衰減也跟著增加,而過大的衰減會造成訊號裂化,接收端便無法進行訊號判別接收。所以,PCIe Gen4的Tx和Rx端皆使用等化器(Equalization),以補償高速訊號傳輸的衰減,同時也須進行接收端的誤碼率(BER)測試驗證。
為此,安立知也備有模組化、可升級的訊號品質分析儀「MP1900A」滿足量測需求。MP1900A可支援諸如100G/200G/400G乙太網路、PCIe 1.0至5.0、USB3.2 Gen1/2和Thunderbolt等高速介面的設計與測試。運用新開發的Variable ISI選項,可為高速的介面、背板與線纜提供更簡便且更有效率的評估測試。
王榆淙說明,資料中心升級至PCIe Gen4已是勢在必行,而PCIe Gen5更是主要目標,所以資料中心業者、伺服器晶片商都加快布局腳步,預計PCIe Gen4產品在2020會有更高能見度。至於PCIe Gen5的相容性測試計畫也正在制定中,且也有多家廠商正開發PCIe Gen5產品或解決方案。預期未來PCIe Gen4/ Gen5將共存於市場上,高階應用如伺服器、AI等會更快往Gen5發展,而流量較小、資料處理需求較低的產品會採用Gen4。
IC設計在雲端 Astera Labs挑戰全新運作模式
在現代化的IC設計流程中,晶片設計其實是靠伺服器的運算能力堆出來的。如果IC設計公司本身自建的伺服器機房無法提供充裕的運算能力,在進行設計模擬、驗證的時候,會耗費很多時間。但IC設計所需要的IT投資金額十分龐大,別說資源有限的新創公司往往沒有足夠的運算能力,就連許多IC設計大廠也常感到頭疼。為此,新創公司Astera Labs大膽嘗試了完全在雲端進行晶片設計的新做法,並成功完成自家的晶片設計。
對IC設計團隊而言,由於公司自建伺服器的運算能力有限,因此每當產品開發進入中後期,需要頻繁進行模擬、除錯、驗證,提高設計成功率時,常會遇到排程塞車或是公司的伺服器運算能力不允許進行完整模擬驗證的情況。但對於公司的資訊主管來說,因為IC設計對運算能力的需求尖峰期很短,如果只為了短短幾天或幾周的尖峰期需求,就大手筆投資IT基礎建設,會面臨設備利用率偏低的問題。
因為這是整個IC設計產業共同面臨的問題,所以許多電子設計自動化(EDA)工具業者都開始與雲端服務供應商合作,推出以用量計價加上短期授權的新商業模式,希望用更彈性的方法來滿足IC設計公司的尖峰需求。不過,由於IC設計產業對營業秘密外流一直有很高的疑慮,因此這種做法還在推廣階段。
但對新創公司來說,這種全新的雲端設計流程可說是一大福音。專注在高速串列/解串列(SERDES)晶片設計的Astera Labs,就利用這種作法,在公司完全沒有自建伺服器的情況下,完成了PCIe Gen4/Gen5重定時器(Retimer)的設計。
Astera Labs業務長Sanjay Gajendra(圖)表示,由於PCIe Gen4/Gen5的速度非常快,因此其訊號傳輸距離也變得極短。為延長訊號傳輸距離,除了使用高速PCB板材之外,在訊號路徑上添加主動元件,將訊號重新整理後再傳輸到目的地,也是一個可行的辦法,而且這種做法往往比採用昂貴的高速板材或同軸電纜來得更具成本優勢。
Astera Labs業務長Sanjay Gajendra表示,該公司已成功在雲端上完成整個IC設計流程,成為業界創舉。
這裡所指的主動元件,就是Astera Labs目前的主力產品--Retimer。Retimer跟一般常見的訊號放大器(Amp)不同,放大器不具備訊號清理功能,只會把收到的訊號放大後再傳輸出去,這意味著放大器輸出的訊號,其實是耦合了各種雜訊後的PCIe訊號。Retimer則是帶有數位訊號處理(DSP)能力的高速串列/解串列(SERDES)晶片,即便收到的PCIe訊號已經與雜訊耦合,Retimer還是能藉由DSP功能重建乾淨的PCIe訊號,並發送該訊號的副本到目的地。
換言之,Retimer其實是相當複雜的電路設計,如果要靠自有伺服器來完成設計模擬跟驗證,其IT相關投資跟EDA工具授權費會非常驚人。但Astera Labs在亞馬遜AWS及新思科技(Synopsys)的協助下,成功地在雲端上完成此一晶片的設計工作,並已在台積電投片量產。
在公有雲上完成整個IC設計流程,是業界的一大創舉。會不會產生示範效應,進而讓更多IC設計業者也開始採用類似的運作方法,值得密切觀察。
Marvell聚焦基礎建設市場 看好邊緣資料中心潛力
在日前宣布將旗下Wi-Fi/藍牙事業賣給恩智浦(NXP)半導體後,Marvell業務更加聚焦在資料中心等基礎建設領域。在x86架構主導的伺服器市場上,採用ARM架構處理器的伺服器數量仍相當有限,但隨著軟體大廠如紅帽(Red)、微軟(Microsoft)等對ARM架構的支援越來越完整,ARM處理器在伺服器、超級電腦市場上的能見度正在提升。邊緣資料中心更是被Marvell寄予厚望的新市場。
Marvell伺服器處理器事業群副總裁Gopal Hegde表示,如果單就硬體運算效能而言,Marvell旗下專為伺服器應用所設計的ThunderX系列處理器,不僅表現不遜於同等級的x86處理器,甚至在I/O性能、I/O數量、每瓦效能、整體持有成本(TCO)方面,還有過之而無不及。但對伺服器應用來說,除了硬體之外,軟體生態的支持也是關鍵,而這確實是一道需要時間跨越的門檻。
歷經過去數年的沉潛努力,現在已經有越來越多軟體業者看見ARM架構在伺服器市場的發展潛力,進而願意為ARM架構伺服器提供更完善的支援。事實上,跟幾年前相比,現在Marvell在推廣ARM架構伺服器CPU的時候,已經幾乎不必操心軟體問題,因為紅帽、微軟與為數眾多的伺服器應用軟體開發商,已經可以提供適用於ARM運算架構的解決方案。
軟體支援的問題獲得解決,加上Marvell現在的策略更聚焦在伺服器、資料中心、超級電腦等基礎建設市場上,使得Marvell更能專心發展最新的技術。舉例來說,Marvell在幾個月後將會推出ThunderX3處理器,採用台積電的7奈米製程技術,並支援PCIe Gen4。相較之下,目前伺服器所使用的PCIe匯流排,大多還停留在Gen3。至於支援PCIe Gen5跟DDR5記憶體的ThunderX系列處理器,則預定在2021~2022年之間推出。Hegde很有信心地表示,Marvell在產品發展時程上,絕不會落後x86陣營。
除了技術跟產品之外,在應用市場方面,Hegde特別指出,邊緣資料中心將會是對ARM架構特別有利的應用市場,且隨著串流式服務,例如串流遊戲、串流影音大行其道,相關服務業者對邊緣資料中心的需求將會明顯成長。
為何ARM架構比x86架構更適合用在邊緣資料中心?Hegde解釋,因為目前絕大多數用來接收串流服務的用戶端裝置,都是ARM架構的終端,例如智慧型手機、平板電腦。因此,對串流服務供應商來說,在邊緣資料中心採用ARM架構的處理器,在應用服務的相容性方面,是完全不必擔心的。
事實上,目前資料中心以x86處理器為主流,很大的原因之一就在於x86個人電腦(PC)的普及。資料中心跟終端採用同樣的處理器架構,是最不會產生相容性疑慮,也最具經濟效益的選擇,也是許多原本與x86架構在伺服器市場上競爭的其他處理器架構,最後紛紛敗下陣來,轉攻某些利基市場的原因。
Hegde相信,同樣的歷史會在邊緣資料中心領域重演,因為這類資料中心的伺服器要服務的用戶端裝置,大多數不是PC,而是手機、平板乃至各種OTT機上盒。