PCIe 5.0
馬不停蹄 PCI-SIG計畫2021完成PCIe 6.0規範
PCI-SIG於不久前正式發布PCIe 5.0標準之後,近日又於開發者大會上宣布PCIe 6.0的規劃,指出PCIe 6.0的速率和PCIe 5.0相比將再提升一倍,達到64 GT/s,且仍具向後相容性,提供高效率、高性價比的效能,PCI-SIG預計PCIe 6.0的規範將於2021年完成。
PCI-SIG主席兼總裁Al Yanes表示,該協會正持續滿足現今資料吞吐量需求,而延續PCIe 5.0規範設定趨勢,PCIe 6.0制定的腳步持續加快,致力在一個產業能接受的時間範圍內訂定出傳輸頻寬翻倍的標準。
據悉,PCIe 6.0標準的頻寬最高達256 GB/s(在16通道配置下)、原始傳輸率高達 64GT/s,各項標準均是PCIe 5.0的兩倍;同時,PCIe 6.0兼容以往的PCIe介面,不過,和PCIe 5.0不同的地方在於,PCIe 6.0會採用Pulse-Amplitude Modulation 4(PAM4)的編碼技術,而非PCIe 4.0和PCIe 5.0的Non-Return-to-Zero(NRZ)技術,並且採用前向糾錯(Forward Error Correction, FEC)技術提高傳輸速率。
Principral...
是德科技針對 PCIe 5.0 技術推出全方位解決方案
是德科技(Keysight)推出完整的發射器和接收器測試解決方案,以提供PCIe 5.0(PCIe Gen5)所要求的速度和邊限。是德科技網路和資料中心事業群副總裁暨總經理 Dr. Joachim Peerlings 表示,資料中心必須升級為新一代400G速率,以便提供新服務,同時維持服務品質,進而滿足與日俱增的資料和儲存需求,並且降低成本。如此一來,設計人員便能使用實體層發射器和接收器測試工具,以32GT/s的速度進行測試。此外,他們可將發射器、接收器和通道設計最佳化,在提升資料傳輸速率的同時,亦可有效提升效能和可靠性。
是德科技PCIe 5.0接收器測試解決方案可協助工程師以32 GT/s的速度,對能夠容忍信號大幅衰減的電路進行設計與驗證。PCIe 5.0採用積極等化技術,有助於接收器回復發射信號的品質,以便零誤差(zero-error)地復原來自PCle發射器信號的數位資訊。
在高速資料傳輸速率下,PCIe 5.0接收器會因通道的高頻損耗特性,而必須接受嚴重劣化的信號,導致不可接受的誤碼率(BER)。為了解決這個問題,是德科技研發出 M8040A 高效能誤碼率測試儀,讓工程師能以高達64Gbaud測試速率,進行實體層特性分析和相符性測試,以找出實體層接收器的效能邊限。
另一方面,數位傳輸速率和量測速率的提升,也同樣帶來信號完整性的挑戰,例如連接器交互干擾和接收器靈敏度的問題,使得準確的示波器和接收器測試解決方案變得不可或缺。Keysight Infiniium UXR系列示波器提供絕佳頻寬和雜訊底線效能,不僅可大幅提高邊限,同時還可將頻率範圍延伸至110 GHz,克服PCle 5.0規格所帶來的挑戰。