MTJ
高良率/可靠度/具磁抗擾性 eMRAM工業/物聯網大顯身手
例如格羅方德先前已由晶圓級測試展示0Mb 22nm FD-SOI eMRAM巨集功能,突顯出sub-ppm BER、數據保留以及從1Mb收集的早期可靠性結果。但是為了保證eMRAM產品的可製造性,最重要的是驗證具有高良率的封裝水準產品的功能性與可靠性。本研究使用先進的磁性穿遂接面(MTJ)堆疊、整合和蝕刻製程,藉由在寬廣的工作溫度範圍(-40至125℃)和ECC-off模式下的封裝水準所取得的產品功能性和可靠性,證明22nm FD-SOI eMRAM的可製造性。
格羅方德的eMRAM產品能夠通過標準的可靠性測試,例如LTOL(168小時),HTOL(500小時),1M的耐久週期和5x回流焊接測試,故障率小於1ppm。此外40Mb eMRAM巨集能夠滿足備用和主動模式下的磁抗擾性要求。
eMRAM技術實現高良率
40Mb 22nm FD-SOI eMRAM巨集,其中顯示MTJ陣列的橫截面TEM(圖1)。該晶片配備內部偏壓、時序控制系統和ECC。內部電壓以tick為單位,由登入設定進行管控。MTJ堆疊、整合和蝕刻製程已進行優化,以符合蝕刻製程和HPD2後續退火製程,但仍符合晶片級的所有MTJ性能表現。
圖1 (a)40Mb 22nm FD-SOI eMRAM巨集,(b) MTJ陣列的橫截面TEM
藉由達成高穿隧磁阻效應(TMR),其中Rp為並聯(P)或是狀態為0電阻,而Rap為反並聯(AP)狀態為1電阻和減少MTJ電阻分布,進一步改良MTJ堆疊和蝕刻製程,爭取20%的讀取裕量,以確保在125℃量產時能保持穩定的良率。圖2(a)和(b)分別顯示,拜先進的MTJ堆疊和蝕刻製程所賜,TMR和電阻分布的改進,達成TMR/的(Rp)~24(一般SA需求>20),以確保在125℃的情況下能獲得高良率。
圖2 為了獲得最佳MTJ性能,隨著時間進展的製程改善趨勢:(a)適用於不同製程的TMR(2)Rp sigma。TMR和Rp sigma都獲得顯著改善,以在125℃時獲得足夠的讀取裕量。TMR/σ(Rp)∼24at125℃(SA極限∼20)
藉由提升自旋轉移矩效率,符合5x回流焊接後,再提高寫入裕量。實際的1Mb位單元MTJ電阻分布,描繪了σ(Rp)~28的較寬分隔(圖3)。良率隨時間推移出現諸多指標性的變化,最終製程實現了穩定且高良率(圖4)。而5x回流後不同MTJ和蝕刻製程的BER趨勢(圖5)。透過優化的製程,整個晶圓獲得穩定的回流性能(中位數BER<1E-7)。
圖3 實際1Mb單元陣列的Rp和Rap狀態的位單元電阻分布
圖4 40Mb eMRAM t0 BER(<6E-6)隨時間進展的良率改善趨勢
圖5 不同MTJ製程5x回流後BER改善趨勢,顯示了對於10ppm BER標準,整個晶圓達到100%之5x回流性能
不同MTJ堆疊的標準化開關電壓(Vc)與矯頑磁場(Hc)之間的關係(圖6),所有這些堆疊都通過5x回流焊接,良率為100% (BER<1ppm)。陰影區域中的數據點顯示出最佳的寫入裕量,並且選擇了產品認證堆疊來獲得最佳的耐久裕量,同時滿足5x回流焊接的要求。
圖6 (a)左圖為針對不同堆疊拆分的歸一化MTJ Vc與Hc之對比。(b)右圖為MTTF與電壓之間的關係,顯示不同製程拆分的固有TDDB有所改善
為了進一步提高耐久裕量,須調整氧化鎂(MgO)阻障和蝕刻製程。來自位元陣列的TDDB特徵(圖6b)顯示,在工作電壓下以製程3(用於品質鑑定),TDBB的固有改良>2。在晶圓級進行最終鑑定過程中,所測量的MTJ電氣測試(ET)參數的分布(圖7),描述整個晶圓的常態分布。此後,出現了從大量封裝零件中收集到的40Mb eMRAM產品性能表現資料。選擇工作電壓(Vop)偏置條件來過度驅動晶片,以包含晶片到晶片和晶圓到晶圓t0...