- Advertisement -
首頁 標籤 Lattice

Lattice

- Advertisment -

萊迪思推出SWA方案 簡化嵌入式系統設計

萊迪思半導體公司(Lattice)為低功耗、可程式化設計元件的供應商,日前宣布推出單線聚合(SWA)IP解決方案,在工業、消費和運算等應用中縮小系統整體尺寸並降低BOM成本。該解決方案為開發人員提供了快速、簡便、創新的方式,透過使用低功耗、小尺寸的萊迪思FPGA來大幅減少嵌入式設計中電路板之間和元件之間連接器的數量,從而提升穩定性、縮小系統整體尺寸並降低成本。 在電子系統中連接各電路板和模組的連接器不僅價格高昂,還會占用設備有限的寶貴空間,且長期使用下其效能也會大打折扣,影響系統的穩定性。在空間有限的電路板上連接多個連接器,其之間的訊號傳輸也會帶來設計方面的挑戰,延長產品的整體上市時間。 萊迪思市場經理Hussein Osman表示,開發人員希望找到創新方法來簡化和加速嵌入式系統的開發,並盡可能降低BOM成本。全新SWA解決方案能透過減少系統中連接器的數量滿足以上三個需求。該解決方案非常適合FPGA開發新手和專家。它的預配置位元流(bitstream)可幫助FPGA設計新手快速配置SWA應用,毋需HDL程式設計經驗;同時該解決方案支援擴展參數(expanded parameterization),因此FPGA專家可以輕鬆地將萊迪思SWA位元流與自己寫的HDL程式碼結合使用。
0

資安/防偽需求持續成長 萊迪思發表兩項新對策

由於韌體竄改與不肖代工廠竊取客戶設計的事件層出不窮,對電子產品的資訊安全與供應鏈運作造成極大影響,可編程元件供應商萊迪思(Lattice)基於其反竄改與硬體加密的核心技術,在近日發表Sentry解決方案跟SupplyGuard服務,盼藉此協助客戶開發出更安全的應用產品,並提高不肖代工廠竊取產品設計的困難度。 萊迪斯半導體亞太區應用工程總監謝征帆表示,5G、網路邊緣運算和物聯網正在加速設備連接的速度,各個市場的高科技OEM廠商也日益關注安全性。開發人員需要確定其硬體平台在面臨網路攻擊和IP盜竊時仍能保證安全。他們需要的安全解決方案要能夠在產品現場運行的整個週期內支援全面的保護,這意味著此類解決方案必須能夠動態地適應不斷變化的威脅情況。 對韌體發動攻擊,已經成為越來越常見的駭客攻擊手法。美國國家漏洞資料庫報告指出,在2016年至2019年間,韌體漏洞的數量增長了700%以上 。保護系統免遭未經授權的韌體存取需要為所有連接的設備提供動態、持久、即時的硬體平台安全保護。這包括保護零組件韌體免於未經授權的存取,並使系統能夠在攻擊發生時立即自動實施保護、偵測和恢復。 因此,萊迪思近期發表了一款名為Sentry的軟體解決方案,以及由此延伸出來的SupplyGuard服務。Sentry方案可以讓客戶輕鬆實現符合NIST SP-800-193標準、基於硬體信任根(RoT)的PFR解決方案。憑藉Sentry經過驗證的IP、預先驗證的參考設計和硬體展示,開發人員可以透過修改RISC-V和Propel設計環境提供的C代碼來快速客製化PFR解決方案,將產品上市時程從10個月縮短到6週。 謝征帆指出,基於TPM和MCU的硬體安全解決方案通常使用序列處理,因此從系統上電到TPM、MCU開始發揮保護功能之間,會有一段時間差,如果韌體已遭到竄改,系統在這段防護的空窗期,已經開始執行有問題的韌體,帶來很大的資安風險。萊迪思的FPGA搭配Sentry解決方案,則是在韌體與MCU、TPM或BMC之間建立起一道安全閥,由FPGA先對韌體進行驗證,確認無誤之後才讓後面的處理單元執行相關韌體。 以這項技術為起點,萊迪思進一步推出SupplyGuard服務。使用SupplyGuard服務的設備開發商,會從萊迪思取得出廠時就已經預先鎖定的FPGA元件,以及對應的安全金鑰。設備開發商寫好韌體後,只要把金鑰包進韌體裡,就不用擔心不肖代工業者在生產過程中私下生產額外的產品,再拿去市場上販售。因為帶有金鑰的韌體只能在被鎖定的FPGA元件上執行,即便代工廠透過其他管道取得未鎖定的FPGA元件,也無法執行受到金鑰保護的韌體。另一方面,這些出廠時就已經鎖住的FPGA,也會對韌體進行驗證,如果韌體無法通過驗證,FPGA會直接阻止系統執行該韌體,提高系統的資安防護能力。
0

萊迪思發布新設計軟體加速FPGA設計

萊迪思半導體公司(Lattice)日前宣布推出廣最新版本FPGA軟體設計工具Lattice Radiant2.0。除了增加對於更高密度元件的支援,如全新的CrossLink-NX FPGA系列外,更新的設計工具還提供了新的功能,加速和簡化基於萊迪思FPGA的設計開發。 萊迪思軟體產品線資深經理Roger Do表示,Lattice Radiant 2.0設計軟體為開發人員提供更符合設計習慣的使用者體驗,該工具將引導他們完成從設計創建到IP導入,從實現到位流生成,再到將位流下載到FPGA的整個設計流程。讓幾乎沒有使用FPGA的開發人員能夠快速利用Lattice Radiant的自動化功能。對於有經驗的FPGA開發人員,如果需要特定的優化,Lattice Radiant 2.0也可以對FPGA設置進行更精細的控制。 當系統開發人員評估選擇硬體平台時,實際的硬體只占他們選擇標準的一小部分。他們還會評估用於配置硬體的設計軟體其易用性和支援的功能,因為這些功能可能會對整體系統開發時間和成本產生重大影響。 Radiant 2.0中提供的新功能更新包括:晶片上除錯工具,允許使用者即時進行錯誤修復。除錯功能使開發人員可以在其代碼中插入虛擬開關或LED來確認功能的可行性。該工具還允許使用者更改硬核IP的設置以測試不同的工作模式。改進的時序分析可提供更準確的走線和布線規劃以及時脈時序,從而避免設計擁塞和散熱問題。工程變更命令(ECO)編輯器使開發人員可以對完成的設計進行增量更改,而無需重新編譯整個FPGA資料庫。同時性邏輯轉換(SSO)計算機分析單個引腳的訊號完整性,以確保其效能不會因靠近另一個引腳而受到影響。
0

萊迪思MachXO3D FPGA搭配硬體可信任根提升安全性

萊迪思半導體公司(Lattice Semiconductor)宣佈推出用於眾多應用中保障系統韌體安全的全新MachXO3D FPGA。不安全的韌體會導致資料和IP盜竊、產品複製和過度構建以及設備遭未經授權篡改或劫持等問題。OEM可以使用MachXO3D,實現基於硬體的可靠、全面、簡單、高彈性安全機制,保障所有系統元件韌體的安全。MachXO3D可以在系統生命週期的各個階段(從生產到系統報廢)在元件韌體遭到未經授權的侵入時,對其保護、檢測和恢復。 元件的韌體已逐漸成為網路攻擊最為常見的目標。在2018年,超過30億各類系統的晶片由於韌體安全性漏洞問題,面臨資料竊取等威脅。不安全的韌體還會因為分散式阻斷服務攻擊(DDoS攻擊)、設備篡改或破壞等隱憂,讓OEM廠商遭受財務損失和品牌聲譽受損等問題。若不及時處理這些風險,可能會對企業的聲譽以及財務狀況產生不良影響。 Moor Insights總裁兼創辦人Pat Moorhead表示,受損韌體的潛在危害尤其嚴重,因為這不僅會讓使用者資料易受到入侵,而且會對系統造成永久性損壞,大幅度的降低了使用者體驗,同時讓OEM曝露在危險的不確定因素上。FPGA提供了一個韌體保護系統的可靠硬體平台,因為它們能夠並存並執行多個功能,在檢測到未經授權的韌體時,迅速地識別和回應。 當使用MachXO3 FPGA實現系統控制功能時,它們通常是電路板上最先上電且最後斷電的元件。MachXO3D可為系統控制元件添加安全功能,通過運行在安全功能時,最大化上電和斷電週期的時間,簡化安全系統的開發。 萊迪思MachXO3D改進了生產過程中的元件配置和程式設計步驟。這些優化搭配MachXO3D的安全特性,保障了MachXO3D和合法韌體之間的安全通訊,從而較好地保護了系統。這種保護從系統的製造、運輸、安裝、運行到報廢整個生命週期中都能有效保護。根據Symantec的統計,自2017~2018年間,在供應鏈階段出現的攻擊行為增加了78%。 萊迪思半導體產品行銷總監Gordon Hands表示,系統開發商通常會在系統部署後,利用 FPGA 的高度彈性特性來增強系統功能。萊迪思半導體在保持MachXO3D彈性的基礎上,增加了一個安全配置模組,由此推出了業界首個符合美國國家標準暨技術研究院(NIST)平台韌體保護恢復(PFR)標準、以控制為導向的FPGA。
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -