- Advertisement -
首頁 標籤 IMC

IMC

- Advertisment -

賀利氏首推可替代金線AgCoat Prime鍍金銀線

在記憶體和高階智慧卡的半導體封裝製程中,打線接合是目前應用最廣泛的技術,其中打線使用的金屬材料仍以金線為主流;而隨著5G技術的發展,記憶體容量需求增加,再加上市場競爭激烈,廠商需要高性價比的材料解決方案,因此半導體與電子封裝領域材料解決方案領導廠商賀利氏在2020年台灣國際半導體展(SEMICON Taiwan)期間展示AgCoat Prime鍍金銀線,完美整合金和銀的雙重優勢,成為首款可真正替代金線的鍵合線(bonding wire)。更多訊息歡迎於9月23日至25日蒞臨台北南港展覽館一樓(材料專區)I2300賀利氏攤位參觀。 昂貴的金價對封裝業者而言一直都是艱鉅的挑戰,但直接使用銀線封裝卻非理想替代方案,因銀線開封後壽命較短,且鍵合過程(bonding process)中需在惰性氣體保護下燒球(FAB),存在一定的企業成本。賀利氏電子產品經理James Kim 表示:「針對產業痛點,賀利氏研發首款取代昂貴金線的解決方案AgCoat Prime,能提供媲美金線的高性能,並降低成本。作為領先的鍵合線金屬材料領導廠商,將持續為產業客戶提供新興解決方案。 AgCoat Prime的參數規格與金線一致,鍵合過程中不需使用惰性氣體,廠商因此能繼續採用既有的生產設備。此外,AgCoat Prime開封後壽命長達60天,提供更長的不間斷鍵合線,從而優化生產效能。相較金線,AgCoat Prime的金屬間化合物(IMC)生長更緩慢,擁有更佳的高溫儲存(HTS)和溫度循環(TC)能力,且不會出現柯肯道爾效應(Kirkendall Effect)。
0

2019年台灣IC製造產值1兆4,547億元衰退2.1%

工研院預估,2019年台灣IC製造產業產值為新台幣1兆4,547億元,較2018年衰退2.1%。其中晶圓代工產業僅微幅成長1.6%,達到新台幣1兆3,060億元。產值變動的因素在於智慧型手機出貨及虛擬貨幣對挖礦機高速運算晶片需求呈現停滯。另外,2019年市場受到美中貿易戰影響,將影響全球需求成長動能。AI和5G是先進製程的兩大動能,但在2019年處於醞釀的局面,預計2020年才可能有顯著成長。 在記憶體部分,受到全球經濟放緩、美中貿易紛爭、關稅提高所造成的影響下,造成供應鏈調整及處理器短缺的問題,2019年上半年市況的壓力仍大,市場需求處於觀望態度,但預計下半年情況逐漸改善,預估2019年的記憶體相關產品產值將衰退25.8%,達到新台幣1,487億元的規模。 工研院產科國際所分析師劉美君觀察,在晶圓代工領域,由於大量運算的需求帶動AI晶片產出增加、加上5G基礎建設的規模日增,IoT整合AI與5G趨勢成為未來的主流,諸如:車聯網、智慧城市、智慧製造等新應用將引導業者在產品線的規劃上產生不同與以往的型態。 隨著AI機能在各類型裝置逐漸提高滲透率,傳統的運算機制已不符合未來所需,為滿足未來AI機能的需求,「記憶體內計算(In-memory computing, IMC)」的運算方式便逐漸受到矚目。In-memory computing利用記憶體高速的優勢開發出運算功能,並分別放在資訊傳輸端以及中央處理器以外做高速運算,可達到即時運算(Real-time computing)以及分散中央處理器的工作,更可達到邊緣運算(Edge computing)的需求。 在記憶體產業方面,DRAM市場表現逐漸改善,應用領域也從消費性電子擴增至工業用等利基型產品市場。在行動裝置用產品方面,LPDDR5規格的發展將針對未來智慧型手機中的5G和AI功能進行優化,進一步提升功耗與速度的表現。Flash產品則不斷朝向多樣化發展進行轉型,為了AI、自駕車等創新運用將是未來3D NAND Flash技術的練兵新場域。隨著5G、IoT、AI等相關裝置能高速存取、大容量且長時間保存資料的NAND Flash儲存技術被寄予厚望。今年廠商已發表出128層堆疊數的技術,將有助於高容量SSD的儲存容量的提升。  
0

具高效/低功耗優勢 PIM技術重返深度學習熱潮

而所謂的記憶體內處理器(Processor In Memory, PIM)(圖1),或稱記憶體鄰近處理器(Processor Near Memory, PNM)、記憶體內運算(In-Memory Compute, IMC)等,則是在晶片電路設計時即以記憶體的矩陣記憶電路為基礎,再行加搭起運算電路,使記憶與運算電路幾乎融為一體。 圖1 左圖為現行處理單元與記憶體間有讀寫(Fetch提取、Store存入)的瓶頸,右圖為PIM作法可消除運算與儲存間的傳輸瓶頸。 資料來源:IBM PIM作法過去曾在上世紀90年代倡議過但未能成為潮流,但隨著人工智慧(AI)、機器學習(ML)、深度學習(DL)的興起,產業界重新評估與發展PIM技術及晶片,原因主要在於現行主流技術在運算效能提升上漸遭遇多項瓶頸,難以因應日益增高的深度學習運算量。 首先是晶片設計團隊逐漸難從處理單元的邏輯設計上獲得更高效能,因此IBM POWER(Performance Optimization With Enhanced RISC)架構處理器於1999年首次運用持續推進的半導體製程縮密技術,於單一晶片實現雙核心,以增加核心數獲取顯著效能提升,2005年AMD於x86架構上實現雙核,自此處理器紛改以增加核數為主要效能提升手段。 多核作法之後亦遭遇瓶頸,即處理單元(核)間的資料交換不夠快速,溝通協調成為運作瓶頸,因此改進晶片內外的連接傳遞方式成為重點,此時經常出現晶片商強調結構織法(Fabric)一詞。 改善連接結構後仍有其他問題需解決,因漏電流因素晶片運作電壓難以再下降,即便晶片放入更多的核,也無法讓所有的核均全速運作,因供電散熱之限只允許部份的核全速運作,部份之外的核須以降速、輕負荷方式運作,或暫時關閉停止運作,此稱為暗矽(Dark Silicon)限制,當製程技術持續提升,晶片內的核數愈多,暗矽限制也會更嚴重(圖2)。 圖2 電路運用率撞牆,暗矽效應阻礙使多核處理器無法全速運作。 資料來源:Michael Bedford Taylor 另外記憶體與處理器間的傳輸通道也難以更快,記憶體電路區塊與處理單元區塊有別的結果,傳遞過程必然有一段電路距離,因電路上的寄生電容因素而難以更快速傳遞,形成馮紐曼瓶頸(Von Neumann Bottleneck),半導體製程縮密技術讓記憶體容量愈來愈大,但進出處理單元的資料通量卻沒有相應的提升。 深度學習運算量大增 PIM技術動向受矚目 而如前述,深度學習需要的運算量不斷提高,特別是在支援自駕車應用上,2017年NVIDIA提出自駕車運算平台DRIVE PX PEGASUS,宣稱合併兩張DRIVE PX PEGASUS可獲得320TOPS(8位元整數)的人工智慧推論運算力,目標在於支援ADAS標準最高的Level 5自駕層級,即各種路況與情境下均能全程自動化駕駛不需人為介入,然代價是500瓦功耗,對汽車電瓶亦是不小負荷。 由於傳統方式提升運算(特別是深度學習運算)效能日益困難,因此產業開始嘗試回望PIM技術。PIM技術因記憶電路與處理電路兩者緊鄰,傳輸距離短,可快速傳遞運算,而深度學習所需要的「網狀層次連接、節點加權運算」亦容易以PIM方式實現,記憶體內儲存的資訊即是節點的權重(Weight,或稱特徵權重),運算後的結果再向更深層的節點傳遞,進行相同的乘積累加運算(簡稱乘加運算Multiply...
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -