- Advertisement -
首頁 標籤 EPYC

EPYC

- Advertisment -

AMD擴大雲端部署版圖Google Cloud採用第2代EPYC處理器

AMD與Google Cloud宣布在採用AMD第2代EPYC處理器的Google運算引擎上推出N2D虛擬機器的測試版本。對於運行一般用途以及需要運算與記憶體兼具的高效能工作負載客戶來說,N2D系列虛擬機器是絕佳的選擇。 AMD全球資深副總裁暨資料中心與嵌入式解決方案事業群總經理Forrest Norrod表示,全球各地雲端供應商與主機代管業者均肯定AMD第2代EPYC處理器出色的核心數量擴展、龐大的記憶體頻寬、大幅減少的總體擁有成本以及創紀錄效能表現等優勢。AMD與Google在這些初始虛擬機器上密切合作,確保客戶執行各種工作負載時能享受高效能與低成本的效益。 N2D虛擬機器設計旨在為客戶提供下列優勢,高效能AMD第2代EPYC處理器帶給客戶更大的靈活性,根據工作負載需求挑選最適合的虛擬機器,除了帶來比N1實例高達39%的Coremark效能提升,更比N系列實例節省高達13%的成本。128與224個虛擬CPU配置選項,在執行需要高記憶體頻寬的高效能運算(HPC)工作負載,提供比Google運算引擎現有同級虛擬機器高達70%的平台記憶體頻寬提升。此外,亦挹注更高的平台記憶體頻寬和更多核心數量,相較n1-standard-96虛擬CPU,在Gromacs與NAMD等多項效能指標中創下100%的效能提升。 全球各地雲端供應商以及主機代管業者紛紛採用AMD EPYC處理器,組建超過120種虛擬機器方案,讓終端客戶能選用眾多功能強大、成本效益高、且使用彈性高的虛擬機器產品。
0

滿足高效/低成本需求 Chiplets市場蓄勢待發

人工智慧(AI)、車聯網、5G等應用相繼興起,且皆須使用到高速運算、高速傳輸、低延遲、低耗能的先進功能晶片。為此,晶圓代工、封裝業者除了持續朝先進製程(5奈米、3奈米)邁進外,也開始研發新一代製程技術以突破摩爾定律瓶頸,而Chiplets可實現更小更緊湊的運算系統結構,因此備受矚目,眾多半導體廠已相繼投入,相關產品也紛紛問世。 高效/低成本是Chiplets崛起關鍵 益華(Cadence)產品市場總監孫自君(圖1)表示,人工智慧與5G快速興起,相關應用陸續浮現,成為推動半導體產業未來成長的重要動力。這些應用皆需採用高速運算、高速傳輸、低延遲、低耗能的先進功能晶片。不過,製程微縮技術變得愈來愈困難,例如為了因應各式AI應用,晶片需更高的運算效能,這使得處理器核心數量、所搭配的記憶體容量、I/O數目都急速增加,要整合的元件數量越來越多,即便是使用先進製程,要將晶片尺寸更進一步縮小仍是十分吃力。 圖1 益華產品市場總監孫自君表示,晶片小型化不僅複雜且成本昂貴。 孫自君進一步說明,即便成功小型化之後,仍還有許多要素須考量,例如功耗、散熱等。小型化意味著將各種元件整合在一起,進行運算時所產生的熱能要如何有效的散熱是一大關鍵,因為熱會影響元件電性能力;另外,要達到更好的運算效率,也意味著功率損耗愈多。換言之,晶片小型化要兼具效能、體積、低功耗、散熱等多種要素,要在這麼小的空間實現這麼多(或是做更多)的事情,難度很高;若再從IP的角度思考,要將各式各樣的IP(如記憶體IP、微控制器IP、類比線路IP等)整合在一起,接著進行各種組合試算和驗證,同樣也是要花費許多時間。所以,晶片微縮過程可說既精密又複雜,也使得造價變得更加昂貴。 孫自君指出,業者都是追求獲利,而如何降低成本是最基本的考量,隨著晶片微縮變得越來越複雜、成本也越來越高,業者也會開始思考,究竟是不是所有晶片都需要小型化,畢竟不是所有公司都有能力投入,也不是所有應用都需要非常高的運算效能。也因此,IC設計業、晶圓代工、封裝業者轉向發展晶片小型化外的製程技術,Chiplets的概念及方式也因而開始受到關注。 工研院產科國際所分析師楊啟鑫表示,Chiplets屬於業界因為摩爾定律面臨瓶頸所做的技術替代方案,更早則是源於1970年代誕生的多晶片模組。小晶片是指由多個同質、異質等較小的晶片組成大晶片的概念。先進製程成本急速上升,是故以小晶片方式以提高良率及降低晶片成本。小晶片可以減少晶片設計時程,加速晶片Time to market時間。 楊啟鑫補充,電子終端產品朝向高整合趨勢發展,對於高效能晶片的需求持續增加,然而,隨著摩爾定律逐漸趨緩,在持續提升產品性能過程中,如果為了整合新功能晶片模組而增大晶片面積,將提高先進製程大晶片成本和面臨低良率問題。而不同於SoC晶片,將大尺寸的多核心設計分散到較小的小晶片設計更能滿足現今的高效能運算處理器。此彈性的設計方式可以讓晶片功能分散到以不同製程技術生產的個別小晶片中,提升設計靈活性、更好的良率及節省成本優勢。 換言之,讓高效能晶片使用最先進製程製造,其他則使用符合經濟效益的製程製造(如I/O晶片、記憶體晶片)。從原來設計在同一個SoC中的晶片被分拆成許多不同的小晶片分開製造再加以封裝或組裝,故稱此分拆之晶片為小晶片Chiplets。 總結來說,Chiplets有著三大好處。首先,採用7nm、5nm甚至3nm等先進製程設計SoC的成本相當高昂,特別是模擬電路、I/O等愈來愈難以隨著製程技術縮小;而透過Chiplets則可以克服此一挑戰,因Chiplets是將電路分割成獨立的小晶片,並各自強化功能、製程技術及尺寸,最後整合在一起。此外,基於Chiplets還可以使用現有的成熟晶片降低開發和驗證成本。 接著,Chiplets可以滿足規模較小、較具成本考量的產品。如同前面所述,先進製程SoC造價昂貴,對於許多業者而言,其公司規模及產品銷售量並不足以支撐先進製程的成本;因此,Chiplets遂成為一種切實可行且具吸引力的方式。 至於第三個好處便是,與使用先進製程、從頭開發SoC相比,Chiplets可以加快產品上市時間,越快推出產品,這就意味著可以越早占領市場,提高潛在收入與競爭優勢。 孫自君補充,當然,除此之外,Chiplets還有著IP重用(IP Reuse)、靈活設計、低成本訂製等特點。特別是IP Reuse,目前像是藍牙、Wi-Fi都已有成熟、完整的IP,若是要將這些IP也都採用先進製程,就必須重新開IP,將IP換成5nm、3nm,接著再付一次IP授權費,以及再付費給晶圓代工業者,再加上後續的驗證、PCB板測試等,這花費的時間和成本太大;也因此,Chiplets的出現對IP Reuse起了很大的作用。 半導體業加快Chiplets產品腳步 顯而易見,在製程微縮技術只有少數幾家晶圓代工、IC製造業者可發展的情況下,異質整合(Heterogeneous Integration Design Architecture System, HIDAS)成為IC晶片的創新動能,Chiplets便趁勢崛起,成為半導體產業熱門話題,IC設計業者、IP供應商、晶圓代工廠等也開始加速產品布局。 英特爾/AMD產品競出 英特爾(Intel)日前所發布的Intel Stratix 10 GX 10M FPGA便是採用Chiplets設計(圖2),以達到更高的元件密度和容量。該產品是以現有的Intel Stratix 10 FPGA架構及英特爾先進的嵌入式多晶片互連橋接(EMIB)技術為基礎所設計,運用了EMIB技術融合兩個高密度Intel Stratix 10 GX FPGA核心邏輯晶片(每個晶片容量為510萬個邏輯單元)以及相應的I/O單元。 圖2 英特爾近期發布的Stratix 10...
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -