Cortex-M

基於各方考量，如延遲、耗電量、成本、網路頻寬、可靠性、隱私與安全等，機器學習(ML)演算法正朝物聯網(IoT)終端的應用發展。因此，廠商對於開發類神經網路(NN)解決方案，並將它們部署在微控制器系統這類低功率終端裝置的興趣與日俱增。為促成這類部署，Arm提出CMSIS-NN。這是一種經優化的軟體核心開放原始碼函式庫，可極大化其產品Cortex-M核心的NN效能，而且只需使用最小的經常性記憶體。本文進一步提出NN架構探索的方法，以CIFAR-10數據集的影像檔分類為例，開發適用在條件受限的裝置模型。 MCU降低運算延遲　演算法提升NN準確性 聯網裝置或物聯網過去幾年內快速擴展，到2035年，各區市場的聯網裝置總數預測將達到1兆個。這些物聯網終端裝置通常包含數個可以搜集數據的感測器，包括音訊、視訊、溫度、溼度、GPS位置與加速度等。通常大多數感測器搜集到的數據由雲端的分析工具進行處理，以便運作各式的應用，如工業監控、家庭自動化與健康照護。不過隨著物聯網節點數目增加，對網路的頻寬帶來相當的負擔，同時也增加物聯網應用的延遲性。此外，對雲端的依賴也造成在網路連線不穩定或有限的區域，部署物聯網應用相當具有挑戰性。這個問題的解決方案之一是終端運算，這種運算在數據的源頭、也就是物聯網的終端節點進行，因此可以降低延遲，並節省數據通訊消耗的能源。 類神經網路架構的解決方案，針對如影像分類、語音辨識與自然語言處理等複雜的機器學習應用，已經展現出與人類一樣水準的準確性。有鑑於運算的複雜性與資源的需求，NN的執行絕大多數都局限於高效能的伺服器CPU，或專用硬體(如GPU或加速器)的雲端運算，但會讓物聯網應用增加延遲。而如果在數據的源頭(通常是微控制器)立即進行分類，可以降低整體的延遲以及物聯網終端與雲端間數據通訊的能源消耗。不過在微控制器部署NN，有下列挑戰： ・有限的記憶體使用量：微控制器系統通常只有10幾到100多KB的可用記憶體。整個類神經網路模型，包括輸入/輸出、權重與啟動，都必須在如此小的記憶體上限內運行。 ・有限的運算資源：許多分類任務都有不斷線啟動與即時的要求，這會限制每個類神經網路推論的總運算次數。 這些挑戰可以從裝置與演算法的角度加以應對。一方面在執行類神經網路工作負載時，可以靠優化低階運算核心來達成更佳的效能與更小的記憶體使用量，並藉此提升這些微控制器的機器學習能力，協助微控制器處理更大型與更複雜的NN。另一方面，類神經網路可以靠NN架構的探索設計與優化目標硬體平台。此方法可以在固定的記憶體與運算配置上限內，提升NN的品質，也就是準確性。 下一個段落中，筆者提出CMSIS-NN的概念。CMSIS-NN是大量的高效類神經網路核心，開發目的是讓鎖定智慧物聯網終端裝置的Arm Cortex-M處理器核心上的類神經網路，極大化效能並極小化記憶體的使用量。架構在CMSIS-NN核心基礎上的類神經網路推論，可以達成4.6倍的Runtime/數據傳輸量提升，以及4.9倍的能源效率提升。文章的第三個段落則以使用CIFAR-10數據集的影像分類應用為例，針對微控制器記憶體/運算限制，提出搜尋類神經網路架構的技巧。 CMSIS-NN提升核心Runtime/傳輸量 CMSIS-NN類神經網路核心的總覽(圖1)，核心編碼包含兩個部分：NNFunctions與NNSupportFunction。NNFunctions包含實作常見的類神經網路層類型的函數，如卷積、深度可分離卷積結構、全連接(也就是內積)、池化與啟動。這些函數可以讓應用程式碼使用，以實作類神經網路的推論應用。核心API則刻意保持簡單，以便針對TensorFlow、Caffe或PyTorch等所有機器學習框架輕鬆重新鎖定。NNSupportFunctions包含公用的程式函數，例如NNFunctions使用的數據轉換與激勵函數表。應用程式碼也可使用這些函數來建構更複雜的NN模組，如長短期記憶(LSTM)或閘控再流裝置(GRU)單元。 圖1　CMSIS-NN類神經網路核心總覽 對於某些核心，如全連接與卷積的核心，本文會實作不同版本的核心函數。提供一個針對所有網路層參數不必改變就可以通用的基本版本。同時也實作包括進一步優化技巧的其它版本，它們可能具有變形輸入，或是對網路層參數有某些限制。 固定點量化 研究顯示，即便是低精密度定點表示法，NN的運作依然良好。固定點量化可以協助避免進行昂貴的浮點運算，並降低儲存權重與啟動的記憶體使用量，這對資源受限的平台極為關鍵。儘管不同網路或網路層的精密度需求可能不同，CPU很難運行帶有不同位元寬度的資料類型，因此筆者的團隊開發了同時支援8位元與16位元數據的核心。 核心採用跟CMSIS-DSP裡使用的資料類型格式相同，也就是把q7_t當作int8、把q15_t當作int16，並把q31_t當作int32。執行量化時，假定固定點格式具有兩次方的定標。量化格式以Qm.n代表，而代表值是A×2-n，其中的A是整數值而n是Qm.n的一部分，代表該數字針對分數部分使用的位元數，也就是顯示數基點的所在地。跳過偏差用的定標因素，並把它以參數輸出至核心；因為是二次方定標的關係，定標的實作按位元移位操作。 在NN的運算期間，代表不同數據，也就是輸入、權重、偏差與輸出的固定點可能不同。bias_shift與out_shift這兩個輸入參數，則為用來替運算調整不同數據的定標。 下列方程式可以用來估算移動值： 其中的ninput、nweight、nbias 與 noutput，分別是輸入、權重、偏差與輸出中的分數的位元數。 軟體核心優化 這個段落突顯了在CMSIS-NN裡已進行的優化工作，以提升效能並降低記憶體的使用量。 1.矩陣乘法：矩陣乘法是類神經網路中最重要的運算核心。這個工作的實作，是使用CMSIS-DSP內的mat_mult核心。如圖2所示，矩陣乘法核心是以2×2核心實作，與CMSIS的實作類似。因此可以允許部分數據再次使用，也可以節省載入指令的總筆數。累積是使用q31_t資料類型完成，而兩個運算單元都屬於q15_t資料類型。筆者使用相對應的偏差值，讓累加器初始化。運算的執行則是使用專用的SIMD MAC指令_SMLAD。 圖2　具有2×2核心的矩陣乘法的內迴圈。每個迴圈運算兩行與兩列點乘積結果，也就是產生四個輸出 2.卷積：卷積網路層藉由在輸入特徵映射中運算過濾器權重與小型接受區域之間的點乘積，擷取新的特徵映射。通常來說，CPU架構的卷積實作可以解構成輸入紀錄、擴展(也就是im2col與Image-to-column)以及矩陣乘法操作。im2col是把類影像的輸入轉化成「行」，而「行」則代表每個卷積過濾器需要的數據。圖3即為im2col的一個範例。 圖3　具3×3核心、填充1與步數2的im2col的2D影像範例 im2col主要的挑戰之一是記憶體使用量的增加，因為輸入影像中的畫素在im2col輸出矩陣中重複。為了紓解記憶體使用量問題、同時維持im2col的效能優點，卷積核心實作了部分的im2col。核心一次只會擴展兩行，這已經足夠從矩陣乘法核心取得大幅的效能提升，同時把記憶體負擔維持在最小。影像數據格式也會影響卷積的效能，特別是im2col的效率。兩種最常見的影像數據格式是頻道為第一的CHW(頻道-高度-寬度)，與頻道為最後的HWC(高度-寬度-頻道)。維度的順序則與數據步數的順序一樣。在HWC格式中，頻道的數據以步數1儲存，沿著橫向寬度的數據則是以頻道數的步數儲存；沿著縱向高度的數據，則以(頻道數×影像寬度)步數儲存。 只要權重與影像的維度順序一樣，數據的布局對於矩陣乘法的運作就沒有影響，im2col只會與寬度及高度的維度一起運作。HWC式樣的布局可以促成高效率的數據移動，因為每個畫素的數據(也就是同樣的x與y位置)是連續地儲存，並且可以用SIMD指令有效率地進行複製。為了驗證這一點，筆者實作CHW與HWC版本，並比較它們在Arm Cortex-M7的Runtime。圖4顯示了實作結果，把HWC輸入固定為16×16×16，並很快輸出頻道數目。當輸出頻道值為零時，代表軟體只執行im2col，並沒有進行任何矩陣乘法的運作。與CHW布局相比，HWC擁有較短的im2col Runtime，但矩陣乘法效能卻相同。因此，本文用HWC數據布局來實作卷積核心。 圖4　CHW與HWC數據布局卷積執行時間的比較。兩種布局都有同樣的矩陣乘法runtime，但HWC的im2col runtime比較短 CMSIS-NN結果 測試卷積神經網路(CNN)的CMSIS-NN核心，CNN則利用CIFAR-10數據集進行訓練。數據集包含6萬個32×32的彩色影像，並分為十個輸出類別。網路拓撲是基於Caffe內提供的內建範例，具有三個卷積網路層與一個完全連結的網路層。所有網路層的權重與激勵數據都量化成q7_t格式。Runtime則是用具有一顆時脈216MHz的Arm Cortex-M7核心的意法半導體(ST)NUCLEO-F746ZG Mbed開發板進行測量。 整個影像分類中的每個影像，大約花費99.1微秒(相當於每秒10.1張影像)。CPU在這個網路運行的運算吞吐量，大約是每秒249百萬運算(MOps)。預先量化的網路針對CIFAR-10測試集達成80.3%的準確率。用Arm Cortex-M7核心運行的8位元量化網路，則達成79.9%的準確率。使用CMSIS-NN核心的最大記憶體使用量約為133KB，此時用部分的im2col來實作卷積以節省記憶體。接下來則進行矩陣乘法。少了部分im2col的記憶體使用量，大約為332 KB，此時神經網路無法在開發板上使用。為了量化CMSIS-NN核心對既有解決方案帶來的優點，選擇使用一個1D卷積函數(來自CMSIS-DSP的arm_conv)、類Caffe池化與ReLU，實作一個基準線版本。 針對CNN應用，表1總結基準線函數與CMSIS-NN核心的比較結果。與基準線函數相比，CMSIS-NN核心的Runtime與吞吐量分別提升2.6倍與5.4倍，節能方面的提升也與吞吐量的提升相近。 硬體條件限制NN模型 這個段落裡，比較使用影像分類應用為範例，說明為部署應用的硬體平台，也就是微控制器選擇正確類神經網路架構的重要性。為此，需要先瞭解微控制器的硬體限制。微控制器通常包含處理器核心、一個當成主記憶體的靜態隨機存取記憶體(SRAM)，以及用來儲存編碼與數據的嵌入式快閃記憶體。表2顯示具有Arm Cortex-M核心的一些市售微處理器開發板，它們擁有不同的運算與記憶體容量。 微處理器系統中的記憶體數量，會限制系統可運行的類神經網路模型的大小。除了記憶體限制，類神經網路的龐大運算需求也會為在微控制器上運行NN，帶來另一個關鍵限制：為了維持低耗電，通常都以低時脈運行。因此，必須選擇對的NN架構，來配合部署NN模型的硬體在記憶體與運算上的限制。為了評估在不同硬體限制條件下神經網路的準確性，筆者選擇三個不同尺寸的系統配置，並導出每個配置需要的類神經網路需求(表3)。假定每秒標稱可進行10個影像的分類推論(也就是每秒10幀)，以便導出神經網路的需求。 影像分類用神經網路架構 1.卷積神經網路：CNN是電腦視覺應用最受歡迎的類神經網路架構。CNN包含多個依規格化散布的卷積網路層、池化與非線性激勵網路層。卷積網路層將輸入的影像解構到不同的特徵映射，從初始網路層中如邊緣、線條與曲線等低階特徵，到後面網路層的高階/抽象特徵。當代最頂尖的CNN包含100多個到1,000多個這種卷積網路層，而最後擷取的特徵則由完全連結的分類網路層分類至輸出類別。卷積運作是CNN最關鍵的運作，並且非常耗時，有超過九成的時間都花在卷積網路層上。 2.近期的高效NN架構：為了降低CNN的運算複雜性，有人提議用深度可分離卷積網路層當成標準卷積運作的高效率替代品。也有人提出利用2-D深度卷積接著1-D逐點卷積，取代標準的3-D卷積，並提出名為MobileNets的高效率NN類別。ShuffleNets利用混合 頻道上的深度卷積以及群組軟體1×1的卷積，來提升緊湊模型的準確性。MobileNets-V2藉由增加捷徑連接進一步提升效率，並協助深度網路的收斂。整體來說，已經有許多高效率的神經網路架構提案，可以用來開發符合特定硬體預算的NN模型。 硬體條件受限的NN模型的搜尋 筆者使用具捷徑連接的MobileNet架構，它類似讓硬體條件受限的類神經模型，進行搜尋的ResNet模型裡的架構。網路層的數量、每層網路層的特徵數量、卷積過濾器的維度與步數，被當成這次搜尋的超參數。訓練這些超參數的所有組合相當耗時，並且不太實際。因此需要反覆執行超參數的竭盡式搜尋、計算模型的記憶體/運算需求，並且只訓練能配合硬體預算限制的模型。隨後從之前的集用場選擇超參數，以縮小搜尋空間，並繼續下一更新的模型搜尋。圖5為超參數搜尋的範例，這個範例顯示準確性、運算的數量，以及每個模型的參數。 圖5　利用CIFAR-10數據集進行影像分類的類神經網路超參數搜尋vs以泡泡尺寸顯示的運算及參數數量 經過幾個更新後，表4顯示於硬體條件限制內具有最高準確性的模型。請留意，由於這並不是對所有超參數進行的極盡式搜尋，因此在搜尋期間可能會漏掉一些符合硬體條件限制、且準確度極高的類神經網路模型。結果顯示這些模型擴大規模沒有問題，且針對不同的硬體預算，準確性在不同層級出現飽合。例如，針對200KB與每秒20百萬次運算的記憶體/運算預算，模型的準確性大約在85%左右飽合，並且受到硬體的運算能力限制。瞭解類神經網路的準確性是否受運算或記憶體資源限制，對於硬體平台選擇的各種利弊得失，可提供關鍵的洞察。 強化神經網路效能 機器學習演算法已證實可以實現一些人類能力等級的效能，所執行的複雜認知任務。在全新高效類神經網路架構與優化的NN軟體協助下，這些演算法正慢慢地朝物聯網的終端移動，以便類神經網路在這些終端裝置高效運作。在微控制器裝置常見的記憶體/運算限制下，提出執行NN模型搜尋的技巧，並使用影像分類為例，進一步提出優化CMSIS-NN內的NN核心的方法，以便在最小的記憶體使用量下，極大化Cortex-M核心的神經網路效能。 (本文作者Naveen Suda為Arm主任工程師；Danny Loh為Arm機器學習總監)

在2019年第4季(即Arm 2019年會計年度第3季)中，Arm的半導體合作夥伴總計出貨創歷史新高，達64億個基於Arm技術的晶片，這也是過去兩年內第三次寫下單季出貨量新高紀錄。 Cortex-M處理器的出貨量也以42億個晶片締造新紀錄，由此看出終端裝置對於嵌入式智慧持續攀升的需求。Arm的合作夥伴迄今已經出貨超過1,600億個基於Arm技術的晶片，過去三年每年平均出貨量更超過220億個晶片。 在過去這一季，Arm的合作夥伴出貨達到破紀錄的64億個基於Arm技術的晶片，其中包括改寫紀錄的42億個Cortex-M處理器，進一步鞏固Cortex-M是嵌入式與物聯網應用中，眾所公認的處理器選擇之一。 此外，Arm對新技術與開發人員生態系統的加速投資，也為Arm帶來2015年以來單季最多的授權合約總數。Arm與全球最大的運算生態系統處於極佳的地位，可以為各種終端裝置帶來更多、更有效分配的智能，打造人工智慧驅動的網路終端，同時為雲端推動更高的效率與成本的降低。

Arm日前宣布其人工智慧(AI)平台新增重要生力軍，包括全新機器學習(ML)矽智財、ArmCortex-M55處理器、Arm Ethos-U55神經網路處理器(NPU)，這是針對Cortex-M平台推出的第一個微神經網路處理器(microNPU)，這樣的設計(Cortex-M55結合Ethos-U55)為微控制器帶來480倍-跳躍式的機器學習效能。全新的矽智財與搭配的開發工具，可為數十億個小型、低耗電的物聯網與嵌入式裝置，帶來終端機器學習處理能力，並得以讓AI的硬體與軟體開發人員能以更多的方式進行創新。 Arm 資深副總裁暨車用與物聯網事業部總經理Dipti Vachani表示，要讓AI無所不在，裝置製造商與開發人員，必須為數十億、乃至於最終數目達到數兆個裝置，帶來終端的機器學習能力該公司的AI平台增添這些生力軍後，即便在最小的裝置上，終端機器學習即將成為新的常態，因此再也沒有任何裝置會是遺珠之憾，而這也讓AI的潛力在範圍寬廣，並在那些且足以改變人們生活的應用當中，充份且有效地發揮。 Arm 透過新的設計為微處理器帶來智慧，降低半導體與開發成本，同時為想要有效提升終端數位訊號處理(DSP)與機器學習能力(ML)的產品製造商，加快他們產品上市的速度。 Cortex-M處理器已經成為開發人員運算平台的最佳選擇，而Arm的合作夥伴也針對各種的客戶應用，出貨超過 500 億片基於Cortex-M的晶片。新增的Cortex-M55，為Arm歷來AI能力最強大的Cortex-M處理器，它同時也是第一個基於Armv8.1-M 架構、並內建ArmHelium 向量技術，可以大幅增加DSP與ML效能，同時更省電。與前世代的Cortex-M處理器相比，Cortex-M55 的ML效能最高可提升 15 倍，而DSP效能也可提升五倍，且具備更佳的效能比。 此外，客戶也可以使用ArmCustom Instructions(客製化指令)延伸理器的能力，對特定工作負載的優化，而這也是Cortex-M處理器的全新功能；針對需求更高的ML系統，可將Cortex-M55 與 Ethos-U55 搭配，後者是Arm第一個微神經處理器(microNPU)。兩者結合後與現有的Cortex-M處理器相比，ML 效能可以大幅提升 480 倍。 Ethos-U55具有高度的可配置性，同時也是專門設計用來加速空間受限的嵌入式與物聯網裝置的ML推理能力。它先進的壓縮技術可以節省電力，並顯著縮小ML模型尺寸，以便運作之前只能在較大型系統上執行的神經網路運算。

物聯網時代來臨，新興應用不斷發展，許多整合性應用需求更高的運算能力，包括工業、消費性、醫療保健、智慧家庭等，需要更高的處理與運算能力，意法半導體(STMicroelectronics, ST)以多年積累之Arm Cortex 研發經驗擴大STM32 MCU的功能，推出該公司首款多核微處理器(Microprocessor, MPU)具備運算和圖形處理的能力，且兼具高效即時控制和高功能整合度。 ST微控制器部門STM32微處理器產品行銷經理Sylvain Raynaud表示，微處理器整合Arm Cortex-A和Cortex-M，彈性的架構可以兼顧運算效能與省電。 STM32MP1系列微處理器產品基於ST構建的STM32系列生態系統，包括開發工具和技術支援。該公司微控制器部門STM32微處理器產品行銷經理Sylvain Raynaud表示，STM32系列可解決客戶對即時任務和功耗限制的要求，OpenSTLinux以市場上主流的開源Linux發行版發行，將STM32系列從即時任務和功耗限制為主的應用擴大到更廣泛的市場。在MPU和軟體的支援下，ST的解決方案，滿足許多工業和專業應用的供貨需求。 該微處理器整合Arm Cortex-A和Cortex-M兩顆不同核心，Raynaud說明，此彈性的運算架構可以兼顧運算效能與省電。例如，透過暫停Cortex-A7執行指令，只讓Cortex-M4運作，功耗通常可降低至25%。再從這種模式進入待機狀態，功耗可降至1/2500，並且同時支援1到3秒內恢復執行Linux，具體恢復速度取決於實際應用。STM32MP1嵌入了3D圖形處理器(Graphics Processor Unit, GPU)，以支援人機介面(Human Machine Interface, HMI)顯示器；外部記憶體則支援各種DDR SDRAM和快閃記憶體。 STM32MP1系列微處理器整合兩顆主頻650MHz的Arm Cortex-A7應用處理器和一顆頻率達209MHz的Arm Cortex-M4微控制器。為防止MPU系統出現性能瓶頸和頻寬問題，STM32MP1支援多種DDR SDRAM記憶體，包括DDR3、DDR3L、LPDDR2、533MHz的32/16位元LPDDR3。此外，STM32MP1亦支援各種快閃記憶體：eMMC、SD卡、SLC NAND、SPI NAND和Quad-SPI NOR。 而在軟體開發部分，ST發布了一款主流開源Linux發行版OpenSTLinux Distribution。OpenSTLinux已通過了...

資策會宣布推出「微控制器IoT上鏈管理技術」解決方案，將和兩家台灣晶片大廠實證合作，以期達到低算力、高頻量、跨鏈資料識別之效益，大幅降低區塊鏈+物聯網的整合門檻，以物聯網晶片擷取資訊上鏈並因此強化信賴機制，未來可望進一步應用在健康醫療、交通物流、零售等更廣泛的應用領域。 資策會數位服務創新研究所(服創所)主任何偉光表示，區塊鏈物聯網深具應用發展潛力，但也存在許多瓶頸，例如萬物上鏈將使得物聯網裝置運算需求過高、難以承受大量IoT裝置數據傳輸需求，還有IoT介面格式不相容導致跨系統資料交換不易等，都是亟須克服的難題。 因此，「微控制器IoT上鏈管理技術」解決方案包含三項關鍵技術：IoT裝置端的Porting kit上鏈技術（區塊鏈化），結合IDEAS Chain平台佈建裝置上鏈，並以多階層資料授權管理智能合約，綜合達到低算力、高頻量、跨鏈資料識別的效益。 資策會將和台灣兩家晶片大廠進行實證合作，以關鍵技術協助台灣IC業者整合自家單晶片產品，運用分散式稽核技術搭配Cortex-M等級晶片，達到產品出廠即上鏈的功能；再結合資服業者分散式代理人引擎（Dapp），將大量高頻的IoT數據切片壓縮分層上鏈；再輔以分散式身分識別（DID）為基礎的交易網路框架，來發展多階層資料授權管理智能合約。 整體而言，「微控制器IoT上鏈管理技術」解決方案可望補足台灣物聯網IC業者區塊鏈化的技術門檻，驅動服務模組化創新設計，為產業生態系營造更有利的發展環境，爭取切入物聯網新應用領域。 先前區塊鏈技術因虛擬貨幣聲名大噪，但其實區塊鏈除金融外，也可應用在醫療病歷、生產履歷、智能合約等領域。以健康照護區塊鏈帳本為例，健保資料、就醫資訊以及具備物聯網功能的體重計、血壓計、智慧手環等裝置數值均上鏈後，便能有效紀錄並永久驗證資料，創造更具信任的流程，當跨院轉診時，這些個人健康資訊能提供給醫師或藥師診斷，甚至可提供給保險公司驗證並直接進行核保。 區塊鏈的技術特色是分散式帳本、去中心化、防止資料竄改等，因此當區塊鏈遇上物聯網，以擷取自機器的數據進入區塊鏈，便不需要擔心人為輸入的造假疑慮，更能從源頭強化信賴機制。 資策會將於10月16日至18日台北國際電子產業科技展期間，在南港展覽館1館展出「微控制器IoT上鏈管理技術」解決方案，期望進一步促成區塊鏈與物聯網的技術整合，擴大未來應用商機。

意法半導體(ST)推出新STM32微控制器開發入門套件，擴大業界最受歡迎之STM32家族的32位元Arm Cortex-M微控制器對Amazon FreeRTOS作業系統的支援。 意法半導體利用AWS的技術優勢來為設計人員在使用意法半導體模組和亞馬遜FreeRTOS(微控制器操作系統)開發易於連接的物聯網(IoT)節點時進行優化、簡化小尺寸、低功耗邊緣設備的編程、部署、安全、連接和管理。Amazon FreeRTOS是一個搭載FreeRTOS核心微控制器開源且備受市場歡迎的作業系統，其包含豐富的軟體庫，可以輕鬆地將小型低功耗設備安全地連接到AWS IoT Core等AWS雲端服務，或性能更強大的AWS IoT Greengrass邊緣設備。 STM32L4系列的開發板編號B-L475E-IOT01A探索套件可支援Amazon FreeRTOS平台，利用Wi-Fi、多路感測器和STM32L475 ARM Cortex-M4超低功耗微控制器可實現各種應用。現在，該套件還支援LTE Cat-M/NB-IoT蜂巢式物聯網通訊透過板上的Arduino Uno V3硬體擴充介面插接整合LTE調制解調器和ST SIM卡槽的X-Nucleo擴充板。 對於LTE Cat-M/NB-IoT網絡，意法半導體為開發者提供一個蜂巢式行動通訊驅動軟體庫(首版是意法半導體X-CUBE-CELLULAR擴充包)，讓不擅長蜂巢式行動通訊網絡的嵌入式開發人員可以輕鬆且快速地研發創新應用專案。該驅動軟體庫的設計目的是使用類似BSP的API對各種調制解調器的AT命令進行抽象處理。該套件含有一個狀態機，用於管理連接、交換數據和管理對蜂巢網絡至關重要的連接中斷等錯誤，還包括蜂巢式行動通訊認證所需的GSMA TS34/35子集。 此套件可經由搭配意法半導體超低功耗藍牙模組(SPBTLE-1S)來升級到Bluetooth Low Energy(BLE)4.2版，其提供一個透過AWS智慧型手機或平板電腦應用程式作為網關，展現意法半導體對Amazon FreeRTOS BLE技術(最近公佈的Beta版)的支援。 STM32 Nucleo-144板NUCLEO-H743ZI可有線連接雲端服務器，該開發板載搭載一顆ARM Cortex-M7核心的STM32H743 高性能MCU，支援乙太網路並配備Arduino硬體擴充介面。 意法半導體現在另支援亞馬遜新推出之AWS...