Cadence
TI/益華聯手模擬/驗證電路 縮短產品上市時間
德州儀器(TI)近日發布益華電腦(Cadence)的PSpice模擬器新型定製版本。此版本讓工程師可自由對TI電源和訊號鏈產品進行分析,模擬複雜的類比電路。Pspice for TI提供了全功能電路模擬,具有不斷成長的5,700多種TI類比IC模型庫,使工程師比以往任何時候都能更容易地評估新設計的元件。如需瞭解更多資訊,敬請參閱Pspice for TI。
許多硬體工程師面臨的任務日漸成長,需要在緊湊的專案時間內進行精確的設計。如果無法可靠地測試設計,可能會導致生產時間滯延而帶來昂貴的代價,因此模擬軟體成為每個工程師設計過程中的關鍵工具。
Omdia的功率、汽車和工業半導體業務負責人Kevin Anderson表示,選擇合適的模擬軟體可以幫助工程師加速開發,順利完成設計,甚至突破原有設計瓶頸。因此,直覺性操作且具有系統級模擬功能的工具可縮短開發週期,並加快產品上市時間。
借助益華電腦的高級模擬技術,Pspice for TI使設計人員能夠在原型設計之前全面驗證系統級設計,因而降低電路錯誤的風險,這超出了市場上許多其他模擬器的分析能力。此外,TI 還為工程師開放了業界較大的IC模型庫之一的存取權限,且該模型庫可自動同步到Pspice for TI工具中。
借助Pspice for TI,工程師可使用內建的TI電源和訊號鏈模型庫、 Pspice類比行為模型、增強的基元(Primitives),以及透過可配置電源場效應電晶體和功率二極體為電源設計人員實現的新功能,來不受尺寸限制地構建完整的電路圖。Pspice for TI的高級功能還包括自動測量和後處理,以及OrCAD Capture架構和最壞情形分析,這使工程師只需點擊幾下滑鼠,即可在各類工作條件和設備公差範圍內全面驗證其設計。在Pspice for TI中完成對模擬設計的驗證後,使用者可在 PspiceDesigner 商業版本中打開設計,然後將設計轉移到如 OrCAD/Allegro PCB Designer...
耐能採用Cadence IP 提升終端裝置邊緣AI運算效能
全球電子設計創新廠商益華電腦(Cadence)宣布,終端人工智慧解決方案廠商耐能智慧(Kneron)已將Cadence Tensilica Vision P6數位訊號處理器(DSP)整合到其專門針對人工智慧物聯網(AIoT)、智慧家庭、智慧監控、安全、機器人及工業控制應用的新一代晶片KL720中,此為運算力達1.4TOPS的AI系統單晶片。Tensilica P6 DSP展示了其在低功耗、高效能視覺DSP市場上的地位,在電腦視覺及類神經網路方面為耐能智慧提供了比上一代SoC快兩倍的效能,同時提供對終端AI至關重要的功耗效率。欲知有關Tensilica P6 DSP的詳情,請參考www.cadence.com/go/kneronp6。
耐能智慧在設計KL720時,為其客戶優先考慮了設計靈活性及可配置性,以利使用新平台時可完美的搭配AI開發及部署。Tensilica P6 DSP藉由其可擴展性的Xtensa架構和Xtensa類神經網路編譯器(XNNC),為耐能提供了可輕鬆適應最新終端演算法需求的靈活性及運算效率。
耐能智慧創辦人暨執行長劉峻誠表示,由於該公司的使命係實現AI無處不在的企業願景,因此,消除平台上的障礙並簡化其AI演算法部署,對該公司及客戶的成功均至關重要。Tensilica P6具有可應對最新AI挑戰的諸多運算能力。此外,Cadence的電子設計自動化全流程及支援服務,加快了IP整合並縮短了上市時間。
Tensilica P6 DSP作爲Cadence Tensilica AI IP產品線之一,支援Cadence的「智慧系統設計」策略以實現普及智慧,已在行動、擴增實境/虛擬實境(AR/VR)、AIoT、監控及汽車市場上,獲得諸多公司的採用。
新唐利用益華硬體驗證平台 加速微控制器設計開發
益華電腦(Cadence)宣布新唐科技(Nuvoton)採用Cadence Palladium Z1企業級硬體驗證模擬平台,以加速其工業及消費者應用程式之微控制器(MCU)的設計開發。與過去的解決方案相比,新唐科技使用Palladium Z1硬體驗證平台完成更快速的軟硬體整合,將作業系統啟動模擬時間從4天減少到只需60分鐘。
Palladium Z1企業級硬體驗證模擬平台為Cadence驗證套裝的核心之一,支援Cadence的系統設計實現策略。Cadence驗證套裝包含核心引擎、驗證技術及有助於提升設計品質與產量的解決方案,滿足不同重垂直市場的驗證需求。
新唐科技採用Palladium Z1平台的目的是為了改善系統單晶片(System-on Silicon)的驗證,同時在驗證過程初期的軟硬體整合達到最佳化。使用Cadence SpeedBridge Adapters搭配Palladium Z1平台,新唐科技得以提高驅動程式及應用層測試的效率。除了Cadence SpeedBridge Adapters和Palladium Z1平台以外,新唐科技還採用Cadence驗證套裝系統,包括Cadence Xcelium邏輯模擬平台、驗證IP(VIP)、以及JasperGold 形式驗證平台,以提升整體產能。
新唐科技微控制器應用事業群副總經理林任烈表示,在驗證微控制器時,我們必須要有能無縫整合並提升團隊合作的工具。我們採用Cadence Palladium Z1平台,運用其能力來加速SoC驗證,並改善我們設計上的軟硬體整合。藉由結合Palladium Z1平台和Cadence驗證套裝系統中的引擎與解決方案,我們能信心滿滿且更快地交付產品面向市場。
Cadence偕台積電/微軟以雲端運算平台加速半導體設計時序簽核
益華電腦(Cadence)宣布與台積電及微軟三方合作之成果。該合作的重點是利用雲端基礎架構來縮短半導體設計簽核時程。透過此合作,客戶將可藉由微軟Azure上的Cadence CloudBurst平台,採用台積電技術的Cadence Tempus時序簽核解決方案及Quantus提取解決方案,獲得加速完成時序簽核的途徑。所有垂直市場的客戶均可透過雲端資源,不受本地部署硬體的限制,進而獲得顯著的生產率提升。
台積電設計建構管理處資深處長Suk Lee表示,半導體研發人員正以先進的製程技術來實現與滿足超過其功率及效能上的要求。但在日益複雜的先進製程簽核要求下,使得實現緊迫的產品交期更具挑戰性。台積電、微軟及Cadence三方合作組成的雲端聯盟,使該公司得以藉由Cadence時序簽核解決方案實現雲端的可擴展性,來確保一般客戶實現其效能目標並加快其創新產品的上市時間。
微軟Azure晶片、電子和遊戲產品主管Mujtaba Hamid提到,微軟 Azure雲端平台非常適合晶片設計及簽核等高效能運算(HPC)應用。我們期待與Cadence及台積電客戶在HPC晶片需求方面進行合作,使此類客戶能夠交付最高品質的產品並實現其上市時間目標。
Cadence Tempus時序簽核解決方案及Quantus萃取解決方案均具有適用於雲端的大規模並行架構。藉由獨特的分散式簽核技術,Tempus時序簽核解決方案可在雲端上完成生產驗證,並於大規模台積電先進製程實現設計定案(Tapeout)。
Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶表示,透過與台積電及微軟的持續合作,可使客戶得以輕鬆地將其Tempus時序簽核解決方案及Quantus萃取解決方案工作載荷卸載到雲端,並充分利用可擴展性的解決方案的優勢。藉由雲端來簡化的流程,該公司為當今新興市場領域具有複雜設計及創新需求的客戶,提供競爭優勢。
Cadence Tempus時序簽核解決方案及Quantus萃取解決方案為完整的數位全流程套件的一部份,專為客戶提供設計實現及更可預測性的快速途徑。CloudBurst平台為Cadence雲端產品廣泛組合的一部份,同時提供對Cadence工具的快速使用。數位及雲端產品組合支持Cadence智慧系統設計策略,協助客戶能夠實現卓越系統單晶片(SoC)設計。
安霸採用Cadence Clarity 3D求解器 3D分析更精準
全球電子設計創新廠商益華電腦(Cadence)宣布,安霸(Ambarella)採用Cadence Clarity 3D求解器設計其下一代的人工智慧視覺處理器設計。安霸的產品廣泛用於人類與電腦視覺應用中,包括影像監控、駕駛輔助系統(ADAS)、電子視鏡、行車紀錄、駕駛/車內監控、自動駕駛和機器人應用。
安霸採用Cadence Clarity 3D求解器完成電腦視覺(CV)SoC和PCB產品的模擬評估。兩項模擬結果皆顯示,在無確切的高速訊號的固態參考平面時,Clarity 3D求解器可識別設計上的缺點並矯正散射參數(S-參數)的回應。對於封裝和PCB佈局幾何組合的設計,以202個端口通過LPDDR4介面以48位元運行,在使用32個CPU的情況下,Clarity 3D求解器僅用了29個小時即可處理完成。
安霸VLSI副總經理Chan Lee表示,安霸精益求精開發系統設計方法,以維持競爭優勢。Cadence Clarity 3D求解器的速度、效能和精確度,讓我們得以加快設計流程並縮短設計時間。希望能利用Clarity 3D求解器,輕鬆且迅速地解決下一代5奈米人工智慧設計研發將遭遇到的許多可能挑戰。
Clarity 3D求解器利用先進的分散式多進程技術,有效處理設計複雜3D結構時所會遭遇到的電磁挑戰。創新的Clarity 3D求解器與Cadence的晶片、封裝及PCB設計解決方案結合,成為Cadence智慧系統策略的一部份。如需更多Clarity 3D求解器相關資訊,請造訪網址www.cadence.com/go/claritya以深入了解。
多物理模擬成EDA戰略高地 大廠平台策略各有千秋
在傳統的IC設計流程裡,當晶片設計者完成線路布局(Place & Route)後,下一個步驟就是要藉由模擬來確認晶片設計是否能如預期運作,此一步驟又稱為設計簽核(Design Signoff)。由於先進製程的一次性工程成本(NRE)十分驚人,為了避免產品在投片後才發現問題,白白浪費時間與金錢,因此許多IC設計者都會在設計簽核階段非常小心地審視自己的晶片設計,以求萬無一失。
然而,隨著半導體製程線寬越來越細微,很多原本不被認為會引發問題的物理現象,都開始干擾晶片的正常運作。前幾年某晶片設計大廠的應用處理器,就發生過出貨後晶片無法穩定運作,需增加供電電壓才能恢復正常的事件。
業界一般認為,此問題的出現,跟電晶體密度過高引發的壓降(IR Drop)脫不了關係。IR Drop是一個典型的物理現象,跟電晶體的內阻有關。當電晶體數量太多,就像一個串聯電路上串連了太多燈泡,超過供電的負荷能力後,燈泡的亮度會因為電壓不足而變暗。也因為如此,在此事件之後,每年EDA工具商所舉辦的論文評選活動,討論IR Drop議題的論文總是能拿到前三名大獎。
先進封裝技術的普及,更使得晶片業者在開發產品時,必須考慮到更多更複雜的物理問題。例如多晶片封裝引發的機械結構問題,以及整合了天線的毫米波元件,必須審慎檢視電磁場的場型分布等。這些趨勢都使得多物理模擬開始在EDA工具流程中,扮演更舉足輕重的角色。
多物理模擬成為EDA必備工具
安矽思(Ansys)資深技術經理魏培森(圖1)表示,真實世界本身就是一個由多重物理現象所構成的世界,就像高品質的汽車頭燈設計,考量的不只有亮度、聚焦與發光效率,更多的輔助設計是在處理濕度與高溫造成的問題。
圖1 安矽思資深技術經理魏培森認為,為了解決IC設計所面臨的物理挑戰,模擬工具所扮演的角色將越來越重要。
晶片設計的情況也是一樣,隨著晶片的微型化與複雜度與日俱增,不單只是電源一致性(Power Integrity, PI)、訊號一致性(Signal Integrity, SI)與時序(Timing)等傳統設計簽核所包含的項目,在先進封裝興起的當下,異質結構的整合、散熱問題、熱形變、撞擊甚至是電磁干擾(EMI)的設計,也是目前晶片設計者在開發晶片時,必須要考慮的重點項目。
更複雜的是,這些物理問題往往彼此耦合,牽一髮動全身。例如電的損耗會轉變成熱能,熱則會造成晶片或模組的溫度上升,倘若溫度上升不均勻,還會造成型變,變成機械結構的問題,進而影響晶片的可靠度與使用壽命。這些都是目前晶片設計者目前所遭遇的多重物理挑戰。
益華電腦(Cadence)資深技術經理白育彰(圖2)則表示,由於晶片設計日益複雜,EDA工具的使用者對多物理模擬工具的需求,確實在近幾年逐步走強。在拜訪IC設計相關客戶時,很多用戶均提出與多物理模擬相關的需求。
圖2 益華電腦資深技術經理白育彰指出,用戶對多物理模擬方案的需求殷切,故該公司已將相關產品劃歸為一個事業部門,以強化業務發展。
事實上,Cadence在很多年前就已預見多物理模擬對EDA工具的重要性,並在2012年購併Sigrity,從SI領域切入多物理模擬後,持續擴張自身在多物理模擬領域的產品線。目前Cadence內部已將多物理模擬工具,包含Sigrity、Celsius、Clarity等劃歸為多物理系統分析(MSA)部門,以整合研發資源,強化業務推動。
多物理問題彼此耦合 工具必然平台化
由於真實世界裡的各種物理現象彼此間往往存在複雜的連動關係,因此多物理模擬工具必然要走向整合,才能幫使用者解決問題。
魏培森指出,現有的IC設計流程大多只有考慮到電氣行為的分析,也就是傳統的PI、SI跟Timing,對於物理特性的模擬並沒有完整的設計流程。這些都是全新的設計流程,也都正是Ansys現在正在著墨的。
首先,原來2D的思維要變成3D,傳統IC電氣分析都是2D的、都是平面的,但是眼前的物理現象都是3D的,熱的擴散、應力的變化都是3D的,所以模型必須改變。其次,材料資料庫要增加,包含熱阻係數、熱傳導率、比熱、密度、彈塑性、楊氏係數等材料特性的參數,都要納入資料庫。
此外,跟電氣行為的模擬相比,多物理模擬的維度也大不相同。像是穩態、暫態、線性、非線性等型態的模擬,以及如何建立熱源模型、模擬電-熱轉換,都是多物理模擬必須思考的問題。
有鑑於各種不同的物理現象之間,存在著千絲萬縷的連動關係,ANSYS首先提出Workbench設計平台,整合大部分的現有技術,提供熱、電、應力多物理的整合模擬平台,客戶可以Workbench上呼叫Ansys各種電、熱、應力旗艦產品,先進行單一物理現象的模擬,亦可以在平台上互相串連,如電損耗的輸出當成熱分析的輸入、熱分布的結果變成應力計算的能量不均勻分布,一環接一環得到最接近真實物理世界的模擬結果。
在晶片等級的分析上,除了aedt(ANSYS Electrical DeskTop)可以當作共模擬平台外,考量CPS(Chip、Package、System系統)各有各的設計know-how,彼此間不容易分享與取得最完整的3D模型進行資料串聯,ANSYS也提供CTM(Chip Thermal Model)、CPM(Chip Power Model)、CSM(Chip Signal Model)等標準模型格式,讓各個領域能有非常方便的共模擬模型。
白育彰則表示,Cadence的多物理模擬工具產品組合,也正在以平台化的模式不斷擴張中。除了處理SI、PI問題的Sigrity、負責熱模擬的Celsius,以及跟電磁(EM)有關的Clarity等獨立工具還會持續增添更多新功能外,跨工具的整合跟串聯,也是Cadence正在努力的方向。舉例來說,針對大尺度電磁模擬,主要是射頻(RF)相關設計,Clarity很快就會有新的功能發布。未來Cadence還會進一步推出光學跟應力有關的模擬工具,以滿足用戶需求。
但由於Cadence本身還有很強大的前段設計工具,因此除了水平方向的平台化之外,Cadence的多物理模擬工具其實更注重與前後段設計工具的整合。例如將模擬的結果跟前段設計工具串聯,讓客戶能更快完成產品設計。畢竟客戶不是為了模擬而模擬,而是為了晶片的製造才進行模擬。把模擬的結果跟設計工具無縫銜接起來,提高設計工程師的生產力,是Cadence獨特的競爭優勢。
由Cadence與Ansys的產品發展策略,可看出不同公司由於所處產業地位的不同,採取的策略也會大異其趣。Cadence顯然是將多物理模擬作為EDA流程中越來越重要的一環來經營,因此強調的是與前後段工具的整合,Ansys則是老牌的多物理模擬工具大廠,因此著眼點在不斷強化多物理模擬解決方案的涵蓋率,並且對於跟其他EDA公司的合作,抱持著開放態度。兩種策略取向有不同的優勢,但也有其弱點。IC設計者如何評估跟選擇,將是需要仔細思量的課題。
Cadence收購AWR 5G RF通訊系統創新爆發力大增
電子設計創新廠商益華電腦(Cadence)與國家儀器(NI)共同宣布達成Cadence收購NI子公司—高頻射頻(RF)EDA軟體技術供應商AWR的最終協議。雙方達成戰略合作協議,擴大推動通訊領域電子系統創新的合作,同時AWR專業RF人才團隊也將加入Cadence。
Cadence將收購AWR,攜手於電子通訊領域規畫創新藍圖。
Cadence總裁Anirudh Devgan博士認為,面臨產品上市週期遽增的壓力,以及為設計飛速成長的5G、無線應用通訊與雷達晶片、模組及系統,客戶須整合設計、模擬及分析環境,使產品差異化並縮短設計週期。而AWR的人才和技術將助Cadence開發更優化及緊密整合的RF設計解決方案,加速系統創新且持續推動智慧系統設計策略。
根據雙方最終協議條款,收購完成時Cadence將支付約1.6億美元現金,且有約110名AWR員工將加入該公司。本次收購預計於2020年第一季完成,須滿足獲監管部門批准等的慣例成交條件(Customary Closing Conditions)。未來雙方技術整合運算軟體後的工作流程,將與NI LabVIEW和PXI等模組化儀器系統及半導體資訊平台緊密結合,組成全新策略聯盟。
AWR的軟體工具可協助微波和射頻工程師設計複雜的高頻RF應用無線產品,適用領域自通訊、航太、國防、半導體、電腦至消費電子,讓客戶加速系統設計及產品開發週期,縮短從概念到生產的時間。
AWR總經理Joseph E. Pekarek表示,RF/微波/毫米波應用需有卓越解決方案,才能實現設計首次通過,確保優良設計性能。加入Cadence後,該公司將充分發揮Virtuoso和Allegro兩大設計工具平台核心優勢,整合AWR設計環境平台,提供複雜IC、封裝及電路板完整的解決方案。
回顧傳統RF/微波設計流程,使工程師面臨兩大挑戰。其一為極易出錯,易使生產力下降及效能損失。然而AWR設計環境將無縫整合Cadence Allegro PCB設計工具、Virtuoso與Spectre平台,助客戶實現RF IC設計。
另一艱難挑戰,是電磁及熱分析工具極為困難的相關設置使用。為解決此難題,Cadence亦整合系統分析工具,包含Clarity 3D電磁求解器、Celsius熱傳求解器及Sigrity PowerSI技術。
團結力量大 Chiplets滿足高效低成本設計
AI、自動駕駛、5G等新興應用且皆須使用高速運算、高速傳輸、低延遲、低耗能的先進功能晶片。然而,在製程微縮技術只有少數幾家晶圓代工、IC製造業者可發展的情況下,異質整合(Heterogeneous Integration Design Architecture System, HIDAS)成為IC晶片的創新動能,Chiplets便趁勢崛起,成為半導體產業熱門話題。
益華(Cadence)產品市場總監孫自君表示,人工智慧(AI)與5G快速興起,相關應用陸續浮現,成為推動半導體產業未來成長的重要動力。這些應用皆需採用高速運算、高速傳輸、低延遲、低耗能的先進功能晶片。不過,製程微縮技術變得愈來愈困難,例如為了因應各式AI應用,晶片需更高的運算效能,這使得處理器核心數量、所搭配的記憶體容量、I/O數目都急速增加,要整合的元件數量越來越多,即便是使用先進製程,要將晶片尺寸更進一步縮小仍是十分吃力。
益華產品市場總監孫自君。
孫自君進一步說明,即便成功小型化之後,仍還有許多要素須考量,例如功耗、散熱等。小型化意味著將各種元件整合在一起,進行運算時所產生的熱能要如何有效的散熱是一大關鍵,因為熱會影響元件電性能力;另外,要達到更好的運算效率,也意味著功率損耗愈多。換言之,晶片小型化要兼具效能、體積、低功耗、散熱等多種要素,要在這麼小的空間實現這麼多(或是做更多)的事情;若再從IP的角度思考,要將各式各樣的IP(如記憶體IP、微控制器IP、類比線路IP等)整合在一起,接著各種組合試算和驗證,所以,晶片微縮過程可說既精密又複雜,也使得造價變得更加昂貴。
孫自君指出,業者都是追求獲利,而如何降低成本是最基本的考量,在隨著晶片微縮變得越來越複雜、價格也越來越高,業者也會開始思考,究竟是不是所有晶片都需要小型化,畢竟不是所有公司都有能力投入,也不是所有應用都需要非常高的運算效能,也因此, IC設計業、晶圓代工、封裝業者轉向發展晶片小型化外的製程技術,Chiplets的概念及方式也因而開始受到關注。
不過,要實現Chiplets系統也非輕而易舉,畢竟還是由許多晶片組成,因此在設計上仍會有許多挑戰。益華指出,使基於Chiplets成功的其中一項關鍵是確保中介層和封裝的設計正確,這些中介層將被多個高速訊號、時鐘、數據總線和地址通道填滿,才得以使訊號和電源完整性成為正確運行的必要條件。
為此,Cadence備有Sigrity/Clarity與Voltus工具,可以協助設計人員進行系統/板級與IC本體的訊號完整性和電源完整性分析。此一工具其中一項明顯優勢是包含兼顧電源的提取和分析,這對於緊密相關且基於Chiplets的系統中獲取正確結果十分重要;因為在跨IC,封裝與PCB系統的電源信號提取和分析系統中,訊號反射、串擾和同步開關噪聲很容易受到中介層電源網路中電源和接地阻抗的影響,而利用Chiplet模組化的優勢早期介入設計並納入考慮將有助於解決潛在問題減少開發的費用與時間。
而除了Sigrity,Cadence也還具有Virtuoso System Design Platform平台,該平台從電性感知布局演進至首創電性和模擬驅動布局,以確保電路完整性及效能。此一模擬驅動布局可有效解決關鍵電路和先進節點設計上的許多電電磁(EM)和寄生問題;簡而言之,該產品可供系統工程師無縫編輯並分析複雜度高的異構系統,並讓封裝、光電、類比IC和RF IC工程師在單一平台上作業。
結合雲端高運算/低成本/靈活特性 先進製程IC設計複雜度驟降
多元新興應用(AI、5G等)崛起,使得IC不僅要高效能,同時還要小體積、低功耗,這也使得IC設計的複雜度與時間大增。要達到這些條件,IC設計時所需的運算資源是過去的數倍,面對高運算、成本效益的考量,加上為了加快IC設計時程,半導體產業開始結合雲端技術,將雲作為IC設計平台,雲端技術用來輔助IC開發的契機也因而湧現。
台積電推雲端聯盟引領IC設計上雲風潮
台積電在2018年宣布首度在開放創新平台(Open Innovation Platform, OIP)上提供「虛擬設計環境(Virtual Design Environment, VDE),協助客戶靈活運用雲端運算環境,充分使用台積電的OIP設計基礎建設,安全地在雲端進行晶片設計。
OIP VDE是台積電與OIP上最新成立的「雲端聯盟」的創始成員合作,包括亞馬遜雲端服務(AWS)、益華電腦(Cadence)、微軟Azure(Microsoft Azure)以及新思科技(Synopsys)的合作成果,在雲端提供RTL-to-GDSII的數位設計以及schematic capture-to-GDSII的客製化設計能力。
OIP VDE裡的數位設計以及客製化設計流程,皆於雲端運算的環境上,結合製程技術檔(Process Technology File)、製程設計套件(Process Design Kit, PDK)、基礎矽智財(Foundation IP),以及設計參考流程(Reference Flows)等的OIP晶片設計輔助資料檔,並通過了充分的測試。
同時,為了降低客戶首度採用雲端的門檻,並且確保客戶獲得充分的技術支援,Cadence與Synopsys將扮演單一窗口的角色,協助客戶架設VDE並且提供第一線的支援。
台積電技術發展副總經理侯永清表示,雲端無所不在,並且會全面影響未來晶片設計的進行。台積電是第一家與設計生態環境夥伴與雲端服務公司合作提供雲端設計解決方案的專業積體電路製造服務公司。OIP VDE提供客戶彈性、安全,透過矽晶認證的雲端設計解決方案,能夠幫助他們按照需求有效地擴充運算設備,進而加速下一代系統晶片的上市時間。
而台積電在2018年推出OIP雲端聯盟後,也持續擴增其規模,添加更多合作夥伴,像是明導國際(Mentor)便成為新的聯盟生力軍,拓展此一平台生態系統的規模。
台積電指出,Mentor已成功通過台積電的認證成為雲端聯盟的新成員,其於雲端保護矽智財的程序皆符合台積電的標準。此外,台積電驗證了Mentor Calibre實體驗證電子設計自動化解決方案,能夠有效地藉由雲端運算的擴展性加速完成晶片實體驗證。
侯永清指出,自從台積電率先成立雲端聯盟後,已經看到越來越多的晶片設計業者採用雲端解決方案。因此,我們更進一步擴大雲端聯盟的規模,並且深化夥伴關係。看到不同規模的客戶在利用台積電的先進製程進行設計時,藉由雲端運算來提高生產力。目前已經有客戶採用雲端聯盟的解決方案完成7奈米的產品設計定案。此外,台積電也利用雲端來進行5奈米的開發,以更快速地提供記憶體、標準元件庫、以及電子設計自動化設計基礎架構給客戶,幫助客戶取得競爭優勢,更快的將產品上市,並且達到更高的品質。
降成本/高運算需求增雲端方案趁勢起
晶片設計日趨複雜是推動雲端設計的主要動力之一。Cadence雲端業務開發副總裁Craig Johnson指出(圖1),每種應用領域各有其需要解決的獨特問題。此外也有一些是關於改用先進製程節點、提升產能以及符合嚴苛時程要求等共通挑戰。像是5G這樣的領域追求對於整合極限的突破,因此從事此類設計的公司最為積極採用先進製程技術。這些業者需要製程所能提供的性能及處理能力,相應而來的問題是最新製程節點通常需要成熟時間,而在此過渡時期可能出現意料之外的狀況。至於AI設計的應用在於提供高度客製化的高性能晶圓,因此數量上持續成長,這為過去視為合併至多功能裝置的半導體產業帶來新的機會。
圖1 Cadence雲端業務開發副總裁Craig Johnson指出,雲端已受到越來越多的關注,而Cadence也推出各式雲端產品組合因應市場需求。
整體而言,雲端已受到越來越多的關注,已有許多企業正在評估研擬雲端策略。雲端資源吸引人之處在於能夠利用幾乎無限的運算資源,大幅提高產能並且加快產出時間,而毋須購入以約4年作為最大限度使用投資回報率的衡量標準。此外,企業可以選擇將其IT焦點從硬體的管理轉移到應用程式的管理。這些任務的區分可更趨明確,提升支出效益。
Cadence台灣區總經理宋栢安(圖2)則說,如今IC設計開始朝雲端發展,有幾個重要因素。首先是上述提到的,晶片設計愈來愈複雜的情形。隨著AI、5G和物聯網(IoT)等新興應用崛起,晶片的設計複雜度、難度明顯增加,而在難度大增的情況下,IC設計和分析所需的運算能力也越來越多。另一個原因則是為了因應短期而大量的設計需求,比如說當IC設計公司接到的案子是要在一個月內完成,但沒有這麼強大的系統因應晶片設計時所需的大量驗證與運算時,便可以租用雲端方案,採用雲端業者的高運算系統進行IC設計。
圖2 Cadence台灣區總經理宋栢安說明,雲端技術不僅提供高運算方案,也可因應短期且大量的產品設計需求。
像是新創晶片設計公司 SiFive已採用OIP VDE平台完成28奈米製程的單晶片設計。此設計架構由SiFive與Cadence於微軟Azure運算雲端平台上聯手完成,搭載SiFive自行開發的64位元多核開放原始碼指令集架構(Multi-Core...
貿澤/SamacSys攜手提供免費PCB元件輪廓圖
貿澤電子(Mouser Electronics)很榮幸宣布與全球電子元件庫解決方案領導者SamacSys建立新的合作夥伴關係。貿澤將依循新的合作夥伴關係開始為客戶供應各種免費的設計資源,包括PCB元件輪廓圖、元件電路符號和3D模型,元件總數超過110萬項。
這些設計資源能在最受歡迎的工程設計CAD系統內流暢運作,包括有Cadence、Altium和其他程式等。貿澤透過專門介紹頂尖供應商元件的數百萬個產品詳細資料網頁,將這項新服務免費提供給世界各地的客戶。更重要的是,SamacSys將全面支援貿澤所引進的全部新產品,幫助工程師存取最新高品質的元件庫,取得新推出元件的PCB元件輪廓圖、元件電路符號和3D模型。
要搜尋PCB元件輪廓圖、元件電路符號和3D模型,並加以整合,是相當費力且耗時的流程。透過貿澤與SamacSys的攜手合作,解決了數十年來的老問題,讓每位工程師能針對每項元件,輕鬆取得高品質的PCB元件庫內容。我們的目標是確保為所有人提供高品質且值得信任的元件庫,並流暢整合到工程師現有的PCB設計工具中,加快其產品上市速度。SamacSys是全球在元件庫解決方案領域的領導者,使用者超過10萬人,遍布超過180個國家;其客群包含獨立創客、專業工程師和國際品牌。