- Advertisement -
首頁 標籤 ASML

ASML

- Advertisment -

晶片微縮難度高 半導體製程技術日新又新

簡化製程 EUV扮關鍵要角 艾司摩爾(ASML)資深市場策略總監Boudewijn Sluijk(圖1)表示,VR/AR、自動駕駛、5G、大數據及AI等,持續推動半導體產業發展,為滿足各式應用、資料傳輸,以及演算法需求,晶片效能不斷提高的同時,還須降低成本,而極紫外光(EUV)在先進製程中便扮演關鍵的角色。 圖1 ASML資深市場策略總監Boudewijn Sluijk表示,自動駕駛、5G、AI等新應用推升晶片性能發展。 Sluijk指出,過往採用ArFi LE4 Patterning或是ArFi SAQP進行曝光的話,要實現7nm、5nm,須經過許多步驟。例如用ArFi LE4 Patterning需要4個光罩、4次曝光;用ArFi SAQP需要6個光罩、9次曝光,而EUV只需1個光罩、1次曝光(圖2)。採用EUV技術不但可有效簡化製程,加快產品設計時程,也因為曝光次數明顯減少,因而可有效降低成本,滿足晶片設計高效能、低成本的需求,因此,市場對於EUV的需求有增無減。 圖2 EUV技術可有效減少曝光次數,進而降低成本。 資料來源:ASML 據悉,ASML的EUV系統現在可用於7nm生產,滿足客戶對可用性、產量和大量生產的需求。截至2019第二季季末,半導體界已經有51個EUV系統被建置(包含NXE:33xx、NXE:3400B),而該公司在2019年的銷售目標為30台EUV。 據悉,ASML目前已出貨11台EUV極紫外光系統,而在第二季再度接獲10台EUV極紫外光系統的訂單,顯示市場對於EUV設備的需求相當強勁。因此,ASML的出貨計畫將著重於2019年下半年和第四季,而2019年的整體營收目標維持不變。 然而,隨著晶圓產能不斷增加,ASML也持續推出生產力更高的EUV設備。Sluijk透露,目前EUV系統在晶圓廠客戶端每天生產的晶圓數量超過1,000片,而ASML持續強化EUV微影系統「NXE:3400C」的量產效能,不僅在ASML廠內展示每小時曝光超過170片晶圓的實力,在客戶端實際生產記憶體晶片的製造條件下,也成功達到每天曝光超過2,000片晶圓的成果,甚至達到2,200片的紀錄。另外,ASML也計畫在2020上半年推出生產力更高的設備,將NXE:3400C的生產率提升至>185wph。 除提升設備生產量之外,因應未來先進節點,ASML也計畫推出全新EUV設備,名稱為EXE,不僅擁有新穎的光學設計和明顯更快的平台,且數值孔徑更高,為0.55(High-NA),進一步將EUV平台延伸至3nm節點以下,擴展EUV在未來先進節點中的價值。 Sluijk說明,此一產品將使幾何式晶片微縮(Geometric Chip Scaling)大幅躍進,其所提供的分辨率和微影疊對(Overlay)能力比現有的NXE:3400高上70%。EXE平台旨在實現多種未來節點,首先從3奈米開始,接著是密度相近的記憶體節點。另外,EXE平台有著新穎的光學設計,並具備更高的生產力和更高的對比度,以及更高的生產量,每個小時>185wph,且Reticle Stage比NXE:3400快上4倍;Wafer Stage比NXE:3400快上2倍。 Sluijk指出,該公司的EUV平台擴展了客戶的邏輯晶片和DRAM的產品路線圖,透過提供更好的分辨率、更先進的性能,以及逐年降低的成本,EUV產品將會在未來十年到達一個經濟實惠的規模。 滿足晶片設計PPAC需求 蝕刻/沉積技術不容小覷 科林研發(Lam Research)副總裁Yang Pan(圖3)認為,在高級節點,最重要的趨勢是垂直縮放(Vertical Scaling)以滿足「功率-性能-面積-成本(Power Performance Area Cost, PPAC)」的需求,特別是記憶體和邏輯晶片;垂直縮放過去5年徹底改變了NAND產業,目前3D NAND的出貨量多於平面NAND(Planar NAND)。垂直縮放的實現須透過沉積和蝕刻中的High Aspect Ratio(HAR)製程實現,而這是該公司所擅長的。 圖3 Lam...
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -