- Advertisement -
首頁 標籤 3nm

3nm

- Advertisment -

滿足先進製程 ASML持續強化EUV微影系統

AI、5G應用推動晶片微縮化,要實現5nm、3nm等先進製程,意味著需要更新穎的技術支援以進行加工製造,半導體設備商遂陸續推出新一代方案。AI、5G應用推動晶片微縮化,要實現5nm、3nm等先進製程,意味著需要更新穎的技術支援以進行加工製造,為此,艾司摩爾(ASML)持續強化極紫外光(EUV)微影系統效能。 艾司摩爾(ASML)資深市場策略總監Boudewijn Sluijk表示,VR/AR、自動駕駛、5G、大數據及AI等,持續推動半導體產業發展,為滿足各式應用、資料傳輸,以及演算法需求,晶片效能不斷提高的同時,還須降低成本,而極紫外光(EUV)在先進製程中便扮演關鍵的角色。 ASML資深市場策略總監Boudewijn Sluijk。 Sluijk進一步指出,過往採用ArFi LE4 Patterning或是ArFi SAQP進行曝光的話,要實現7nm、5nm,須經過許多步驟。例如用ArFi LE4 Patterning需要4個光罩、4次曝光,用ArFi SAQP需要6個光罩、9次曝光,而EUV只需一個光罩、1次曝光(圖2)。相較之下,採用EUV技術不但可有效簡化製程,加快產品設計時程,也因為曝光次數明顯減少,因而可有效降低成本,滿足晶片設計高效能、低成本的需求,因此,市場對於EUV的需求有增無減。 據悉,ASML的EUV系統現在可用於7nm生產,滿足客戶對可用性、產量和大量生產的需求。到了2019第2季季末,目前半導體領域已經有51個EUV系統(包含NXE:33xx、NXE:3400B),而該公司在2019年的銷售目標為30台EUV,目前已出貨11台,而在第2季再度接獲10台EUV極紫外光系統的訂單,顯示市場對於EUV設備的需求相當強勁。因此,ASML的出貨計畫將著重於2019年下半年和第4季,而2019年的整體營收目標維持不變。 然而,隨著晶圓產能不斷增加,ASML也持續推出生產力更高的EUV設備。Sluijk透露,目前EUV系統在晶圓廠客戶端每天生產的晶圓數量超過1,000片,為此,ASML持續強化EUV微影系統「NXE:3400C」的量產效能,不僅在ASML廠內展示每小時曝光超過170片晶圓的實力,在客戶端實際生產記憶體晶片的製造條件下,也成功達到每天曝光超過2,000片晶圓的成果,甚至達到2,200片的紀錄。另外,ASML也計畫在2020上半年推出生產力更高的設備,將NXE:3400C的生產率提升至> 185 wph。 同時,除了提升設備生產量之外,因應未來先進節點,ASML也計畫推出全新EUV設備,名稱為EXE,不僅擁有新穎的光學設計和明顯更快的平台,且數值孔徑更高,為0.55(High-NA),進一步將EUV平台延伸至3nm節點以下,擴展EUV在未來先進節點中的價值。 Sluijk說明,此一產品將使幾何式晶片微縮(Geometric Chip Scaling)大幅躍進,其所提供的分辨率和微影疊對(Overlay)能力比現有的NXE:3400高上70%。EXE平台旨在實現多種未來節點,首先從3奈米開始,接著是密度相近的記憶體節點。另外,EXE平台有著新穎的光學設計,並具備更高的生產力和更高的對比度,以及更高的生產量,每個小時> 185 wph,且Reticle stage比NXE:3400快上4倍;Wafer stage比NXE:3400快上2倍。 Sluijk指出,該公司的EUV平台擴展了客戶的邏輯晶片和DRAM的產品路線圖,透過提供更好的分辨率、更先進的性能,以及逐年降低的成本,EUV產品將會在未來十年到達一個經濟實惠的規模。
0

積極布局先進製程 三星釋出3GAE技術

搶攻先進製程市場,三星電子(Samsung)推出3nm GAE設計套件(PDK) 0.1版本,能幫助客戶儘早開始設計相關工作,提高設計競爭力,同時縮短周轉時間(TAT)。此款晶片電晶體底層結構經過重新設計,與7nm技術相比,可提升35%的速度、減少45%使用空間、減少50%電力消耗。 三星電子製造業務總裁兼負責人ES Jung表示,面臨第四次工業革命,現在是一個講求高效率計算與連接的新時代,地球上每個人的日常生活都將受到影響。三星電子充分地理解,實現有效可靠的矽解決方案不僅需要最先進的製造和封裝技術以及設計解決方案,還需要合作夥伴的支持與信任。三星致力於在矽解決方案領域不斷地進步。 不讓台積電專美於前,三星積極布局先進製程。三星透露其發展藍圖,計畫發展四種基於FinFET的製程,從7nm到4nm製程、採用極紫外線(EUV)技術、3nm GAA與MBCFET。在2019年下半年,三星計劃開始量產6nm技術元件並完成4nm技術的開發。另外,三星5nm FinFET技術的產品設計將於4月開發,預計將於2019年下半年完成,並於2020年上半年開始量產。 同時三星近日也宣布正在開發3奈米製程「環繞式閘極結構」(Gate-All-Around, GAA)技術。三星指出3奈米GAA製程技術(3GAE)的研發完全依照進度,PDK 0.1版已在4月釋出。此基於GAA的技術有望在下一代應用中被廣泛地採用,例如手機、網路、汽車,人工智慧(AI)和物聯網(IoT)。 基於奈米線的傳統GAA技術因為其有效通道寬度較小而須要堆疊更多。但三星的GAA專利技術多橋通道FET(Multi-Bridge-Channel FET, MBCFET)採用奈米片(Nanosheet)結構,可實現更高的電流量。 與現在FinFET不同之處在於,MBCFET透過控制奈米片寬度提供更高的設計靈活性。此外,MBCFET可與FinFET技術兼容,表示兩者可以共享相同的製造技術和設備,進而加速技術開發與生產。
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -