3奈米
Mentor通過台積電3奈米製程技術認證
Mentor近期宣布旗下多項產品線和工具已獲得台積電(TSMC)最新的3奈米(N3)製程技術認證。
台積電設計建構管理處資深處長Suk Lee表示,此次認證進一步突顯了Mentor為雙方共同客戶以及台積電生態系統所創造的價值。很高興看到一系列Mentor的平台正在不斷通過台積電認證,客戶能夠以此運用最先進的製程技術,在功耗和效能方面取得大幅提升,進而實現成功的晶片設計。
目前已通過台積電N3製程認證的Mentor產品包括Analog FastSPICE平台,該平台可為奈米级類比、射頻(RF)、混合訊號、記憶體和客制化數位電路提供先進的電路驗證。
Mentor還同時擴展了其Xpedition軟體對台積電2.5/3D產品的支援,包括用於設計規劃和網表的Xpedition Substrate Integrator、和用於布局的Xpedition Package Designer,經過增强後的Xpedition Package Designer現可滿足台積電的InFO技術要求。此外,Mentor Calibre實體驗證平台中的3Dstack技術還透過對CoWoS-S的支援,擴展了對台積電「晶粒之間」(inter-die)LVS的支援。
Mentor的IC驗證平台 Calibre nmPlatform也有多項產品獲得了台積電N3和N5製程認證,其中包括Calibre nmDRC和Caliber nmLVS工具套件—用於IC實體和電路驗證sign-off。Calibre在每個新製程上持續改進和開發新功能,同時提供良好的高準確性,可擴展性和周轉時間。如Caliber PERC可靠性平台,能夠對實體布局和網表進行獨特的整合分析,可自動執行複雜的可靠性驗證檢查。同時,Mentor還與台積電合作為ESD(靜電放電)和閂鎖(Latch-Up)驗證提供更加完備的功能。
而Calibre xACT寄生參數提取解決方案—可提供三維FinFET架構所需的高準確度,並協助Mentor和台積電的客戶充分發揮台積電3奈米製程的效能優勢。
Mentor IC EDA執行副總裁Joe Sawicki表示,Mentor和台積電將繼續發揮雙方的合作優勢,為共同客戶提供良好的解決方案。台積電的3奈米製程技術是當前最先進的製程技術,它不僅僅為全球客戶提供了優異的效能和功率效率,同時也再一次向業界證明,摩爾定律迄今依然行之有效。
新思/台積電聯手加速3奈米SoC製程創新
新思科技日前宣布旗下數位(digital)與客製化(custom)設計平台已通過台積電3奈米製程技術的認證。該認證是以台積電最新的設計規則手冊 (design rule manual,DRM)和製程設計套件(process design kit,PDK)為基礎,為雙方廣泛合作和嚴格驗證的成果,能帶來可實現優化的功耗、效能和面積(PPA)的設計解決方案,進而加速新一代設計的開發。
台積電設計建構管理處資深處長Suk Lee表示,與新思科技多年來的合作成果為客戶提供了基於台積電先進製程技術的平台解決方案,令客戶受惠於台積電3奈米製程技術所帶來的功耗表現與效能的大幅提升,進而實現矽晶開發的創新,同時能快速將產品創新推向市場。通過認證的新思科技設計解決方案讓客戶可以更自信地基於台積電N3製程進行設計,並獲得優化的PPA。
藉由與台積電密切合作,新思科技開發出關鍵的特色功能和新技術,以確保台積電N3製程從合成到布局繞線,再到時序(timing)及物理簽核(physical signoff)的完整流程之間的關聯性。新思科技的Fusion Compiler RTL-to-GDSII 解決方案和 IC Compiler II布局繞線解決方案已加以擴展可支援台積電 N3 製程。經強化的新思科技Design Compiler NXT合成解決方案能讓設計人員充分利用台積電3奈米技術,透過採用高度精確的全新電阻和電容估計方法提升結果品質(QoR),並與新思科技的IC Compiler II布局繞線解決方案具備更緊密的關聯性。PrimeTime 簽核解決方案(signoff solution)支援先進的多輸入切換 (multi-input switching,MIS),用於精確的時序分析(timing...