長江存儲
長江存儲3D NAND技術迎頭趕上 推128層快閃記憶體
日前長江存儲推出128層QLC 3D NAND快閃記憶體,並已通過多家控制器廠商SSD等終端產品認證。此次同時發布的還有128層512Gb TLC(3 bit/cell)規格NAND晶片X2-9060,以滿足不同應用場景的需求。此128層快閃記憶體系列產品使用Xtacking 2.0架構,優化3D NAND控制電路與儲存單元且提升I/O讀寫性能。
圖 長江存儲推出128層QLC 3D NAND Flash快閃記憶體,以及TLC 3D NAND Flash 快閃記憶體。來源:長江存儲
截至今年一月,國際記憶體廠商SK海力士及美光皆已推出128層3D NAND Flash,而三星(Samsung)、威騰電子(Western Digital)及鎧俠(Kioxia,原東芝)、長江存儲也都曾在2019年發布128層3D NAND的生產計畫。其中長江存儲位於中國的工廠現已復工,並推出128層QLC 3D NAND Flash快閃記憶體,以及TLC 3D NAND Flash 快閃記憶體,容量分別為1.33Tb與512Gb。
該記憶體所使用的Xtacking 架構,可優化3D NAND的控制電路和儲存單元,在64層TLC產品的儲存密度、I/O性能及可靠性上已有良好表現,而128層的快閃記憶體產品則基於升級後的Xtacking...
群聯獲頒長江存儲年度市場表現獎暨年度生態夥伴獎
長江存儲(YMTC)於1月16日以「新十年,芯夢想,新格局」為主題召開市場合作夥伴新春溝通會,向早期在市場布局和生態合作上發揮關鍵價值的企業頒發榮譽獎項。群聯電子獲頒年度市場表現獎及年度生態夥伴獎。YMTC除了肯定了群聯所帶來的市場真實回饋,也為後續產能提升奠定堅實基礎。長江存儲科技有限責任公司首席執行官楊士寧為部分獲獎企業代表頒發了榮譽獎杯。長江存儲董事長,紫光集團董事長兼首席執行官趙偉國,長江存儲執行董事、紫光集團聯席總裁刁石京,長江存儲市場與銷售資深副總裁龔翊等也出席了活動。
群聯(PHISON)董事長潘健成表示,群聯長期專注於快閃記憶體主控的開發與儲存方案的整合,透過群聯自有技術與IP,整合長江存儲Xtacking技術的3D NAND快閃記憶體,能快速的將儲存產品整合及導入市場,協助擴大市場的應用與普及率。長江存儲與群聯不僅是NAND原廠與控制晶片IC廠的關係,更是技術、產品、應用及市場等全方位的長期夥伴關係。
楊士寧在頒獎詞中談到,自長江存儲量產64層3D NAND快閃記憶體到現在,市場總體給予正面評價,背後更有合作夥伴的深度配合及終端市場歷練。依靠各自研發、測試團隊的共同努力,長江存儲感謝合作夥伴的信任和支援,希望一起為終端使用者帶來更大的價值。
中國自主DRAM之夢發芽 長鑫存儲量產在即
成立於2016年的中國長鑫存儲(Changxin Memory Technologies),先前稱合肥長鑫與福建晉華、長江存儲為「中國製造2025」的三大記憶體國家隊。該公司日前正式宣布,首款自主設計DRAM(動態隨機存取記憶體)晶片2019年底預計開始逐步量產,透過重新設計DRAM架構,盡量減少美國技術使用,同時首度公開談論其技術內涵,希望有效降低技術侵權疑慮。
中國長鑫存儲在合肥投資新台幣近2500億元,準備量產自主DRAM記憶體
據了解,長鑫在合肥DRAM廠已投資約80億美元,計畫在年底量產,最初每月預計生產約1萬片晶圓,相較目前全球每月生產130萬片晶圓,上述數字僅如滄海之一粟,但對還沒有本土自製DRAM晶片的中國來說,卻不啻是項重大突破。2018年全球DRAM市場規模達996.5億美元,三星電子、SK Hynix、美光等三大廠掌控了95%市場。
長鑫表示其DRAM設計來自德國晶片商英飛凌旗下2009年破產的DRAM廠奇夢達(Qimonda),長鑫存儲副總裁、未來技術評估實驗室負責人平爾萱表示,該公司已經把原本奇夢達的46奈米製程 DRAM提升到10奈米,也開始在極紫外光(EUV)、高介電常數金屬閘極(High-k Metal Gate, HKMG)和環繞閘極(Gate All Around, GAA)等新技術的研發。奇夢達曾提出埋入式電柵三極體技術,利用空間將三極體的性能提升,這種提升隨著線寬的減少越來越被需要。從堆疊式架構的發展歷史以及展望將來的發展趨勢就可以發現,現在DRAM沿用密集排布電容及埋入式電柵三極體,甚至未來3~5代DRAM應該都會延續類似架構。
DRAM是基於電容儲存電荷為原理的緊密鋪排的陣列,這個陣列透過一系列外圍電路管理以讀寫裡面儲存的資料。平爾萱說,與過往相比,今天一個面積小於指甲的DRAM晶片可容納80億儲存單元,而8個儲存單元可以代表一個字母,因此一個晶片可能儲存10億個字母。而這些數據可以6Gb/sec 的速度,在幾秒內完成讀寫。DRAM技術在發明之後的幾十年里,經歷了從早期簡單的平面結構,變化成為立體溝槽式電容及堆疊式電容的架構,為了爭取更多的電路表面積,演變出向上和向下兩種技術發展路線,而最終以堆疊式架構勝出。
原因是溝槽式架構面臨幾個技術瓶頸:其一是溝槽式只限於單面表面積,堆疊式可用雙面表面積,溝槽式架構很快就達到了刻蝕深寬比極限;其二是高介電質材料的應用受到溝槽式中高溫製程的限制。展望未來,平爾萱認為,DRAM是有極限的,透過技術改進,可以延後物理性能的限制,如導入 EUV微影技術及HKMG三極體以縮小線寬及加強外圍電路性能。EUV是繼193奈米 Immersion Scanner後又一個曝光技術革命,EUV主要是針對陣列,但外圍線路的增強及微縮也是近來DRAM技術發展的另一個機會。另外,由於DRAM製程中有電容這一段,因此HGMG製程的選擇需與電容製程匹配,透過導入HKMG,不但可以推動儲存密度進一步提高,連接埠速度也同步獲得了提升。