熱模型
借助有限元分析法熱模型 碳化矽MOSFET短路一目了然
實現電器安全 電子產品穩健性至關重要
碳化矽(SiC)具有較佳的電學和熱學性質,使碳化矽功率元件的性能超越矽產品。在需要高開關頻率和低電能損耗的應用中,碳化矽MOSFET正在取代標準矽元件。半導體技術要再進一步發展必須解決可靠性的問題,這是因為有些應用領域對於可靠性的要求十分嚴格,例如汽車、飛機、製造業和再生能源。典型的功率轉換器及相關功率電子元件必須嚴格遵守電器安全規範,能夠在惡劣條件下保持正常運作,其穩健性(Robustness)能夠承受短路這種危險衝擊。
沒有設備能夠監測微秒級功率脈衝所引起的元件內部溫度升高。當脈衝非常短時,只能用模擬方法估算晶體結構內部和相鄰層的溫度上升。此外,溫度估算及其與已知臨界值的相關性,將能解釋實驗觀察到的失效模式。在這種情況下,模擬工具和分析方法有著重要作用,因為瞭解在極端測試條件下結構內部發生的現象,有助於強化技術本身的穩健性,進而節省研發時間。本文簡要介紹了650V、45mΩ碳化矽功率MOSFET樣品的短路實驗,以及相關的失效分析和建模策略。
短路試驗分析與結構模擬
在做短路實驗前,先用電壓電流曲線測量儀對待測樣品的閘極氧化層進行完整性測試,如圖1(a)所示。接著對待測元件進行動態表徵,評估其開關特性。圖1(b)所示是典型開關表徵的等效電路圖。圖1(c)所示則是相關實驗的波形:Vgs、Vds、Id,以及在VDD=400V、20A負載電流、Vgs=-5/20V、Rg=4.7Ω關斷時的功率分布Poff,計算出關斷能量Eoff,取值約25μJ。
圖1 (a)閘極氧化層測量,(b)開關表徵等效電路和典型的關斷波形(c)。
圖2(a)所示是短路實驗的試驗台,圖2(b)所示是實驗等效電路圖。
圖2 實驗裝置:(a)試驗台,(b)等效電路
圖3(a)所示是樣品1在失效條件下的短路實驗波形。施加一串時間寬度增量為250ns的單脈衝取得失效點。觀察到脈衝間延遲為5秒。在VDD=400V、Vgs= 0/20V和Rg=4.7Ω的條件下,樣品1順利完成tsc=5,75s脈衝短路實驗。
圖3 (a)短路試驗動態波形,(b)和(c)為閘極氧化層電學表徵,(d)短路試驗導致閘極氧化層退化後的關斷波形
在這個時步裡,脈衝無法顯示失效模式,需要在下一個時步(tsc=6μs)中去驗證,此時,閘極氧化層被不可逆地損壞。觀察到漏極電流Id和Vgs下降(圖3(a))。在圖3(b)中觀察到的損壞是短路能量(Esc)過高導致的閘極氧化層失效,並且用曲線測量儀證實失效存在,如圖3(c)所示。觀察到的閘極氧化層退化與Eoff性能的動態變化相關,如圖3(d)所示。
隨後對失效元件進行失效分析,在後側和前側用光電子能譜確定缺陷位置,並用聚焦離子束方法進行「熱點」截面分析。
樣品損耗測試結果
表1總結了測試元件中兩個樣品的實驗結果,從測量結果看,兩個樣品的損耗程度不同。樣品1的固有閘源電阻(Intrinsic Gate-source Resistance)為3.3kΩ,除連續閘極電流吸收異常外,MOSFET的其它功能未受任何影響。相對於標準操作條件,樣品2本固有閘源電阻低很多,並且閘極吸收電流升高。即使開關能量在受損最嚴重的樣品上顯著提高,兩個樣品仍然能夠維持功能正常,如圖3(d)所示。
因此,為了解釋失效機制(Failure Mechanism),用Silvaco工具在短路實驗靜態條件下進行結構模擬,如圖4(a)所示,並且提取了碳化矽結構內部電壓/電流密度分布數據,如圖4(b)所示。在Atlas(用於元件模擬的Silvaco工具)中,FE元件的閘極偏壓最高20V,漏極觸點偏壓最高400V。
圖4 Silvaco工具(a)模擬的垂直剖面圖和(b)功率分布圖。
使用實驗數據集微調傳導模型,以便在飽和條件下也能取得適合的臨界值電壓或I-V特性。閘極氧化層與碳化矽介面處的狀態能量密度分布、各向異性遷移率值和電子飽和速度,是在實驗數據和模擬輸出之間實現良好匹配的關鍵參數。傳導模型可提供在短路實驗期間晶片上耗散功率的精確分布,所以傳導模型微調對建模策略具有非常重要的意義。
本文提出的建模方法即使用Silvaco工具進行結構模擬,根據模擬輸出的功率分布數據,為有限元方法(Comsol Multiphysics)物理模型提供隨時間變化的功率分布實驗數據。該模型專門用於研究類似於持續幾微秒的短路類事件,理解並解釋在短功率脈衝期間碳化矽MOSFET結構內部發生的情況,同時將碳化矽的熱特性(熱導率和熱容量)視為溫度的函數;進而利用這個新模型研究內部結構的熱行為,並評估周圍層的溫度。
圖5(a)和圖5(b)所示是溫度達到峰值時的熱圖和熱通量,顯示了最高溫度所在的位置(圖5(a))以及在整個結構內部熱量是如何傳遞的(圖5(b))。熱分布可發現短路試驗主要涉及元件的哪些部分,解釋實驗觀察到的失效模式。圖5(c)顯示了不同層的溫度分布與時間的關係:溫度峰值是結構頂層的溫度,與當前已知的臨界值一致。
圖5 (a)3D熱圖,(b)熱通量和(c)短路期間的溫度分布(c)。
綜上所述,本文創建的有限元熱模型考慮到了MOSFET的物理結構和試驗數據。該建模方法能夠估算在短功率脈衝特別是短路實驗條件下,結合周圍層中的溫度分布情況,解釋了實驗觀察到的失效現象。
鑒於沒有設備能夠準確地檢測到如此短暫的脈衝在被測元件上產生的溫度上升,並且典型熱模型是為量產封裝或系統元件而研發,無法有效地用於分析此類事件,因此,試驗結果對建模策略實施具有非常重要的意義。
(本文作者皆任職於意法半導體)