- Advertisement -
首頁 標籤 新思科技

新思科技

- Advertisment -

新思科技攜手台積電 推出3DIC Compiler平台

新思科技日前宣布與台積公司合作,雙方採用新思科技Compiler產品的先進封裝解決方案,提供通過驗證的設計流程,可用於以矽晶中介層(Silicon Interposer)為基礎的基板上晶圓晶片封裝(Chip-on-Wafer-on-Substrate, CoWoS-S)以及高密度晶圓級且以RDL為基礎的整合扇出型封裝(Integrated Fan-Out ,InFO-R)設計。3DIC Compiler針對現今複雜多晶片(Multi-die)系統所需的封裝設計提供的解決方案,可用於高效能運算(High-performance Computing, HPC)、汽車和行動等應用。 3DIC Compiler平台可縮短封裝時間 台積公司設計建構管理處資深處長Suk Lee表示,AI和5G網路等應用對於較高水平整合、較低功耗、較小尺寸以及更快生產速度的需求日益增加,帶動了先進封裝技術的需求。台積公司創新的3DIC技術如CoWoS和InFO等,讓客戶能透過更強大的功能性和增強的系統效能,以更具競爭力的成本實現創新。我們與新思科技的合作為客戶提供了通過認證的解決方案,進而基於台積公司的 CoWoS和 InFO 封裝技術進行設計,以實現高生產力及加速完成功能性矽晶片。 新思科技設計事業群系統解決方案資深副總裁Charles Matar認為,對於想要利用多晶片解決方案設計出新一代產品的客戶,新思科技與台積公司深知其所面臨的設計挑戰,而我們雙方的合作正提供客戶一個最佳的實作途徑。透過在單一的完整平台上提供原生實現(Natively Implemented)矽中介層和扇出型佈局(Fan-out Layouts)、物理驗證(Physical Verification)、協同模擬(Co-simulation)和分析功能,讓客戶得以因應現今複雜的架構和封裝要求,還能提高生產力並縮短周轉時間(Turnaround Time)。 新思科技3DIC Compiler解決方案提供晶片封裝協同設計和分析環境,可在封裝設計出最佳的2.5D/3D多晶片系統。該解決方案包含了台積公司設計巨集(Design Macro)的支援和以高密度中介層(Interposer)為基礎、使用CoWoS技術之導線(Interconnect)的自動繞線(Auto-routing)等功能。針對以RDL為基礎的InFO 設計,則透過自動化的DRC感知之全角度多層訊號和電源/接地繞線(Power/Ground routing)、電源/接地平面設計和虛擬金屬填充(Dummy Metal Insertion),以及對台積公司設計巨集的支援,能將時程從數個月縮短至數周。 對CoWoS-S和InFO-R設計來說,晶粒(Die)分析需要在封裝環境和整個系統下進行。就設計驗證和簽核而言,晶粒感知(Die-aware)封裝和封裝感知(Package-aware)晶粒電源完整性(Power Integrity)、訊號完整性和熱分析(Thermal Analysis)皆非常重要。新思科技的3DIC Compiler整合了安矽思(Ansys)晶片封裝協同分析解決方案RedHawk系列產品,能滿足此關鍵需求,實現無縫分析(Seamless Analysis)且能更快速聚合成最佳解決方案。此外,客戶可藉由消除過度設計來實現更小的設計以及達到更高的效能。
0

IC設計在雲端 Astera Labs挑戰全新運作模式

在現代化的IC設計流程中,晶片設計其實是靠伺服器的運算能力堆出來的。如果IC設計公司本身自建的伺服器機房無法提供充裕的運算能力,在進行設計模擬、驗證的時候,會耗費很多時間。但IC設計所需要的IT投資金額十分龐大,別說資源有限的新創公司往往沒有足夠的運算能力,就連許多IC設計大廠也常感到頭疼。為此,新創公司Astera Labs大膽嘗試了完全在雲端進行晶片設計的新做法,並成功完成自家的晶片設計。 對IC設計團隊而言,由於公司自建伺服器的運算能力有限,因此每當產品開發進入中後期,需要頻繁進行模擬、除錯、驗證,提高設計成功率時,常會遇到排程塞車或是公司的伺服器運算能力不允許進行完整模擬驗證的情況。但對於公司的資訊主管來說,因為IC設計對運算能力的需求尖峰期很短,如果只為了短短幾天或幾周的尖峰期需求,就大手筆投資IT基礎建設,會面臨設備利用率偏低的問題。 因為這是整個IC設計產業共同面臨的問題,所以許多電子設計自動化(EDA)工具業者都開始與雲端服務供應商合作,推出以用量計價加上短期授權的新商業模式,希望用更彈性的方法來滿足IC設計公司的尖峰需求。不過,由於IC設計產業對營業秘密外流一直有很高的疑慮,因此這種做法還在推廣階段。 但對新創公司來說,這種全新的雲端設計流程可說是一大福音。專注在高速串列/解串列(SERDES)晶片設計的Astera Labs,就利用這種作法,在公司完全沒有自建伺服器的情況下,完成了PCIe Gen4/Gen5重定時器(Retimer)的設計。 Astera Labs業務長Sanjay Gajendra(圖)表示,由於PCIe Gen4/Gen5的速度非常快,因此其訊號傳輸距離也變得極短。為延長訊號傳輸距離,除了使用高速PCB板材之外,在訊號路徑上添加主動元件,將訊號重新整理後再傳輸到目的地,也是一個可行的辦法,而且這種做法往往比採用昂貴的高速板材或同軸電纜來得更具成本優勢。 Astera Labs業務長Sanjay Gajendra表示,該公司已成功在雲端上完成整個IC設計流程,成為業界創舉。 這裡所指的主動元件,就是Astera Labs目前的主力產品--Retimer。Retimer跟一般常見的訊號放大器(Amp)不同,放大器不具備訊號清理功能,只會把收到的訊號放大後再傳輸出去,這意味著放大器輸出的訊號,其實是耦合了各種雜訊後的PCIe訊號。Retimer則是帶有數位訊號處理(DSP)能力的高速串列/解串列(SERDES)晶片,即便收到的PCIe訊號已經與雜訊耦合,Retimer還是能藉由DSP功能重建乾淨的PCIe訊號,並發送該訊號的副本到目的地。 換言之,Retimer其實是相當複雜的電路設計,如果要靠自有伺服器來完成設計模擬跟驗證,其IT相關投資跟EDA工具授權費會非常驚人。但Astera Labs在亞馬遜AWS及新思科技(Synopsys)的協助下,成功地在雲端上完成此一晶片的設計工作,並已在台積電投片量產。 在公有雲上完成整個IC設計流程,是業界的一大創舉。會不會產生示範效應,進而讓更多IC設計業者也開始採用類似的運作方法,值得密切觀察。  
0

新思推出新款embARC機器學習推論軟體庫

新思科技近日宣布推出新的embARC機器學習推論軟體庫(embARC Machine Learning Inference software library),當SoC開發人員採用新思科技DesignWare ARC EM和HS DSP處理器IP、進行高效能神經網路SoC設計時,可大幅提升開發效能。embARC MLI軟體庫提供開發人員優化的功能,可於神經網路各層階中執行, 因此對於語音偵測、語音辨識及感應器資訊處理等需要低功耗與小面積的應用,可大幅減少其處理器的週期數(cycle count)。embARC MLI軟體庫可透過embARC.org取得,該網站專門提供開發人員取得支援ARC處理器的免費開源軟體、驅動程式、作業系統與中介軟體。 耐能智慧(Kneron)創辦人暨執行長劉峻誠表示,為了提供客戶語音觸發(Voice Triggering)與語音辨識的超低功耗AI解決方案,需要ARC EM DSP這類功耗及面積效率高的處理器IP。藉由提供embARC機器學習推論軟體庫,新思科技提供開發人員所需的基本要件,能在以ARC為基礎的設計上快速實現機器學習運算。 embARC MLI軟體庫支援ARC EMxD與HS4xD處理器,為中小型機器學習模型的有效推論(Effective Inference)提供核心要件。它能有效率地執行諸如卷積運算(Convolution)、長短期記憶單元、池化運算(Pooling)等操作實作、修正線性單元(Rectified Linear Units, ReLU)等激勵函數(Activation Function),以及包括填充(Padding)、轉置(Transposing)、串接(Concatenation)等資料選路(Data Routing)的操作,同時還能減少功耗與記憶體使用量(Footprint)。舉例來說,像是CIFAR-10等低功耗神經網路用的基準,在ARC...
0

為AIoT技術人才注新血 新思啟動產學合作計劃

新思科技(Synopsys)近日宣布與國立台灣大學、清華大學、交通大學、成功大學與中央大學等學校共同啟動「AIoT設計實驗室」產學合作計劃。新思將捐贈各校晶片開發核心套件與AI/機器學習(Machine Learning)教材,以誘發學界對於AIoT設計的強大研發能量,並培育先進半導體設技人才,為政府推動AI創新生態環境奠定良好基礎。 新思科技全球副總裁暨台灣區總經理李明哲表示, AI技術目前集中於應用,受到硬體成本相對較高的現實因素影響,AI商用仍面臨許多挑戰。但更因為如此,AI在台灣的發展須要注入新的發想,而多元創新的想法許多就來自於學校。 科技部政務次長許有近指出,AI是台灣科技發展的主軸之一,物聯網也正蓬勃發展,AI整合物聯網的應用逐漸滲透人們的生活,也帶動當前半導體技術的演進。「AIoT設計實驗室」產學合作計劃將有助各大學校院於設計初期集導入世界級的技術,讓半導體設計研發人才的養成從校園與國際接軌。 AIoT是AI與物聯網(IoT)的整合,隨著AI技術日漸成熟,而物聯網及其相關的應用服務也逐漸興起,AI透過物聯網逐漸進入到人類生活的各個層面中,AIoT驅動著各式智慧裝置應用的開發,裝置本身也變得更為聰明與靈巧。透過這次的合作,新思將捐贈AIoT晶片開發之核心套件ARC IoT Development Kit與AI/機器學習教材,並提供課程相關的訓練指導,以協助這些大學成立AIoT設計實驗室,讓學生們接觸與吸收符合當前產業需求的先進技術。 新思科技總裁暨共同執行長陳志寬提到,為了協助台灣半導體技術再升級,以及培育半導體設計軟體人才,新思將持續透過產學合作計劃的推動,協助產學研界提升AIoT的研發能量,掌握相關商機,共創產業發展新局面。
0
- Advertisement -
- Advertisement -

最新文章

- Advertisement -

熱門文章

- Advertisement -

編輯推薦

- Advertisement -