首頁Top區塊
- Advertisement -
TSN/軟體方案上陣 英特爾IoT處理器全線更新
英特爾(Intel)日前舉行工業高峰會(Industrial Summit),並發表一系列針對工業物聯網(IIoT)應用市場的CPU解決方案。分別基於TigerLake與Elkhart Lake的第11代Core處理器及Atom x6000E,是本次CPU新品的兩大主角。由於這兩款CPU內建的繪圖引擎均遠比過去的CPU強大,加上OpenVino工具包的幫助,基於這兩款CPU的工業設備不僅有更強大的多媒體處理能力,而且在AI推論能力也有長足進步。此外,第11代Core與Atom x6000E都將支援TSN列為標準功能,這或許意味著工業運算設備全面轉向TSN的時刻,已經不遠了。
新一代處理器效能大提升 TSN列為標準功能
英特爾公司業務行銷暨公關事業群副總裁汪佳慧表示,到了2023年,將會有高達70%的企業在邊緣處理資料。第11代Intel Core處理器、Intel Atom x6000E系列以及Intel Pentium、Celeron N和J系列處理器的推出,是英特爾在增強物聯網功能方面,邁出的最重要一步。
除了新的處理器之外,英特爾也與客戶跟供應鏈夥伴緊密合作,以建立概念驗證、最佳化解決方案,並在過程當中收集回饋意見。為了協助客戶跟夥伴加快產品創新的速度,在晶片之外,英特爾還提供Edge Insights for Industrial、OpenVINO工具包等開發工具,並透過最佳化與容器化的套件,支持感測、視覺、自動化和其他變革性的邊緣應用。
第11代Core處理器專門鎖定需要高速處理、電腦視覺和低延遲確定性運算(low-latency deterministic computing)的基本物聯網應用進行強化。在效能提升方面,與先前的CPU相比,第11代Core的單執行緒效能可提升23%,多執行緒效能則可提升19%,在繪圖效能方面最高可為前一代產品的2.95倍。新的雙視訊解碼功能區塊讓處理器以每秒1080p/30幀的速度處理40個同步影片串流,最多可輸出4個4K視訊通道或2個8K通道。AI推理演算法可以在多達96個圖形執行單元(INT8)上運行,也可以在內建有向量神經網路指令(VNNI)的CPU上運行。
針對有高速運算需求的應用,英特爾推出基於TigerLake的第11代Core處理器。
在降低延遲方面,透過Intel Time Coordinated Computing(Intel TCC Technology)和時效性網路(TSN)技術,第11代處理器可滿足即時運算需求,同時在工業、零售、醫療與智慧城市等各種使用情境中提供穩定可靠的效能。
Atom x6000E則是英特爾針對物聯網增強所開發出的第一個專用處理器平台。其內建的繪圖引擎可將3D繪圖效能提升2倍。此外,該處理器還搭載專用的可編程服務引擎(Programmable Service Engine, PSE),可執行獨立的即時作業系統(RTOS),以實現頻外和頻內遠端裝置管理。據了解,此引擎採用的是Arm的Cortex-M7核心,而非x86架構。
此外,Atom...
背光應用打頭陣 MiniLED起飛在望
為了將應用觸角從照明進一步擴大到顯示領域,LED相關業者無不積極布局MiniLED技術,並以MicroLED作為終極目標,希望以LED晶粒直接做為顯示畫素,實現功耗、對比度都不遜於OLED,但可靠度卻遠勝OLED顯示的MicroLED顯示。但要用LED取代液晶,構成顯示畫素,有相當高的技術門檻存在,從LED晶粒的設計量產到顯示面板的組裝製造,每個環節都還有許多問題需要克服。雖然許多面板大廠已公開展示MiniLED顯示器,但量產時程大多仍不確定。
因此,在追求以MiniLED或MicroLED做為顯示畫素的同時,LED跟面板產業同時也在發展技術門檻較低,能更快商品化的MiniLED背光,希望藉由這項技術,先拉近LCD與OLED面板之間的性能差異,並為MiniLED,乃至MicroLED的後續發展蓄積能量。
背光應用門檻較低 成本仍有降低空間
聚積科技背光事業處副處長黃炳凱(圖1)表示,與直接用LED晶粒作為畫素的顯示面板應用相比,把MiniLED應用在背光模組的技術難度跟成本較低,因此商品化的進程也快了一截。許多一線TV品牌廠的75吋以上高階產品,已經開始導入MiniLED背光;專為電競玩家設計的電競螢幕(Gaming Monitor),也已經有採用MiniLED背光的實際案例。
圖1 聚積科技背光事業處副處長黃炳凱
MiniLED背光之所以能率先進入量產,跟背光的技術難度較低,以及MiniLED背光為LCD面板帶來的效益十分明顯有關。就技術面而言,目前MiniLED背光所使用的白光LED晶粒,尺寸多半為200微米(µm) x 200µm,晶粒之間的間距(Pitch)則是2公厘(mm),以目前的LED晶粒生產跟組裝技術來說,要量產這種規格的產品不是太困難。
但如果要做直接顯示,畫素間的距離要縮小到0.84mm以下,且由於一個畫素是由紅綠藍三原色組成,故每一顆LED晶粒的尺寸得進一步微縮到40µm x 60µm,甚至30µm x 50µm。這對LED晶粒的設計生產,以及後續的組裝作業而言,都是相當有挑戰性的目標。
不過,跟側光式背光相比,目前MiniLED背光的成本還是明顯高出一大截。因此,如何降低成本,提高MiniLED背光的普及率,是相關業者的當務之急。
黃炳凱分析,MiniLED背光的三大要素--燈(LED晶粒)、驅(驅動晶片)、板(電路板),成本都比側光式背光要高出數倍,導致搭載MiniLED背光的液晶模組(LCM),價格約比採用側光式背光的LCM增加2~3倍之間,使得很多應用產品現階段還無法導入MiniLED背光。
舉例來說,目前50吋以下的中階電視機種,由於價格太過便宜,導入MiniLED背光所造成的售價上揚會十分明顯,消費者恐怕無法接受。但如果是75吋以上的電視,MiniLED背光所增加的成本,就不是那麼明顯。電競螢幕的情況也是如此,一台專為電競設計的高階螢幕,價格可達新台幣數萬元,因此對零組件成本的增加比較不敏感。但一般PC螢幕的零售價只有幾千塊新台幣,現階段要在這種產品上採用MiniLED背光,是十分困難的。
LED晶粒/光學設計改良方向
進一步分析MiniLED模組的成本結構,其中又以LED晶粒成本增加最為顯著,因為MiniLED背光模組使用的LED晶粒數量遠多於側光式背光模組,因此成本的增加是必然的。MiniLED的產能必須擴大開出,創造出足夠的經濟規模,LED晶粒的成本才能明顯下降。
除了創造更大的經濟規模之外,減少LED晶粒的使用量,也是一條可行的路。但由於LED是點光源,如果降低晶粒密度,光斑的現象會更明顯,LED業者必須在晶粒封裝與光學設計上花更多心思,才能取得均勻的混光效果,避免光斑現象產生。
一般來說,為了獲得良好的混光效果,背光模組與面板之間必須保持一定距離,也就是業界所稱的混光區域(Optical Distance, OD)。這會使LCM的厚度增加,不利於實現輕薄的終端產品設計。此外,減少LED使用量,也會影響到背光的亮度,這對於某些終端應用是不利的,例如經常暴露在陽光下的戶外顯示面板。
但這些問題是可以解決的,自2018年即率先量產MiniLED背光的隆達電子,近日發表了四款新一代I-Mini背光模組(圖2),其最大特色之一,就是藉由COB(Chip on Board)技術,直接將隆達自製的Mini LED覆晶晶粒植於燈板上,可達到零OD的超薄設計。此外,新的i-Mini背光模組也搭載了最新的微透鏡陣列技術,其光學設計可達到超廣角的出光(>160o)及較高的取光率,將面板亮度提升至1,600nits,為傳統面板亮度的三倍。
圖2 隆達電子所推出的第二代i-Mini背光模組
矩陣驅動將是大勢所趨
在驅動方面,隨著LED的顆數增加,LED驅動晶片的使用量也會隨之上升,但由於驅動晶片的設計不斷創新,驅動的問題是相對比較容易解決的。例如聚積已經發展出被動矩陣式驅動晶片,單一晶片就可驅動512個LED區塊,未來還可以進一步提高到超過1,000個LED區塊;如果市場需要能驅動上萬個區塊的解決方案,也可以改用主動矩陣驅動的方法來實現。
只是就聚積的觀察,背光模組會不會需要主動矩陣技術,還有待觀察。因為當背光模組的LED區塊數量增加到上萬個,除非面板尺寸極大,否則其所使用的LED晶粒應已是MicroLED等級了。與其用MicroLED做背光,不如直接用來做顯示畫素。
擁有LED一條龍優勢的隆達,則在其新一代i-Mini背光模組上,採用自家開發的驅動技術。i-Mini背光模組採用DOB(Driver on Board)設計,直接將驅動IC與微控制器(MCU)整合於燈板上,進行多分區區域控制。新一代多通道的驅動IC架構將背光控制區域數提升了5倍,可達到1,000分區以上,同時IC顆數可減少50%,並配合微控制器的邏輯迴路控制,達到100萬:1的高對比度。
板材一分錢一分貨 性能/成本必須折衷
至於在電路板方面,考慮到MiniLED雖然相對省電,但仍會散發相當的熱量,因此背光模組製造商多半會採用熱漲冷縮、邊緣撓曲等物理特性較為優異的BT樹脂(Bismaleimide Triazine)作為基板材料。然BT材料的價格比FR4材料昂貴,考慮到成本問題,也有業者開始回頭使用FR4材料。
但如果純粹就成本考量,直接用玻璃作為MiniLED的載板,會是最便宜的,只是相關製程技術目前還不完備,且要將多片模組拼接成跟顯示面板一樣大小,難度會比電路板來得高。此外,玻璃的重量遠比BT、FR4這類材料重,故採用玻璃基板的MiniLED背光模組,現階段還沒有進入量產,以後可能也只適合使用在比較不在意重量的終端應用上。
打通MiniLED產業鏈關卡 蘋果是關鍵
整體來說,MiniLED背光目前已經處於量產階段,例如但由於價格偏高,只有高階產品負擔得起,使得MiniLED背光的市場規模仍然有限。而市場需求有限,又回過頭來成為供應商難以創造經濟規模,驅動成本降低的主因。要打破這個循環,除了相關廠商必須在技術上努力突破外,最好的方法還是找到願意率先將MiniLED導入主流產品的大客戶,藉此創造需求,推動整條供應鏈往前走。
那麼,這家能帶領MiniLED產業鏈打破現況的大客戶,是誰呢?群創執行副總經理丁景隆認為,蘋果(Apple)應該會是促成MiniLED背光從金字塔頂端產品走向主流的最重要推手。由於蘋果向來具有引領業界設計風潮的能力,只要其iPad Pro、Macbook系列產品導入搭載MiniLED背光的顯示器,其他品牌廠將開始群起效尤,創造龐大需求。而需求會帶動供給,只要市場需求大量出現,MiniLED背光相關業者的產能將加速開出,為MiniLED背光在IT面板的普及火上加油。MiniLED背光在IT面板的崛起跟普及,幾乎是一定會發生的事。
黃炳凱也認為,蘋果會是推動MiniLED背光普及的重要推手。現階段MiniLED背光普及的最大障礙並非技術,而是市場規模太小,不足以驅動成本迅速降低。只要有像蘋果這種動見觀瞻的大廠率先導入,就能啟動MiniLED背光市場的正向循環。
事實上,LCD業界一直對MiniLED背光寄予厚望,因為在MiniLED背光跟量子點技術的加持下,LCD面板的顯示性能可以十分接近OLED面板。但因為MiniLED背光的需求規模不足,使得MiniLED背光的降價速度太慢,錯失了搶占市場的機會。其實,MiniLED背光原本最被看好的應用是小尺寸手機面板,但因為中國面板廠如天馬微、京東方的小尺寸硬式OLED面板產能迅速開出,現在手機用的硬式OLED面板報價已經十分便宜,MiniLED背光再進去爭奪這個市場,意義不大了。
相較之下,介於10吋到17吋之間的IT面板,現階段還是LCD面板的天下,OLED面板在這個領域的占有率仍很低。這意味著採用MiniLED背光的LCD面板還有很大的機會,只要蘋果帶頭點火,啟動MiniLED背光平價化趨勢,主流/中階NB、平板顯示器的背光技術,就有可能會轉向MiniLED。但入門級NB或平板的顯示器,應該不會是MiniLED背光可以發揮的舞台,因為側光式背光的技術已十分成熟,這類入門級IT面板對成本又很敏感,MiniLED背光在這個市場上,不容易討到便宜。
為LCD/LED再創第二春 MiniLED背光責任重大
MiniLED背光和量子點、LCD面板互相搭配,可以讓LCD顯示器的對比度大幅提升,縮短與OLED顯示器的差距。對於在OLED技術上投資不多,只是「小打小鬧」的台灣面板廠來說,MiniLED背光的出現與普及,無疑是對OLED陣營發動反擊,為LCD再創第二春的契機。也因為如此,群創、友達等面板廠,均積極布局MiniLED背光,隆達、晶電與聚積等LED相關業者,更是全力衝刺。
歷經數年醞釀,如今MiniLED背光的潛力,已經開始獲得客戶肯定,大規模量產在即。近年來同時面臨中國同業競爭壓力的台灣LCD廠跟LED廠,也可望藉由MiniLED背光重新站穩腳跟,並為日後的MiniLED顯示、MicroLED顯示做好更充分的準備。
整合多階/類比記憶體運算 AI邊緣功耗難題迎刃而解
雖然使用者可以享受到這些AI應用帶來的益處,但同時仍有隱私、功耗、延遲和成本等諸多疑慮,這些疑慮便成為AI 應用的挑戰。如果有一個能夠從資料來源,執行部分/全部運算(推論)的本地處理引擎,那麼這些問題即可迎刃而解。傳統數位神經網路的記憶體存在功耗瓶頸,難以實現這一目標。為了解決此問題,可以將多階記憶體與類比記憶體內運算方法結合使用,使處理引擎滿足更低的毫瓦級(mW)到微瓦級(μW)功率要求,進而在網路邊緣執行AI推論。
雲端AI面臨隱私/功耗/延遲挑戰
如果透過雲端引擎為AI應用提供服務,使用者必須主動/被動上傳一些資料到雲端,運算引擎則在雲端處理資料並提供預測,然後將預測結果發送給終端用戶使用。以下概述資料處理過程面臨的挑戰(圖1):
1.隱私問題:對於Always-on、Always-aware設備,個人資料或機密資訊在上傳期間或在資料中心保存期限期間可能遭受濫用的風險。
2.不必要的功耗:如果每個資料位元都傳輸到雲端,則硬體、無線電、傳輸裝置以及雲端中不必要的運算都會消耗電能。
3.小批量推論的延遲:如果資料來自邊緣裝置,有時至少需要一秒才能收到雲端系統的回應。當延遲超過100毫秒時,人們便有明顯感知,造成不佳的用戶體驗。
4.資料經濟需要創造價值:感測器隨處可見且價格低廉,能夠蒐集大量資料,但是如果每筆資料都上傳到雲端進行處理的效益不高。
圖1 從邊緣到雲端的資料傳輸
要使用本地處理引擎解決這些挑戰,首先必須針對目標使用案例,利用指定資料集合對執行推論運算的神經網路進行訓練。這通常需要高效能運算和記憶體資源,以及浮點運算。因此,機器學習解決方案的訓練部分仍需在公共、私有雲或本地GPU、CPU和FPGA Farm上實現,同時結合資料集合來生成最佳神經網路模型。神經網路模型的推論運算不需要反向傳播,因此在該模型準備就緒之後,可利用小型運算引擎針對本地硬體進行深度優化。推論引擎通常需要大量乘積累加運算(Multiply Accumulate, MAC)引擎,隨後是啟動層,例如修正線性單元(ReLU)、Sigmoid函數或雙曲正切函數,具體取決於神經網路模型複雜度,以及各層之間的池化層。
大多數神經網路模型需要大量MAC運算。例如,即使是相對較小的「1.0 MobileNet-224」模型,也有420萬個參數(權重),執行一次推論需要多達5.69億次的MAC運算。此類模型中的大多數都由MAC運算主導,因此這裡的重點是機器學習計算的運算部分,同時還要尋找機會來建立更好的解決方案。圖2為一個簡單的完全連接型兩層網路。輸入神經元(資料)透過第一層權重處理。第一層的輸出神經元透過第二層權重處理,並提供預測,例如模型能否在指定影像中找到貓臉 。
圖2 完全連接的兩層神經網路
這些神經網路模型使用「點積」運算計算每層中的每個神經元,如下面的公式所示:
Yi=∑i Wi Xi 〗
(為簡單起見,公式中省略了「偏差」項)。
在數位神經網路中,權重和輸入資料儲存在DRAM/SRAM中。權重和輸入資料需要移至某個MAC引擎旁以進行推論。根據圖3,採用這種方法後,大部分功耗都源自於獲取模型參數以及將資料登錄到實際發生MAC運算的ALU。從能量角度來看,使用數位邏輯閘的典型MAC運算消耗約250fJ的能量,但在資料傳輸期間消耗的能量超過運算本身兩個數量級,達到50皮焦(pJ)到100pJ的範圍。實際上,很多設計技巧可以大幅減少記憶體到ALU的資料傳輸,但整個數位方案仍受馮紐曼架構的限制。這意謂著,有大量的機會可以減少功率浪費。如果執行MAC運算的能耗可以從約100pJ減少到若干分之幾pJ,將產生什麼樣的可能性?
圖3 機器學習運算中的記憶體瓶頸
消除記憶體瓶頸並降低功耗
如果記憶體本身可用來消除之前的記憶體瓶頸(圖3),則在邊緣執行推論相關的運算就成為可行方案。使用記憶體內運算的方式,可以大幅減少必須移動的資料量,也就能消除資料傳輸期間浪費的能源。快閃記憶體單元運行時產生的主動功率消耗較低,在待機模式下幾乎不消耗能量,因此可以進一步降低能耗。
以Microchip子公司Silicon Storage Technology(SST)的memBrain技術為例,該解決方案奠基於SST的SuperFlash記憶體技術,這項技術已成為適用於微控制器和智慧卡應用的多階記憶體的公認標準。此解決方案內建一個記憶體內運算架構,允許在儲存權重的位置完成運算。權重毋需資料移動,只有輸入資料需要從輸入感測器,例如相機和麥克風,移動到記憶體陣列中,因此消除了MAC運算中的記憶體瓶頸。
這種記憶體概念基於兩大基本原理:一是電晶體的類比電流回應基於其臨界值電壓(Vt)和輸入資料,二則是基爾霍夫電流定律,即在某個點交匯的多個導體網路中,電流的代數和為零。瞭解這種多階記憶體架構中的基本非揮發性記憶體(NVM)位元單元也十分重要。圖4是兩個ESF3(第3代嵌入式SuperFlash)位元單元,帶有共用的抹除閘(EG)和來源線(SL)。每個位元單元有五個終端:控制閘(CG)、工作線(WL)、抹除閘、來源線和位元線(BL)。透過向EG施加高電壓執行位元單元的抹除操作,同時向WL、CG、BL和SL施加高/低電壓偏置訊號來執行程式設計操作,並且向WL、CG、BL和SL施加低電壓偏置訊號以執行讀取操作。
圖4 SuperFlash ESF3單元
採用這種記憶體架構,用戶可以透過微調程式設計操作,以不同Vt電壓對記憶體位元單元進行程式設計。記憶體技術利用智慧演算法調整記憶體單元的浮柵(FG)電壓,以從輸入電壓獲得特定的電流回應。根據最終應用的要求,可以在線性區域或閾下區域對單元進行程式設計。
圖5說明了在記憶體單元中儲存多個電壓的功能。例如,如果要在一個記憶體單元中儲存一個2位元整數值,需要使用4個2位元整數值(00、01、10、11)中的一個,進行記憶體陣列中,每個單元的程式設計。此時需要使用四個具有足夠間隔的可能Vt值之一,對每個單元進行程式設計。圖5的四條IV曲線分別對應於四種可能的狀態,單元的電流回應取決於向CG施加的電壓。
圖5 ESF3單元中的程式設計Vt電壓
受訓模型的權重透過程式設計設定為記憶體單元的浮柵Vt,因此,受訓模型每一層,例如完全連接層的所有權重,都可以在類似矩陣的記憶體陣列上進行程式設計(圖6)。對於推論運算,數位輸入,如數位麥克風,首先利用數位類比轉換器(DAC)轉換為類比訊號,然後應用到記憶體陣列。隨後該陣列對指定輸入向量並存執行數千次MAC運算,產生的輸出隨即進入相應神經元的啟動階段,隨後利用類比數位數轉換器(ADC)將輸出轉換回數位訊號。然後,這些數位訊號在進入下一層之前進行池化處理。
圖6 用於推論的權重矩陣記憶體陣列
這類多階記憶體架構模組化程度非常高,而且十分靈活。許多記憶體晶片可以結合在一起,形成一個混合了權重矩陣和神經元的大型模型(圖7)。在此案例中,M×N晶片配置透過各晶片間的類比和數位介面相互連接。
圖7 memBrain的模組化結構
截至目前,文章主要討論了該架構的晶片實施方案。提供軟體發展套件(SDK)可幫助開發解決方案,除了晶片外,SDK還有助於推論引擎的開發。SDK流程與訓練框架無關。用戶可以在提供的所有框架,包含TensorFlow、PyTorch等框架中,根據需要使用浮點運算創建神經網路模型(圖8)。創建模型後,SDK可協助量化受訓神經網路模型,並將其映射到記憶體陣列。在該陣列中,可以利用來自感測器或電腦的輸入向量執行向量矩陣乘法。
圖8 memBrain SDK流程
多階記憶體方法結合記憶體內運算功能的優點包括:
1.較低功耗:專為低功耗應用設計的技術。功耗方面的第一個優點是,這種解決方案採用記憶體內運算,因此在運算期間,從SRAM/DRAM傳輸資料和權重不會浪費能量。功耗方面的第二個優點是,快閃記憶體單元在臨界值模式下以較低的電流運行,因此主動功率消耗非常低。第三個優點是待機模式下幾乎沒有能耗,原因是非易失性記憶體單元不需要任何電力即可保存始終開啟設備的資料。這種方法也非常適合在權重和輸入資料的稀疏性時加以利用,如果輸入資料或權重為零,則記憶體位元單元不會啟動。
2.減小封裝尺寸:該技術採用分離柵(1.5T)單元架構,而數位實施方案中的SRAM單元基於6T架構。此外,與6T SRAM單元相比,這種單元是小得多。另外,一個單元即可儲存完整的4位元整數值,而不是像SRAM單元那樣需要4×6=24個電晶體才能實現此目的,從根本減少晶片上占用的空間。
3.降低開發成本:由於記憶體效能瓶頸和馮紐曼架構的限制,很多專用設備,例如NVIDIA的Jetsen或Google的TPU,趨向於透過縮小幾何結構提高每瓦效能,但這種方法解決邊緣運算難題的成本卻很高。採用將類比記憶體內運算與多階記憶體結合的方法,可以在快閃記憶體單元中完成晶片運算,這樣便可使用更大的幾何尺寸,同時降低掩膜成本(Mask Cost)和縮短開發週期。
邊緣運算應用的前景十分廣闊,然而,首先需要解決功耗和成本方面的挑戰,邊緣運算才能得到發展機會。使用能夠在快閃記憶體單元中執行晶片上運算的記憶體方法,可以消除主要障礙。這種方法利用經生產驗證的公認標準類型多階記憶體技術解決方案,且此方案已針對機器學習應用進行優化。
(本文作者為Microchip嵌入式記憶體產品開發總監)
工研院ICT TechDay推動未來智慧商機
AI人工智慧及5G是被預期下一個十年最重要的技術,工研院舉辦一年一度的ICT TechDay(資通訊科技日),展示超過20項最新資通訊創新技術,從AI晶片與應用、資訊安全、自駕車與無人機,到5G通訊與邊緣運算四大領域,臺灣在半導體和資通訊產業已有一定優勢,在AI人工智慧與5G物聯網催生下,業者有機會在全球供應鏈搶進核心地位,扮演下世代資訊科技重要角色。
工研院舉行2020 ICT TechDay,邀請重量級貴賓分享ICT產業趨勢。圖左至右為臺灣雲端物聯網產業協會理事長徐爵民、工研院資通所所長闕志克、電電公會理事長李詩欽
工研院資訊與通訊研究所所長闕志克表示,隨著AI人工智慧技術快速發展,AI人工智慧發展重點將從軟體走向硬體,從集中式運算走向邊緣運算(Edge Computing);工研院從晶片、架構及應用三方面著手,開發AI推論晶片(DNN Inference Chip)、AI推論架構(DNN Inference Architecture),到DNN Model與應用的AI人工智慧Total solution,為產業提供多元的AI人工智慧端到端解決方案。
工研院研發「AI深度學習演算法」,影像辨識可由類神經網路自我學成,技術精準度超過99%
闕志克認為,5G多元應用所帶動的新市場也備受關注,尤其是5G專網方面。製造業對生產可靠度需求高,精準掌握生產及設備數據,長年都有蒐集智慧發展所需的數據資訊,加上產業上中下游供應連結度強,互動性高,因此,在面對快速少量、彈性、多元製造需求下,運用5G專網發展智慧製造將是製造業者具備差異化的重要工具,也是所有應用場域中最早落實的產業。目前看到5G專網將有三種方式推動,公網、公網白牌化、專網專頻,公網白牌化採用開放架構設備,網通業者及系統整合商將有更多投入的新機會;專網專頻有機會因工廠等智慧場域已普遍採用Wi-Fi系統,可透過Wi-Fi技術升級與5G專網整合,Wi-Fi設備商及提供應用服務的系統整合業者也可望迎來另一波成長的機會。
工研院研發無人機AI美學攝影技術,透過蒐集網美照片整理出多種拍照風格,再搭配AI影像辨識,讓無人機模仿專業攝影師的拍照手法,自動取景拍出最優畫面
在AI相關解決方案部分,ICT TechDay展示「AI深度學習演算法」、「應用程式白名單」、「無人機AI美學攝影體驗」、「自駕車管理系統與運算平台」、「行動邊緣運算系統專網」等20餘項關鍵技術。例如工研院研發 AI深度學習演算法,攜手新創公司邁爾凌科技及遠東集團旗下軟體公司遠創智慧,開發國產AI車牌辨識解決方案,提供關鍵演算法、訓練器打造國產AI軟韌體訓練整合模組,搶攻新市場。
兩大購併案撐起2020年半導體購併 成案與否仍未可知
IC Insights發表統計數據指出,在NVIDIA宣布以400億美元收購Arm,以及亞德諾(Analog Devices, ADI)以210億美元購併美信(Maxim)這兩大購併案的支撐下,2020年前九個月全球半導體產業內的購併案金額規模已達631億美元,成為半導體產業史上購併金額次高的一年,僅次於2015年的1,077億美元。光是這兩大購併案,就占了全球半導體購併金額的97%。
不過,受到COVID-19疫情與美中貿易衝突的影響,今年半導體產業內的購併活動,只能用「凍結」來形容。扣除NVIDIA與亞德諾所發動的購併,2020年前九個月全球半導體購併案的總金額僅有22.1億美元,可說是完全沒有購併活動的跡象。
事實上,2020年半導體業內的購併案金額,是否能超越2016年,也還有相當大的變數。2016年時,高通(Qualcomm)曾有意以390億美元購併恩智浦(NXP),但此交易未能通過中國政府審核,最終宣告破局。同樣的,NVIDIA宣布以400億美元購併Arm,也已經引發了許多爭議,因為Arm在矽智財(IP)領域擁有壟斷地位。倘若NVIDIA最終能成功收購Arm,此一購併將刷新半導體產業購併金額的紀錄。
格羅方德/Mentor合作推出ML晶片設計驗證方案
格羅方德日前在年度全球技術大會(GTC)上發表新款可製造性設計(DFM)套件,該產品在機器學習(ML)功能的協助下,性能大幅提升。這款ML增強型DFM解決方案,由格羅方德與西門子旗下的明導(Mentor)共同開發,並透過Mentor的Calibre nmDRC平台打造,為客戶提供更有效的設計和開發體驗,以縮短交貨時間為終極目標。
格羅方德日前在GTC上發表DFM套件 圖片來源:羅德方格
在格羅方德推出差異化的12LP+半導體解決方案後,新款ML增強型DFM套件可謂其製程設計套件(PDK)的更新版。12LP+建立在具備完整生產生態系統的平台上,針對AI培訓和推理應用進行最佳化,目前已準備在美國紐約州馬爾他的晶圓8廠(Fab 8)進入生產階段。
自2009年成立以來,格羅方德率先開發出一套名為DRC+的DFM檢查平台,該平台結合了電子設計自動化(EDA)軟體的各類模式配對工具,並搭配良率減損器模式庫(Proprietary Library of Yield Detractor Patterns)。DRC+能讓晶片設計工程師預先偵測出早期設計中的瑕疪模式或熱點,避免潛在的製造缺陷。
格羅方德與明導合作將格羅方德開發的ML模型整合到DRC+中,藉此增強DRC +的識別能力,偵測出前所未見的新熱點模式並改善產能。拜格羅方德於製造過程中所蒐集的矽數據所賜,新款ML增強型DFM套件經訓練後已通過驗證,足以讓晶片設計工程師在設計初期發現並緩解潛在問題時更加順利。對於致力成功原型設計和規模製造的設計工程師而言,在開發階段找出並解決這些熱點問題至關重要。
格羅方德的12LP+ 專為滿足快速增長的AI市場特定需求所設計,可針對性能、功率和面積效率等方面提供最佳組合。幕後新功臣則包括更新後的標準元件庫、用於2.5D封裝的中介層,以及低功耗的0.5V Vmin SRAM位單元,以支援AI處理器和記憶體之間的低延遲和低功耗數據往返。
12LP+平台以格羅方德14nm/12LP平台為基礎,目前已出貨超過一百萬片晶圓。12LP+平台的性能之所以超越12LP,在於將SoC級邏輯性能提高20%,以及邏輯區域縮放方面提高10%。而這些進步的實現,可歸功於12LP+平台的下一代標準單元庫,因其具備性能驅動的面積最佳化組件、單一Fin單元、新款低電壓SRAM位單元,以及改良後的類布局設計規則。
西門子/歐利速精密工業/遠傳電信攜手打造5G智慧產線
台灣於今年初正式迎來5G世代,5G大幅提升聯網效率、數據傳輸速度、低延遲性等優勢,助於人工智慧、網路安全、數位分身、虛擬實境/擴增實境與智慧智造的結合應用,並透過與電信業者、自動化業者合作將能加速台灣製造業者的智慧化轉型。製鞋設備業者歐利速精密工業,正式攜手遠傳電信與智慧製造解決方案廠商西門子,導入西門子開放式物聯網雲端平台MindSphere,並將5G、擴增實境(Augmented Reality, AR)整合應用,實現設備生產產線的智慧化升級。
製鞋設備業者歐利速精密工業將5G、擴增實境整合應用,實現設備生產產線的智慧化升級
MindSphere平台將協助歐利速精密工業匯集產線上設備機台的運作數據,進行智慧化分析,達到機台之間無縫溝通協作,並藉由持續監控耗電量、轉矩和頻率,隨時掌握重要機台的運作狀態,探尋最佳維護時機與實際維護需求,提高機台使用率和產能、延長維護間隔、減少停機時間、實現預測性維護、降低非預期成本的發生,並達到能源資料管理和資源配置最佳化。
基於遠傳電信5G的聯網傳輸基礎架構,則可讓廠務端得以加快擷取和分析所有機台運作資料的速度,進而提高生產運作效率、彈性以及安全性。同時歐利速精密工業將其設計開發的ROMPS(Remote Operation Maintenance Platform Solution)解決方案整合至該平台,並著眼於5G高速連網傳輸能力和AR能將虛擬與現實場景結合互動的特性,進而加以整合應用,提供品牌鞋廠與製造工廠遠端設備維護、操作指導與教育訓練服務,提供即時有效率的服務,還能確保疫情期間,工廠人員出入嚴格控管及員工差旅受限的同時,確保服務與業務持續不中斷。
DSA將成3奈米製程重頭戲 默克持續加碼投資台灣
微影製程一直是半導體製程微縮的過程中,最難攻克的技術關卡。為了在晶圓表面生成線寬僅數十奈米,甚至數奈米的圖形,半導體業界必須使用更昂貴、更複雜,也更耗電的微影設備。因此,能自動生成奈米級圖形的材料,例如定向自組裝(Directed Self Assemblying, DSA)材料,具有十分可觀的發展潛力,也成為半導體材料大廠默克(Merck)積極發展的目標。默克預估,DSA材料將在三奈米製程進入應用階段,並改寫過去幾十年來半導體微影製程只有「由上而下」的典範。
默克薄膜科技資深副總裁冉紓睿(Surésh Rajaraman)表示,為了在晶圓表面創造出奈米等級的細微線路圖形,半導體製造商必須使用極為昂貴的極紫外光(EUV)微影設備,例如7奈米製程就必須使用EUV設備,才能在晶圓表面曝光出所需要的圖形。但光靠標準EUV機台,將無法滿足5奈米製程的需求,因此業界又另外發展出雙重圖形化(Double Patterning)與高數值孔徑(High -NA) EUV,才能創造出更小的圖形。
然而,這些外加的技術讓原本就已經很昂貴的EUV設備與微影製程變得更昂貴,也更複雜。因此,這條路走到某個製程節點後,必然會遇到物理與經濟面的瓶頸。半導體業界需要發展出新的做法。默克認為,DSA將是各種可以產生奈米級圖形的次世代技術中,最具潛力,也最革命性的新技術。
「由下而上」的顛覆性創新
電晶體微縮化之所以越來越昂貴,是因為業界習慣以「由上而下」的方式,亦即從晶圓上方的曝光光源向下發射雷射光束,搭配中間的光罩和塗布在晶圓表面的光阻液,在晶圓上形成電路圖樣。然而,要延續摩爾定律,除了由上而下的方法外,還應該搭配「由下而上」的新作法,也就是直接在晶圓表面向上「長」出電路圖樣。
默克是「由下而上」方法的材料專家,透過各種材料解決方案,能縮短開發時間、降低成本和減少結構複雜性。有很多種方法屬於「由下而上」的範疇,其中有一些已經廣泛應用在半導體製程中,例如自對準型圖形化技術(Self-aligned Patterning)與原子層沉積(ALD)等自限制型技術(Self-limiting Process)。
DSA也是一種由下而上的技術。DSA的基礎是一種塊狀共聚合物(BCP),由兩股不同聚合物以端對端交聯而成。這些聚合物有一個特性,就是在特定條件下,會出現同類相吸、異類相斥的現象,因此只要控制BCP中兩股材料的長短比例,就能讓BCP沿著導電結構自行排列成不同形狀,形成極精細電晶體和印刷導電體的基礎。
DSA材料由兩股不同的聚合物組成,在特定條件下會出現同類相吸,異類相斥的現象。對此一特性善加控制,便可實現極為精細的圖樣。
對半導體製造商而言,這意味著在晶片製造過程中,可以先使用較為成熟的微影技術,在晶圓表面上形成間距比較寬鬆的結構,再透過DSA在這些縫隙間生成線寬更窄的圖案,進而達成線路微縮的目標。目前默克已經與晶圓廠客戶在5奈米製程上進行技術評估,預計在3奈米製程上便會開始大量導入。
半導體晶片微型化驅動沉積製程創新
晶片設計以快速且多變的方式進展,未來不僅趨向微型化,還朝向更複雜的結構進行。默克致力於發展各種解決方案,以克服奈米級的微縮化及3D結構所帶來的挑戰,如微型化製程與填洞步驟。因此,挑選適合的沉積技術是實現新型晶片結構的關鍵。現階段所有許多類型的技術應用於氧化矽填洞技術,包括旋塗式介電(SOD)、流動式化學氣象沉積(FCVD)、原子層沉積、以及化學氣象沉積技術。為了優化晶片效能,默克期待能結合以上技術,提供最具協同效益的整合性解決方案供客戶使用。
台灣為默克沉積材料創新重鎮
根據國際半導體產業協會(SEMI)的統計資料,台灣已連續10年蟬聯全球半導體材料消費市場冠軍,2019年總金額達113億美元。因此,作為產品線幾乎橫跨所有半導體製程材料的默克,自然會將台灣視為重要的策略市場及技術發展重鎮,特別是在奈米製程扮演關鍵角色的沉積材料技術。
台灣默克集團董事長謝志宏表示,該公司已擬定長期投資計畫,目標是建立與提升默克位於南科的高雄廠之相關核心能力。此擴建計畫將增加在地化創新與生產技術、確保安全營運與卓越供應,並透過與客戶的更緊密合作與縮短溝通時間,加速半導體客戶的創新研發步伐。
本投資計畫已於2020年初啟動,預計將建置新廠房,以容納更多尖端研發與生產設備。
消阻抗/降功耗促生理監控快又準 生醫穿戴裝置聲勢看漲
血氧飽和度、心電圖(ECG)、血壓以及呼吸率等,是過去被局限於醫院監控設備的量測應用。持續監控這些參數至關重要,尤其是對於那些具有醫療風險的病患,無論是手術、發生事故或是被診斷出急重症等情況。隨著人口高齡化以及社會日漸關切醫藥財政支出,在院外進行醫療監控(Medical Monitoring)成為一股逐漸升高之趨勢。現在,在日常生活中也能持續監控這些病患的狀態,藉以及早發現問題,或是出院後選擇繼續配戴監控裝置,以便更迅速、舒適地康復,另外還有第三類使用者,他們量測這些參數的目的是為了事先防範,包括尚未診斷出任何病症的使用者。
各種多重參數監控裝置有著相同的須求:它們必須體積小巧、量測精準而且充飽電後能維持長時間運行。為支援這樣的趨勢,業界已經開發出各種新系列單晶片生物醫學類比前端元件。
新生醫感測元件最佳化系統配置
目前市面上有不少結合兩種甚至更多量測功能的多重參數系統,像是結合心律監控裝置和動作感測器來追蹤活動,或是結合心律變異性和阻抗感測功能來支援壓力監控或睡眠分析等應用。在大多數情況中,不同的量測功能都會由一個專屬的類比前端元件負責,以致整個系統會用到多個晶片,而每個晶片都會配置專屬的類比至數位轉換器(ADC)、連結主處理器專屬介面以及多個電源供應器與參考電壓,且這些元件都必須解耦合,這將產生許多冗餘模組,就尺寸與功耗的角度來看,這並非是最佳化的系統狀態。在穿戴裝置系統中,最簡單的做法莫過於用一個主訊號鏈連結每個感測器,如亞德諾半導體(ADI)新推出的ADPD4000系列生物醫學前端元件便填補了市場缺口。圖1顯示該系列元件的高階模組圖。前端部分設計兩個相同的接收通道,兩者可同時進行取樣。每個通道都是分別建置,因此系統可用單端或差動量測模式來量測任何感測器的輸入數值。輸入等級(Input Stage)部分是一個跨阻抗放大器,擁有可編程的增益,然後接著一個帶通濾波器和積分器,能加總處理每個取樣的7.5pC數據。
圖1 ADPD4000系列元件的高階模塊圖
ADC是一個14位元的連續近似暫存器(SAR)轉換器,最高取樣率為1MSPS。每個訊號鏈的前端是一個8通道多工器,為類比前端元件提供彈性,能將各種感測器訊號繞送到類比前端元件。
這顆晶片可量測多種訊號,如圖1所示。藉由修改AFE,該晶片可以成為光學前端元件,用來執行光學式心律量測或血氧飽和度。在這種模式中,系統需要一個高跨阻抗輸入等級以便將電流轉換成電壓。另外,還須消除環境光線產生的干擾。
另一個使用情境,則是量測從心電圖或肌電圖(EMG)感測器傳來的生物電位訊號。這種量測需要不同的輸入訊號鏈設定,因此必須重設前端元件的各項設定,接著取得訊號鏈,這顆晶片也支援8個輸出驅動器,可用來提供刺激訊號(Stimuli)。另外也可以設定一或多個輸出訊號來驅動LED以執行光學量測,或是用一或多個輸出訊號來執行阻抗量測,於執行監控膚電活動(Electrodermal Activity, EDA)時產生的皮膚阻抗或電極阻抗等可能影響量測品質的生物電位量測。
這顆晶片讓使用者能預先設定每種組態,或是在某個時槽進行量測,它最多支援12個時槽,這使系統一旦完成初始設定就非常容易使用。此外,這顆晶片不需要額外的處理器資源,有助於將整體功耗壓至較低程度。在晶片方面,則可以進行過度取樣後取平均值,藉以改進ADC的有效位元數(ENOB),而降取樣資料通道的寬度為32位元。量測結果可儲存在256或512位元組深度的FIFO元件如ADPD400x與ADPD410x中。
整合的時戳功能,可以對多個連結感測器傳來的資料樣本進行同步化。多個感測器資料可用來尋找不同量測結果之間的關聯性。圖2顯示這顆晶片用來同步執行心電圖與光體積變化描記圖法(PPG)的量測。基於脈衝傳遞時間(PPT)量測技術,它可以在連續模式下量測血壓,這對高血壓患者來說具有吸引力,而時戳功能就是實現這種量測能力的關鍵。
圖2 同步執行ECG與PPG量測藉以推估血壓
圖3a顯示支援時槽的方式。每個時槽的最前緣是一個預調節脈衝,隨後緊接著為一個刺激脈衝,最後則是光二極體的電流或是ADC取樣的另一個訊號。
圖3b顯示一個作業程序的例子。啟動電源後,接著執行重置作業,晶片便會進入休眠模式;喚醒晶片後,再循序取樣兩個ECG訊號(像是LEAD I和LEAD II),接著進行光學量測,以執行SpO2的讀取,並進行阻抗量測以測量膚電傳導(EDA/Stress)。接下來的段落會說明這幾項量測的程序。
圖3 時槽作業的例子以及ADPD4000量測程序
被動量測電荷排除阻抗兼顧省電
心電圖係量測人體心臟產生的電子訊號,亦即每次心跳時心肌的去極化(Depolarization)與再極化(Repolarization)過程所發出的訊號。這類訊號的幅度範圍在0.5mV至4mV之間,可在0.05Hz至40Hz頻率內測量到。
雖然可以單純用心電圖來量測心律,但在許多使用情境下,人們對於其波形本身更有興趣,因為波形可用來量測心臟表現或預先警告潛在的心臟事件,像是心房顫動或持續性高血壓。人們可以透過將電極連接皮膚來監控心臟活動,而為了在診斷中確保電極能接觸到身體,一般都會採用銀(Ag)或氯化銀(AgCl)材質的濕式電極。在非住院的應用中,這些電極不僅穿戴時極不舒適,而且容易使皮膚乾燥或刺激皮膚。此外,雖然乾式電極也很常用,但皮膚與電極之間的接觸面會逐漸降低,以致對動作假象(Motion Artifact)更加敏感,導致量測精準度下滑。
應用在醫院以外的裝置,總是必須在高品質電極與配戴舒適度之間取捨。但ADPD4000不僅能解決這方面的難題,還可以提供較精準的量測結果,不受電極品質所影響。因為它的ECG電路不是使用電壓輸入,而是量測電容器上累積的電荷,利用被動式電阻電容網路(RC Network)以及取樣率,可計算出最佳化時間常數,進而排除在充電過程中皮膚與電極接觸阻抗的變動。如圖1顯示的心電圖訊號經由電阻電容網路耦合到晶片。這個ECG電路本身能排除皮膚與電極接觸阻抗變動所產生的影響。
圖4顯示兩個心電圖波形。其一波形是用高品質電極所量測,串聯阻抗為51kΩ,電容為47nF;另一波形則是透過品質不佳的電極所量測,其串聯阻抗較高,而接觸阻抗為510kΩ,電容為4.7nF。但可以看到量測到的波形幾乎相同,不受電極品質所影響。相較於市面上其他廠商的解決方案,這項特性是較大的優勢。另外的優點還包括這個電路較為省電,因為它在擷取充電電容上的心電圖訊號時毋須一直啟動,另一項優點,則是它的功耗僅為150μW到200μW。
圖4 透過不同電極量測到的兩個心電圖波形
PPG可編程設計力助生物阻抗量測
在光學與生物阻抗量測方面,需用到LED驅動器來發射光線和激發電流至體內。在許多光學系統中,會用到兩種以上波長,因此晶片的多功能變得極普遍。ADPD4000具備8個輸出驅動器,其中4個通道能使用可編程輸出電流同時啟用,每個通道最高200毫安培,整個驅動器區段(Section)最多到400毫安培。視實際的組態可運用多個時槽工作,每個時槽都有自己的波長可用來量測,諸如光學心律、血氧飽和度、含水量或脫水等。時槽接收到的訊號鏈都配置一個可編程跨阻抗放大器,緊接著一個雙級拒斥模組,以用來消除環境光線產生的干擾。在傳送/接收訊號鏈的訊號雜訊比(SNR)方面,ADPD41xx系列元件最高可達100dB,因此特別適合用在對雜訊敏感的光學量測方面,例如血氧飽和度量測或血壓估算。光學系統的功耗很大程度取決於系統組態,像是取樣率與縮小取樣比率(Decimation Rate),以及採用的LED電流。另外,功耗也和使用者量測的身體位置以及膚色成比例。
許多穿戴系統也能為各種應用量測皮膚電導,其中包括像膚電活動、壓力或心理狀態監控。而為了量測電壓降系統會需要一個刺激電流,ADPD4000則可支援這種使用情境。同時可透過2或4線量測模式來設定晶片,但由於沒有內建增強形波形產生器以及DFT引擎,因此若需要阻抗頻譜,可用AD5940當作對照晶片來輔助。另外阻抗功能還可用來量測電極品質,或是偵測電極脫落的狀況。由於ADPD4xxx擁有8通道多工器,因此也支援輔助輸入,可量測電壓、電容、溫度或是系統內的動作。
穿戴裝置新元件滿足各方需求
隨著如ADPD4000/001等元件的推出,使得研發業者在開發穿戴裝置、身體貼片或藥物輸送系統時所遇到的許多挑戰都能迎刃而解。在這些使用情境中,效能、尺寸以及功耗都是關鍵。該款全新生物醫學前端元件具備高效能、雙通道感測器輸入等級、刺激通道、數位處理引擎、時序控制等元素,因此能滿足所有需求。上述元件已開始量產和供貨,而下一代商品已在2020年第一季上市。新世代元件改進了訊號雜訊比規格,並納入額外的功能,有助於進一步降低整體系統功耗。儘管功能全納入到單一晶片,但這並不會讓電子設計工程師的需求降低,因為每個系統都有自己的特性,同時還有許多參數必須逐一調校設定。
(本文作者為ADI醫療保健事業開發經理)
先進封裝帶來雙重挑戰 無光罩微影機會來了
3D整合和異質整合對於實現半導體產品效能的持續改進,已變得越來越重要。晶圓代工廠為了提供客戶更完整服務,對先進封裝的布局越來越完整,使得封裝技術在近幾年突飛猛進,同時也讓原本用在前段晶圓製程的設備,例如微影(Lithographic)機台,開始普遍運用在封裝製程上。然而,封裝製程的變化跟多樣性遠高於前段晶圓製程,為了兼顧運用彈性跟線距(L/S)微縮需求,益高科技(EV Group)在SEMICON Taiwan 2020展期間,發表其最新一代無光罩微影設備LITHOSCALE。
傳統微影靈活度不足 無光罩微影潛力雄厚
為了在有限的空間內整合更多功能,先進封裝在半導體產業所扮演的角色越來越關鍵,使得封裝線距加速微縮,設計也變得日益複雜。另一方面,以MEMS元件、IC基板和生物醫學晶片,對圖案靈活性和快速原型製作的需求也正在增長。因此,元件製造商一方面需要藉由微影技術實現更精細的圖樣,同時也需要更高靈活性、可擴展性和「隨時可用」的曝光方法。
基於傳統光罩的微影曝光方案雖然在量產速度與解析度方面具有優勢,但遇到需要快速進行原型設計或高度客製化的應用時,其彈性不足的缺點會更被凸顯,而且其生產成本也未必是最有競爭力的,因為生產、測試和重工需要多道光罩曝光,成本與生產時間會隨著光罩數量增加而快速上揚。此外,先進封裝與現有的後段微影系統面臨著非線性、高階基板變形與晶片位移相關問題,特別是在扇出型晶圓級封裝(FOWLP)製程中,在晶圓上對晶片進行重構之後,這些問題會更為棘手。
因此,理論上更具靈活彈性的無光罩微影技術,在先進封裝、MEMS等製程上,具有先天優勢。但無光罩微影最被詬病的問題是生產速度太慢,無法滿足量產需求,且現有無光罩微影技術的解析度也未必能滿足先進封裝的線距要求。
LITHOSCALE改良既有無光罩微影缺點
針對這些缺點,EV Group對無光罩微影技術做出許多重要改良,並將其整合在LITHOSCALE這款設備上。LITHOSCALE滿足元件製造商對靈活性、可擴展性、生產效率以及低擁有成本的需求。
為滿足先進封裝與MEMS等製程對解析度、靈活性的要求,EV Group發表新一代無光罩微影設備LITHOSCALE
在成本方面,因為是無光罩技術,LITHOSCALE不需要與光罩有關的耗材;可調變固態雷射光源則具有壽命長、輸出穩定的特性,使其幾乎無需維護,也無需重新校準,有助於降低維護成本,也能減少停機時間。
在生產效率方面,LITHOSCALE具有強大的數位運算功能,可實現即時數據傳輸和即時曝光,使用者不必再等待數個小時,將設計檔案轉換成數位光罩後,才能開始生產。此外,為了提高量產速度,該設備配備多個曝光頭,可將生產效率最大化。
在可擴展性方面,LITHOSCALE可為超出倍縮光罩尺寸的中介層提供無接縫圖形,這項能力對需要高度複雜圖形布局的晶片,例如高階圖形處理器、人工智慧以及高效能運算晶片特別有用。LITHOSCALE還採用動態對準模式和具有自動聚焦功能的晶片級補償,使其適應基板材料和表面變化,並保持最佳的對準效果。該設備的最高解析度可達到2微米以下線距,支援的基板尺寸則為300mm晶圓以下、不同材質的基板,並可搭配多種光阻劑使用。這些特性使得LITHOSCALE成為高度泛用型的無光罩曝光平台,可適用於各種微電子生產應用。












