首頁Top區塊

諾基亞大中華區總裁馬博策(Markus Borchert)表示，為提升生產力與效率，越來越多的業者加大資訊與通訊科技(ICT)的投資力道，進行數位轉型；與此同時，隨著5G世代即將到來，而5G所改變的不僅是消費性終端產品，工業未來也將是5G應用的關鍵領域之一。 不過，將業務支援功能從實體轉向數位化和自動化，雖然已為企業帶來顯著的生產效益提升。但目前大約只有30%的企業(主要是以IT為中心的行業)了解數位轉型帶來的機會。重要的是，占美國GDP三分之二以上的傳統資產密集型產業，皆尚未從工業4.0數位轉型中全面獲益。 為改善此一情況，諾基亞推出Future X for industries策略與架構，採用獨特的技術層設計，來滿足工業網路的關鍵要求。此一架構的技術層分別為：業務應用層，支援個別產業特定應用，如預測性維護、勞動力效率等；數位價值平台層，支援產業自動化、認知分析和數位化運作等；多雲層，提供運算能力的鄰近性和彈性，可確保使用最合適的雲端模式；以及高效能網路層，提供專用、深度覆蓋、可靠的(有線和無線)連接功能，進而彈性、無縫地連結所有事物。 同時，上述網路技術層與包含業務流程及以技術為基礎的「縱深防禦」網路安全方法相結合，並以網路為關鍵防護和中間層，來保護端到端的數據資料和基礎設施。與更豐富的人機介面(HMI)結合後，這些技術層將能夠更直覺、深入及精準地控制自動化系統，並顯著提升數位化營運效率。 諾基亞貝爾實驗室總裁Marcus Weldon指出，在動態的市場中，企業需要最大化的生產力。現在，無論是數位經濟或是實體經濟，任何行業都可以加速其數位化轉型計畫，實現前所未有的生產率提升；而Future X for industries架構，便是實現工業4.0的重要基礎。 諾基亞大中華區總裁馬博策表示，越來越多的業者加大資訊與通訊科技的投資力道，進行數位轉型，以提升生產力與效率。  

NVIDIA全球電信產業發展負責人Soma Velayutham表示，5G和4G最大的不同在於，提升了100倍的頻寬、200倍的密度與40倍的延遲速度，而這些效能亟需仰賴軟體定義網路(SDN)技術，同時結合AI、深度學習、大規模多重輸入多重輸出(Massive MIMO)與可編程(Programmable)等技術能力，藉此滿足5G所需要的頻寬、網路速度與大連結效能。 Velayutham指出，簡單來說，5G與過去的通訊技術截然不同，預估到了5G時代，在雲端AR/VR、車聯網、工業物聯網及智慧城市的帶動下，每天用戶所產生的資料將高達300GB，而資料量暴增也為全球電信業者帶來全新挑戰，對於運算的需求也大幅增加。 對此，Velayutham說明，現今網路速率以30倍的速度飛快成長，通用型運算處理的CPU已漸漸無法滿足需求，此時便需要仰賴GPU加速器。為此，NVIDIA提供了軟硬體整合平台，其中結合GPU Cloud、高效能運算(HPC)、AI、視覺化(Visualization)等能力。 總而言之，5G時代即將來臨，資料量也因而快速增加，電信商對於高速運算的需求也隨之大增，並對AI產生濃厚興趣；而GPU可協助電信商強化其資料中心的運算效能，進而讓電信業提供更多5G創新服務。 像是韓國SK Telecom期望能透過智慧影像分析(IVA)的方式保護公民與財產，而要實現此一目標，須即時分析百萬台攝影機所收集的數據，如此便須仰賴深度學習和強大的運算能力。也因此，SK Telecom採用NVIDIA GPU支援AI遠端影像監控應用服務(VSaaS)，提升5倍的訓練速度，並透過TensorRT拓展推理引擎能力。 Velayutham說明，因應5G發展，NVIDIA已與電信商、內容供應商、行動設備業者，以及各類型消費性電子商合作，扮演串聯上中下游5G相關產業與應用的關鍵角色，預計將能更加深入的協助電信商克服5G挑戰，加速其5G相關建設的部署。 NVIDIA全球電信產業發展負責人Soma Velayutham表示，5G傳輸資料量大增，電信商對於高速運算的需求明顯增加，並開始發展AI技術。   NVIDIA全球電信產業發展負責人Soma Velayutham表示，5G資料量大增，電信商對於高速運算的需求明顯增加。  

氮化鎵崛起　無線充電設計添新力 目前最常用的無線充電標準是感應式(Qi)，其操作頻率範圍介於100到300KHz，系統允許對單一裝置在非常靠近的距離且特定的方向充電，隨著無線充電在消費性與工業市場的需求提高而被許多設計者採用，無線充電使用的class D與class E諧振逆變拓撲不是新的技術，但因為其諧振耦合的優點早已被使用在射頻的應用，這些拓撲被應用在無線充電的發射端，其可達到高效率在1到10MHz的操作頻率範圍。 AirFuel聯盟提出操作頻率6.78MHz在工業、科學與醫學領域的方法，利用高Q因子諧振器之諧振感應耦合來達到較弱的磁場與較長距離的功率傳輸，這可以同時對幾個不同方向的裝置充電。法拉第定律說明線圈的磁場變化造成電位的產生，無線功率傳輸中之RF功率放大器驅動功率傳輸單元(PTU)，是由一個調諧電路的線圈去產生一個變化的磁場所組成。 相對地，功率接收單元(PRU)也是由一個電路的線圈調諧在相同的頻率所組成，兩者間交錯的磁場而感應電壓，這個電壓取決於磁場通量的變化率與線圈圈數，接收單元的線圈輸出電壓經過整流然後轉換成手持式裝置所需的電壓範圍，耦合的好壞則取決於兩個線圈間的距離，這裡定義為耦合因子k，k值小於0.5代表著鬆散的磁性諧振耦合。 氮化鎵相對於矽是新的技術，其優點早已驗證於RF系統之應用，目前也因為優異之品質因數(Figure of Merit)而被許多電源應用所採用，圖1顯示氮化鎵技術與幾家不同廠商矽技術之比較，以對數的表示方法來幫助了解氮化鎵技術所帶來跳躍式的進步。 圖1　氮化鎵與矽技術在FOM之比較 採用氮化鎵放大器　電路調諧更容易 為了方便瞭解class D的功能，將圖2分成兩個方塊來做說明： 圖2　class D功率放大器簡化圖 ．切換開關：將輸入Vin直流訊號建立成方波。 ．濾波器：LC濾波器會將雜訊濾除，並以相同的頻率在輸入的方波建立正弦波，此外LC諧振器還能夠阻隔直流，因此跨在負載上將會只有交流訊號。 經由濾波器一次諧波之正弦波電流可以容易地計算得到跨於負載的電壓，LC阻抗考慮一次諧波在諧振頻率為零，負載的輸出電壓如公式1所示 　公式1 輸出功率則為 公式2  整理式1與式2可以得到輸入電壓： 公式3 Class D拓撲操作在零電壓導通的切換頻率為6.78MHz，高切換損失將會造成低效率，傳輸天線的電流通常都不大(1~2A)，為了能夠傳送足夠大的功率，輸入電壓(50~100V)就得提高，高輸入電壓與高切換頻率需要操作在零電壓切換以降低功率損耗，為了達成零電壓切換，常用的方法之一是額外加一組LC網路以建立三角波電流。三角波電流確保半橋的中點電壓在死域時間(Dead Time)消失之前完成轉態，class D拓撲的設計準則如公式4： 　公式4 其中的QOSS為切換開關的輸出電荷，∆I 為零電壓網路所產生的漣波電流，公式4表示較低的切換開關輸出電荷，將會導致較低的漣波電流，換句話說，當漣波電流固定，較低的切換開關輸出電荷，將會更容易達到零電壓切換。零電壓切換主要的功率損失，如公式5所示： 公式5 其中IZVSRMS是零電壓切換網路的均方根電流，ESRZVS則為零電壓切換網路的雜散等效電阻。零電壓切換操作取決於阻抗性負載，且需要適當地阻抗匹配，建議使用低QGD來確保萬一操作在非零電壓切換操作的時候，切換開關有較低的損失。 另外，切換開關的QG越低，相對地元件的驅動損失也可以降低，如圖3所示，氮化鎵電晶體相較於矽MOSFET的功率損耗可以降低30%，進而提高功率密度。 圖3　氮化鎵與矽於損失之比較 Class E功率放大器拓撲由提供直流的電感L1、切換開關Q1、諧振電路以及負載所組成。如圖4所示，Q１以固定50%責任週期的6.78MHz頻率做切換，當電路調諧至與汲極之半波弦波電壓相同頻率且峰值為輸入電壓的3.56倍，在下一個切換週期開始之前折返到零，如此以達到零電壓切換的操作，為了實現零電壓切換，負載阻抗必須為純電阻性，阻抗匹配網路放置於功率放大器與傳送諧振器之間，以取消所有無功的部分(Reactive Element)。 圖4　Class E放大器主要電路成分 L2、C1與C2的值是取決於諧振頻率，當開關關斷，C1與Q1的汲源r極等效電容並聯，而導致較高的諧振頻率，當開關導通，較低的諧振頻率則由Ｌ2與C2決定，對於零電壓切換操作，切換頻率必須在較高與較低之諧振頻率之間，當電路諧振在高於切換頻率，汲極電壓達到較高的峰值，可能為輸入電壓的7倍之多，汲極電壓會在下一個切換週期開始降到零，本體二極體在這一段時間內導通。 另一方面，當電路諧振低於切換頻率，汲極電壓在下一個切換週期開始之前不會降到零，這將會導致硬切換而造成高切換損失，尤其是在切換頻率6.78MHz時。為了達到較高的功率放大效率，電路必須被正確地調諧而且輸出電流不能太高，以避免L2的導通損失與在6.78MHz之集膚效應的渦流損失。 這裡以一個16W class E功率放大器，使用200V/125m歐姆 OptiMOS 3切換開關BSC12DN20NS3，為了評估功率放大器之效能與效率，其電阻性負載在5歐姆、15歐姆及25歐姆做測量，所量測而得之效率介於91~92%之間，25歐姆操作波形如圖5所示。 圖5　使用矽MOSFET之Class E放大器操作波形 圖5最下面的波形為汲極電壓，可以看到其形狀不是純半正弦波，在較低電壓時有擴散特性，這會形成在下一切換周期之前，汲極電壓還不會掉到零而導致硬切換，這個效應主要是由電路中MOSFET COSS所造成，矽MOSFET在低壓時其CＯＳＳ會增加很大而造成失真，雖然這電路還是操作在可以接受效率與硬切換損失範圍內，但是這造成電路需要重調，因而導致高峰值電壓且降低最大輸出功率能力，且輸出阻抗範圍也會降低。 如圖6為兩個功率切換開關之COSS特性比較，在低壓時氮化鎵電晶體之COSS增加較矽MOSFET為少。 圖6　矽MOSFET與氮化鎵電晶體之COSS比較 同樣地，同等級BVDSS與RDS(ON)的氮化鎵電晶體以相同電路量測，氮化鎵電晶體的汲極波形如圖7所示，較接近正弦波形，並沒有硬切換出現，峰值電壓為輸入電壓的3.56倍，亦即電路操作在理論之最佳化，允許操作在較寬的負載阻抗範圍，並且實際上的電路更容易調諧。 圖7　使用氮化鎵電晶體之Class E放大器操作波形 氮化鎵實現更高功率密度 本文介紹了無線充電之基本原理，並且列舉兩個常用在無線充電應用的功率放大器拓撲，比較矽MOSFET與氮化鎵電晶體之效能，氮化鎵電晶體具有較低閘極電荷、等效汲源極輸出電容COSS與零反向回復等優點，高效率與節省電路板面積，可以幫助電源設計者能夠達到高功率密度的需求 。 (本文作者皆任職於英飛凌)

JEDEC固態技術協會發布了全新JESD209-5，意即Low Power Double Data Rate 5(LPDDR5)全新標準。LPDDR5的I/O速率將達6,400 MT/s，比2014年發布的第一版LPDDR4高出50%，這將大幅提高各種應用的儲存速度和效率，包括智慧型手機、平板和超薄筆記型電腦等行動裝置。此外，LPDDR5還提供了專為汽車設計的新功能。 與先前版本的標準相比，LPDDR5記憶體處理能力增加了一倍，其資料傳輸速率為6,400 MT/s，LPDDR4則是3,200 MT/s。JEDEC期望能透過LPDDR5大幅改善電子產品的性能和功能，為此，JEDEC重新設計LPDDR5的架構，改為16 Banks的可程式化(Programmable)和多重時脈(Multi-clocking)的架構。 同時，LPDDR5還增加了Data-Copy和Write-X兩個減少數據傳輸操作的命令，以減少系統功耗。Data-Copy命令可以指示LPDDR5元件將單個I/O接腳上的數據直接複製到其它I/O接腳，便毋須再將數據傳輸到其他接腳；而Write-X 功能則是能減少數據從SoC發送到LPDDR5元件的整體功耗。 除此之外，由於汽車等市場需要可靠的數據，因此LPDDR5在SoC和DRAM之間的介面上導入了連接錯誤更正碼(Link Error Correcting Code, ECC)功能，以符合市場需求。 LPDDR5主要的規格更新包括，I/O處理量高達6,400 Mbps、250mV的訊號電壓、利用DFE增強訊號完整性、增加了WCK和RDQS(Read Strobe)以支援更高的數據速率、核心和I/O的動態頻率和電壓調整、Data-Copy和Write-X指令以降低功耗等。

五大基本組件構成IPM電路結構 IPM即智慧功率模組，將功率開關元件和驅動電路整合在一起，內部包括過壓保護、過流保護、過溫保護、短路保護、欠壓保護等檢測電路。當發生負載事故或使用不當時，可將檢測訊號發送至CPU，確保不受損壞。IPM因其運作可靠性高、功能強大，並具備自診斷和保護功能，廣泛應用於驅動馬達的變頻器和各種逆變電源。 IPM的使用過程中會產生各種故障，在盡可能減少破壞晶片的同時，透過功能測試的方式快速定位失效位置是一項非常關鍵的技術，也是不可或缺的一個重要環節。本文從智慧功率模組的結構開始，主要介紹IPM電路結構和模組測試方法，為快速故障區域定位提供依據，大幅縮短失效分析週期。 以三相逆變器為例，其內部結構如圖1所示。 圖1　智慧功率模組內部結構原理圖 其基本組件包括： 1.6個IGBT逆變器電路功率模組，IGBT1到IGBT6組成逆變橋。 2.6個快速超軟恢復續流二極體(Ultra-soft Freewheeling Recovery Diode, FRD)，FRD1-FRD6是與六個主IGNT反並聯的回饋二極體。 3.3個半橋高壓閘極驅動器，提供了無需光電耦隔離的IGBT驅動能力，大幅降低逆變系統的總成本。而HVIC設定了最佳的IGBT驅動條件，驅動電路與IGBT距離短，輸出阻抗低，不需要加反向偏壓。 4.1個負溫度係數熱敏電阻(NTC Thermistor)控制溫度變化。IPM內部的絕緣基板上設有溫度檢測元件，檢測絕緣基板溫度(IGBT、FRD晶片異常發熱後的保護動作時間比較慢)，對於晶片的異常發熱能高速實現過熱保護。 5.3個濾波電容器(RC)，RC1-RC3分別對3個HVIC電源輸入端進行濾波處理。 IPM故障測試及失效定位 IPM模組內部元件很多，相互關聯且相互影響，而分離各個元件需要對晶片進行去模封處理，處理的過程可能產生新的影響。因此，透過測試方法儘快準確定位失效區域至關重要。 對此，本文提出了一個完整的故障測試流程，如圖2所示，能夠針對IPM模組的各個組件進行測量，在盡量不損壞晶片的情況下快速定位故障位置。 圖2　智慧功率模組漏電流測試流程 絕緣性測試 絕緣性測試又稱高壓測試。測試的基本原理是將一規定交流或直流高壓施加在電器帶電部分和不帶電部分(絕緣外殼)之間以檢查晶片絕緣材料所能承受耐壓能力。 實驗室採用耐壓測試儀進行絕緣性測試。如圖3所示，將所有腳位短接接測試儀負極，晶片背部銅基板接電源正極，根據產品數據手冊，測試電壓必須在5s內逐漸地上升到所要求的試驗電壓值(例如3kV等)，確保電壓值穩定加在被測絕緣體上不低於5s，此時所測回路的漏電流值與標準規定的洩漏電流臨界值相比較，就可以判斷被測產品的絕緣性能是否符合標準。 圖3　絕緣性測試示意圖 絕緣測試失效時，失效區域主要在封裝介質上。主要失效模式包括： 1.介質內空洞。導致空洞產生的主要因素為環氧樹脂內的有機或無機污染、封裝過程操作不當等。空洞的產生極易導致漏電，進而導致元件內局部發熱，並降低介質的絕緣性而導致漏電增加。 2.機械應力裂紋：在應用過程中，較大的應力可能造成晶片的應力裂紋並導致耐壓降低。如頂針壓力設置過大，造成陶瓷附銅基板(Direct Bonding Copper, DBC)產生應力裂紋，最終產生絕緣測試失效；另外應用過程中的人員的不當操作，機器故障；元件接插操作等都可能產生晶片外力損傷。 熱阻測試 熱阻是表徵IPM電路散熱性的重要參數，由於IPM往往內建多個功率元件，因此對於散熱的要求非常高。如果電路的熱阻不佳，將導致功率元件產生的熱量無法即時散發，使IPM內部的電路處於高溫的工作狀態，這使IPM的使用壽命和性能受到影響。 IPM模組內建1個負溫度係數熱敏電阻(NTC)控制溫度變化，如果基板的溫度超過設定臨界值，IPM內部的保護電路關斷門極驅動訊號，不響應控制輸入訊號，直到溫度降下來到另一設定臨界值以下，IGBT方可恢復工作。 實際測量NTC熱敏電阻的方法與測量普通固定電阻的方法相同。簡單快速的驗證方法是將IPM模組T1、T2腳位連接數位萬用表，對IPM進行加熱，如果其阻值不變化或者電阻無窮大，則說明已損壞。 如果需要精確測量NTC熱敏電阻，則需要對IPM模組進行去模封處理，將NTC熱敏電阻裸露出來，先在室溫下測得電阻值RT1；再用加熱台作熱源對熱敏電阻進行極加熱，測出電阻值RT2，同時使用紅外測溫儀測出此時熱敏電阻NTC表面的平均溫度。 實驗室採用數位萬用表測量熱敏電阻在不同溫度下的電阻值，利用收集到的數據，在Matlab中可繪製NTC熱敏電阻的R-T曲線，如圖4所示，並利用最小二乘法確定熱敏指數B。其主要的失效機理有：NTC焊接不良，外力損傷產生應力裂紋，電極有效面積減少，非平衡態的轉變過程，晶粒表面態的變化，過電應力等(圖5)。 圖4　NTC熱敏電阻-溫度曲線 圖5　熱阻測試故障失效模式 連續性測試 連續性測試是透過在待測腳位施加正向偏置，測量待測腳位二極體的自然壓降，以此確定連接性的方法。這項測試能夠有效地對IPM各個腳位之間的電路進行檢測。 實驗室採用I/V曲線追蹤儀確定腳位間電路是否有異常，因為IPM內部各通道相互獨立(通道U/V/W)，因此可以逐步對各通道施加激勵進行檢測。 腳位間測試實際上就是測試晶片內部ESD保護電路，ESD保護電路一般設計在焊盤(Bond Pad)附近，保護電路的差異也會影響IV曲線的測試結果，因此需要與正常品進行對比。如圖6所示，正常標準品測試曲線如曲線1，失效品測試曲線如曲線2，存在一定漏電流。因此，可以透過連續性測試方法將失效區域定位在腳位間的連接電路。 圖6　連續性測試IV曲線示意圖 連續性失效存在於測試腳位之間的電路。當腳位間連接線斷開或者鍵合失效，出現開路失效(圖7)；當測試腳位之間存在金屬絲殘留，或者內部電路金屬層融化，則出現短路失效；當內部二極體存在製程缺陷或被外界干擾所損傷時，亦可能造成短路及漏電流失效。 圖7　腳位鍵合線斷開造成開路失效 超快恢復二極體特性測試 超快恢復二極體是一種具有開關性能佳，反向恢復時間極短的半導體二極體，能夠提供IGBT作為續流、吸收、箝位、隔離、輸出和輸入整流器，使開關元件的功能得到充分發揮。反嚮導通電壓是指IPM內建功率開關元件(IGBT)處於關閉狀態時，當從FRD流過一定的電流後，FRD兩級之間的電壓差。 超快恢復二極體特性測試方法及正常品測試曲線如圖8所示。因為直接對二極體施加偏壓不會影響到IPM其他電路，因此在不需要施加VCC偏壓的條件下就能完成對二極體性能的檢測。 圖8　超快二極體特性測試 超快速二極體失效主要表現在晶圓設計上結構缺陷、焊接製程問題，而導致晶圓在焊接時產生高溫銅遷移，抗機械應力水平下降。在實際應用中又因為元件腳位跨距設計不合理，導致元件受到機械應力影響加深失效程度，最終出現過電擊穿失效(圖9)。 圖9　超快二極管歐姆接觸失效 IPM模組功能測試 接著討論IPM模組測試。IPM模組測試實現正常工作的參數，主要包括：集電極-發射極電壓VCES、集電極-發射極電流ICES、集電極-發射極飽和電壓VCESAT，以及集電極峰值電流ICM。 ．高壓漏電流測試 高壓漏電流(IDSS)的測試也包括兩部分，即IPM內置功率開關元件處於關閉狀態下的CE漏電流測試和IPM內置HVIC的高壓端(VS)漏電流測試。 基本測試電路如圖10所示，對相應通道的HVIC提供激勵使得IGBT處於關閉狀態(電源輸入端輸入供電電壓，Vboot高壓懸浮接口輸入電壓高於供電電壓，將HIN高電平訊號輸入端接地與LIN低電平訊號輸入端輸入接地，T1MOS管關斷)，在集電極-發射極施加電壓，增加VCE到規定值，所測得的IC即為ICES。 圖10　高壓漏電流測試 曲線1為正常品高電壓漏電，曲線2為失效品測試結果，相對於正常品漏電流增大，同時擊穿電壓降低。 ．通態飽和壓降測試 IGBT通態飽和壓降VCEsat是指在閘極電壓驅動下，IGBT工作於飽和區，IGBT集電極(C)與發射極極(E)之間的電壓差。飽和壓降是衡量IGBT是否過流的重要指標。 基本測試電路如圖11所示，對相應通道的HVIC提供激勵使得IGBT 處於飽和狀態(電源輸入端輸入供電電壓，Vboot高壓懸浮介面輸入電壓高於供電電壓，將HIN高電平訊號輸入端接地，LIN低電平訊號輸入端輸入邏輯「1」，T1MOS管達到飽和狀態)，在集電極-發射極施加規定電壓，達到飽和值時，電流急劇增大。 圖11　正嚮導通電壓測試 在門極驅動電壓存在的情況下，發生IGBT過流，VCE會急劇上升，一般當VCE大於飽和壓降10us左右，IGBT就會損壞。 針對IPM模組功能參數測試需要驅動HVIC提供開關訊號至G極，因此，當測試結果出現異常時，需要根據具體的失效來判斷具體的失效位置在HVIC還是IGBT區域。例如，擊穿電壓降低，漏電流增大，但是曲線符合高壓漏電測試曲線趨勢時，可以將失效位置定位在IGBT上。如果IGBT沒有被正常開啟，則故障位置很可能在HVIC上。 離散元件功能測試 當IPM模組功能測試結果不足以判斷失效位置，或IGBT確認失效而無法確認是否為HVIC故障導致的IGBT失效時，需要將IGBT與HVIC分離，進行進一步的測量。 實驗室採用去模封處理，將HVIC輸出端與IGBT綁線進行切割的方法實現分離，然後使用探針台對分離後的元件分別進行搭線，完成測試過程。 ．IGBT參數測試 IGBT是由雙極型三極體(BJT)和MOS組成的複合全控型電壓驅動式功率半導體元件，其兼具MOSFET的高輸入阻抗和GTR的低導通壓降兩方面的優點。IGBT元件的晶片結構和等效電路如圖12所示。 圖12　IGBT晶片結構和等效電路圖 IGBT的開關作用是透過加正向閘極電壓形成溝道，為PNP(原來為NPN)電晶體提供基極電流，使IGBT導通。反之，加反向閘極電壓消除溝道，切斷基極電流，使IGBT關斷。IGBT的閘極(G)為多晶矽材料，與N基區中間間隔一層二氧化矽(SiO2)絕緣層。 作為絕緣層的SiO2層非常薄，十分容易受損，因此，對IGBT的安全可靠與否進行評估的重要參數就是IGSS漏極短路時截止閘電流，IDGO源極開路時，截止柵電流。實驗室採用曲線追蹤儀AC模式，依照圖13完成IGBT參數測量。 圖13　IGBT參數測試 IGBT模組失效主要原因包括：過溫、過流(圖14)、過壓、動態雪崩擊穿、熱電載流子倍增、表面問題、金屬化問題、壓焊絲鍵合問題、晶片鍵合問題、封裝問題、內部缺陷等。 圖14　液晶聚集點發現過流引起的金屬熔化現象 ．HVIC參數測試 連續性測試能夠對HVIC的輸入端做基本的檢測(圖15)，但HVIC輸出端與IGBT相連，因此，在對IGBT進行功能檢測時需要首先將HVIC從IPM模組中進行分離。 圖15　HVIC應用測試及輸出 所以，對驅動IC進行功能驗證時，需要借助外圍電路對IC驅動能力進行驗證。由EOS和ESD造成的IC失效占現場失效元件總數的50%左右；HVIC主要的失效來源於過電應力。過電應力是指晶片在使用過程中，電源端所加的應力超過元件所規定的最大應力。在過電應力的作用之下，在元件局部形成熱點，熱點溫度達到材料熔點時，會形成開路或短路失效，因而破壞電路結構(圖16)。 圖16　HVIC內部保護電路發現ESD引起VIA熔化現象 本文詳細敘述了針對IPM故障的測試定位方法，列出了不同內部組件的測試方法及可能的失效機理。借助外圍電路，通過失效品與正常品的IV曲線，輸出波形的對比，逐步定位具體的故障範圍。分析結果表明，不同的失效模式選擇不同的失效驗證方法，為快速故障區域定位提供依據。 (本文作者皆任職於意法半導體)

PCB產業朝工業4.0邁進，是整個產業的共同目標，但由於這個產業中小型企業林立，除了少數幾家領導大廠已經進入工業3.0之外，大多數廠商的生產線都還僅停留在自動化階段，而且人工作業的比重依然不低。為解決這個問題，台灣印刷電路板產業協會(TPCA)與國際半導體協會(SEMI)合作，共同制定出專為PCB設備互聯需求所設計的PCBECI標準，並以此為基礎，希望帶動整個PCB產業從工業2.0走向工業3.x。 TPCA專案經理張致遠表示，台灣的印刷電路板產業普遍都已經進入工業2.0，也就是導入自動化機台的階段，但要在這個基礎上繼續向前行，將遇到許多挑戰。 目前還在工業2.0階段的廠商要走向工業2.5，也就是打破設備孤島，讓機台彼此互聯、擷取資料，最大的挑戰有二：一是缺乏導入的動機，因為不知道收集好這些資料之後，該如何進一步應用；二則是機台設備沒有標準化的、經濟的通訊介面。有些新一點的機台所採用的可編程邏輯控制器(PLC)，採用的是供應商自己發展出來的專有通訊標準；有些舊機台則只有非常陽春、甚至沒有通訊介面。事實上，很多PCB板廠使用的設備，機台年齡都已達20~30年，比平常操作它的作業員年紀還大。 至於從工業2.5走到工業3.0，甚至進一步提升到工業3.0+，大多數業者所面臨的問題則是缺乏足夠的IT人才。因為在實現機台互聯，取得大量資料之後，業者必須要具備相對應的IT開發能力，才能做好資料整合、分析的工作。有些已經走到3.0階段的業者，下一步要面臨的挑戰則是要建立數據模型分析、預測的能力，同時也要開始思考企業流程改造，以及和外部供應商資料流程整合等更棘手的問題。 簡言之，從工業2.5開始，IT人才、資料科學家對企業營運的重要性會越來越高，同時企業主事者也必須開始思考企業內、外部作業流程的改善。對於缺乏IT相關人才是常態的PCB產業而言，智慧製造是一條漫長且考驗眾多的道路。 但千里之行，始於足下。PCB產業的智慧製造升級，必須優先解決機台聯網的問題，後面才能進一步談資料採集跟分析，最後才能進展到數位決策。也因為如此，TPCA與國際半導體產業協會(SEMI)合作，將半導體機台互聯所使用的SECS/GEM介面標準簡化成適合PCB設備使用的PCBECI標準。 不過，張致遠也提到，半導體產業花了20年時間，才讓設備聯網全面普及。PCB產業即便可以學習半導體製造業的經驗，也不會在短短一兩年內就看到機聯網在PCB產業全面普及。也因為如此，最近TPCA才會與多家設備、系統整合業者合作，推出20家中小型板廠、100台機台互聯的示範計畫，希望藉此點火，讓PCB機台聯網的概念能夠開始擴散到中小型板廠。台灣有數百家PCB業者，其中絕大多數都是中小企業。因此，讓中小企業開始動起來，是讓PCB產業整體向上提升的重點。 至於大型PCB或大型軟板廠，則是扮演領導者的角色。例如2017年TPCA就跟廠商攜手，結合政府計畫，成立了PCB A-Team跟PCB智慧製造軟板聯盟兩個示範性計畫。 A-Team是PCBECI的第一個應用實例，由研華、迅得、欣興、敬鵬跟燿華組成，主要是針對單一廠商內部的智慧製造，提出示範性的數據整合平台跟解決方案服務平台，包含產線動態排程、良率預測、設備監診與預防性維護等應用，展現出PCB製造智慧化的一個可能發展路徑。 軟板聯盟則是以跨企業的資訊整合為主，由嘉聯益、聯策跟柏彌蘭金屬化三家廠商參與。其中，柏彌蘭金屬化是嘉聯益主要的原材料供應商之一，其所提供的原料對嘉聯益的軟板製程良率會產生影響，但因為每批原料在特性上多少都會有些差異，因此嘉聯益的生產線必須因應來料的特性調整生產參數。三家廠商藉由開發智慧預處理技術與建置跨公司聯網平台，實現了製程參數動態調整，讓產品良率明顯提升了50%；當良率下降需要排除狀況時所需的時間，也縮短了50%，從而讓相關業者得以藉由智慧製造技術擺脫競爭者的威脅。 上述兩個示範性計畫是從工業2.5走向工業3.0、甚至工業3.5的領導計畫，目前執行起來的效益相當顯著。因此TPCA相信，很多中小型板廠可以藉由這兩個由大廠帶頭執行的計畫，對自家的智慧製造產生更具體的想法跟目標。

為克服5G毫米波(mmWave)測試挑戰，是德科技(Keysight Technologies)近日發布全新雙通道微波訊號產生器，能支援高達44GHz的訊號和2GHz射頻(RF)調變頻寬，且有效降低測試設定的複雜度，並減少空中傳輸(OTA)測試環境中的路徑損耗，解決5G與衛星通訊應用的寬頻毫米波傳輸挑戰。 是德科技行銷處副總經理羅大鈞表示，5G元件的整合度大幅提升，5G待測物不像過往的測試元件具備接線的介面(Interface)，也就是無法使用電纜在被測設備和測試設備之間建立物理連接，因此大多透過OTA測試的方式。然而，使用OTA測試，最須克服的挑戰便是測試環境中的路徑損耗以及干擾(Noise)。此外，5G的特點例如更複雜的調變(Complex Modulationa)、更寬的頻寬(Wider Bandwidth)、更高的頻率(High Frequencies)及多通道技術(Multiple Antenna Techniques)等，同樣也帶來新的測試挑戰。 為改善此一情況，是德科技推出全新雙通道VXG微波訊號產生器，可支援高達44GHz的訊號和2GHz射頻調變頻寬，並具備最高輸出功率對比誤差向量幅度(EVM)和相鄰通道功率比(ACPR)效能，提供低OTA測試系統路徑損耗。 此外，該產品還整合了Keysight PathWave訊號產生軟體，可加速產品開發，該軟體套件讓使用者能夠存取符合不斷演化之3GPP 5G NR標準的訊號，以測試基地台、行動終端發射器和接收器；並搭載針對5G NR設計的全新圖形操作介面，讓使用者能以簡單流暢的體驗，產生相符性測試所需的訊號，以及以使用者為中心的介面(多點觸控和模組化)，滿足研發和製造環境的特定需求。 是德科技網路存取部門副總裁Giampaolo Tardioli則指出，如欲分析並驗證在6GHz以下頻寬和毫米波頻譜中運作之基地台裝置的特性，業者需在寬廣的頻率和頻寬範圍中快速產生符合標準的波形；而新推出的VXG降低了設定複雜度、提升了輻射測試量測完整性，進而縮短5G解決方案的整體開發時程。

在資料中心內部，各種設備/裝置使用Ethernet100G/200G/400GbE作為外部連結介面，PCIe則是被廣泛用作內部數據傳輸的介面。PCIe主要做為電腦系統內部的通用傳輸介面。剛開始PCIe Gen1傳輸速率為2.5GTps，可相容PCI介面，隨著傳輸需求的發展PCIe Gen2的速度為5GTps，PCIe Gen3的速度為8GTps；目前PCI SIG最新的規格PCIe Gen4速率提升到16GTps。此外，PCIe Gen5傳輸速率預計提升到32GTps，PCI-SIG正在制定相關的規格。 PCIe Gen4傳輸速率高達16GTps，不僅僅是使用在一般的電腦裝置中，更是被廣泛地運用到各種設備的內部傳輸介面，例如傳輸設備、伺服器、儲存裝置等。 傳輸速率越高，訊號的傳輸衰減越大，使得從訊號發射端(Tx)到接收端(Rx)傳輸過程所產生的衰減也跟著增加，過大的衰減將導致訊號劣化，使得接收端無法做訊號判別接收。也因此，PCIe Gen4的Tx和Rx端均使用了等化器(Equalization)，以補償高速訊號傳輸的衰減，接收端的誤碼率(BER)測試驗證是必要的。 Link EQ為Gen3/Gen4測試新需求 PCIe裝置在連接時，會進行LinkEQ溝通，將TRx EQ做最佳化設定，如此一來也使得Tx和Rx間的Link Equalization(Link EQ)成為PCIe Gen3/Gen4 TxRx新測試需求。接收端測試設備誤碼儀(BERTs)這時候須具備Protocol溝通能力，在執行TRx LinkEQ測試時，扮演與待測物溝通的角色，讓待測物與儀器進行溝通設定好最佳TRx EQ後，進行後續誤碼(BER)驗證(圖1)。 圖1　Anritsu MP1900A PCIe Rx測試架構 隨著各種傳輸介面如TBT3、USB、PCIe傳輸速率越來越快，接收測試變成是必須的驗證項目。工程師須藉由誤碼儀提供協會規範的Stress訊號來進行接收端品質驗證。而Rx LinkEQ壓力測試在PCIe Gen3後變成是Certification必要項目。在整個測試流程中包含的訊號校正(Calibration)，Link Training與BER測試。 PCIe裝置主要分為兩種類型：System(或Root Complex)，如作為主設備的CPU和主機板；以及作為連接到主設備的附加裝置AIC(Add-in...

自動駕駛依舊是本屆CES展會的熱門重點之一，眾多汽車、晶片大廠也趁CES發表最新解決方案與合作策略。例如BMW、豐田(Toyota)、福斯(Volkswagen)等相繼展示自駕概念車；而NVIDIA、高通(Qualcomm)等晶片業者則推出更強大的自駕運算平台，在在顯示自動駕駛仍將是2019半導體業最夯的議題之一。 概念車紛紛展現　汽車躍CES展示亮點 工研院產科國際所資深研究員謝騄璘表示，汽車可說是家與辦公室之外，最重要的「空間」與「時間」，也因此，自動駕駛、車聯網等發展熱潮仍有增無減，且依舊是CES的展示重點，各大汽車品牌或是半導體大廠均積極在展會中提出概念車或相關解決方案，進一步描繪、引導未來生活情境樣貌。 例如BMW展出兼具自駕與傳統設計的全新內裝座艙「Vision Inext」，當車輛以「Boost模式」手動駕駛時，方向盤將會伸至駕駛人前方，而原本與地板密合的踏板組也會同步升起。反之，當車輛轉為「Ease」自動駕駛模式時，方向盤與踏板組則會收起，讓駕駛人獲得更加充裕的內裝座艙空間。 又或是豐田也展示「ACES」和「Moox」兩款自動駕駛概念車艙，以及新一代自動駕駛平台「TRI-P4」。首先是針對Level 4自駕車的概念艙ACES，由於Level 4仍非完全自動駕駛車輛，因此ACES依舊配有方向盤，並配備儀表組、非傳統資訊娛樂系統等。 至於針對Level 5的自駕車概念艙Moox(結合Mobile和Box二字)，則以移動服務(Mobility as a Service, MaaS)為基礎概念，思考在不同移動情境需求下，車艙需要回應乘客娛樂、健康、購物、旅行或商業等不同應用。 另外，新一代的自動駕駛平台TRI-P4，則是新加裝了2支攝影機，除了可以增強兩側的辨識性能之外，針對自駕車，在前後也新增了2台專門設計的影像感測器；且雷達系統針對車輛周遭的近距離偵測進行最佳調校，同時還搭載了擁有8顆光電偵測頭的光達。 當然，除了BMW和豐田之外，其餘汽車大廠例如福特、福斯、通用、奧迪、現代，以及本田等，也競相在CES展會中大秀旗下自駕車方案；簡而言之，CES 2019汽車可說是躍居智慧載具焦點，各大車廠皆卯足全力，展現具多元創意的車用電子平台及概念車。 謝騄璘進一步說明，從各大車廠的展示來看，可歸納出幾項未來智慧汽車的發展方向，分別為：自駕車周邊的感知架構將以光達強化側邊感知嚴密度，而車頂模組化設計將更具創造美感及添加防護攝影鏡頭；未來車輛車體將可與底盤分離，同一底盤搭配不同需求特用車體；以及隨著5G興起後，5G平台將為移動個人空間實現可即時會議討論及享受高畫質影音娛樂等。 自駕熱潮帶商機　晶片軍備競賽全面啟動 上述提到，汽車應用成CES 2019展會重點，不僅各大車廠卯足全力，車用電子半導體業者也火力全開，趁此紛紛展示其在自動駕駛的研發進展或應用方案。 NVIDIA新一代自動駕駛系統亮相 因應自駕發展，NVIDIA宣布推出全球首款商用Level 2+自動駕駛系統「NVIDIA DRIVE AutoPilot」，其整合多項突破性AI技術，將促使監督式學習的自駕車於明年開始量產。 該解決方案提供自動駕駛感知以及融入眾多AI功能的駕駛座艙環境，車廠能透過此解決方案向市場推出各種精密的自動駕駛功能，以及智慧駕駛艙輔助與視覺化能力。 NVIDIA自主機器部門副總裁Rob Csongor表示，一個完整的Level 2+系統需要的運算效能與精密軟體遠超過目前市售車款所搭載的系統，而NVIDIA DRIVE AutoPilot可滿足此一需求，不僅能讓車廠搶在2020年快速部署各種先進自動駕駛解決方案，並將此解決方案加速升級至更高層級的自動駕駛。 DRIVE AutoPilot首度整合高效能NVIDIA Xavier系統單晶片(SoC)處理器，以及最新NVIDIA DRIVE軟體，可處理許多用於感知功能的深度神經網路(DNN)，藉由環繞車身各處的攝影機擷取外部的感測器資料及駕駛艙內部狀況，打造出完整的自動駕駛能力，包括切入高速公路車道、變換車道以及建立個人化地圖。駕駛座艙內的功能包括駕駛人監控、AI副駕駛功能以及車載電腦視覺系統的先進駕駛座艙視覺化。 NVIDIA DRIVE AutoPilot的核心為Xavier SoC，這顆系統單晶片提供每秒30兆次運算的處理能力，且具備專為安全打造的Xavier融入冗餘與分集(Diversity)的設計概念，內含6種不同類型的處理器以及90億個電晶體，使其能即時處理龐大的資料。 另外，DRIVE...

搶搭5G熱潮，並加速5G毫米波商用時程，三星電子(Samsung Electronics)近日宣布已經成功開發新毫米波(mmWave)射頻積體電路(RFIC)和數位類比轉換(DAFE)ASIC晶片。新的RFIC和DAFE ASIC晶片是5G晶片組的核心元件，能夠支援28GHz和39GHz頻譜，可使5G基地台的尺寸、重量和功耗降低約25%，讓操作和部署更有效率。 三星執行副總裁Paul Kyungwhoon Cheun表示，三星在5G研發方面的突破促使美國和韓國得以在2018年實現5G商業化，其中5G基地台的出貨量已經超過36,000個；三星將繼續提供超低延遲、超高速和大規模連接的5G產品，加速5G商業化，改善產業面貌和日常生活。 為了滿足高速需求，5G基地台使用近千個天線元件和數個RFIC以利用毫米波頻譜。RFIC可以減少基地台的尺寸和功耗，而三星新推出的RFIC採用先進的28nm互補式金屬氧化物半導體(CMOS)技術，使頻寬可以拓展到1.4GHz。RFIC的尺寸也縮小了36%，並且透過降低雜訊和改善RF功率放大器的線性輸出提高整體效能。 目前三星已研發出28GHz和39GHz的RFIC解決方案，並預計今年將加碼推出24GHz和47GHz的RFIC，進一步將事業版圖擴展到更高頻段的市場。三星還開發低功耗、小體積DAFE ASIC晶片，DAFE對數位無線通訊來說非常重要，因它能提供類比-數位的訊號轉換；而開發ASIC晶片可以幫助縮小5G基地台的尺寸和功耗。如果不研發ASIC，DAFE就會因為體積太大而且功率不足而無法滿足產品需求。 三星電子網路業務執行副總裁兼研發主管Jaeho Jeon指出，三星正憑藉研發創新解決方案(包括低功耗RFIC和DAFE ASIC)，強化自身在5G市場的競爭優勢，並開創數位轉型新時代。新開發的晶片組將會在推動5G技術發展的過程中發揮重要作用。