技術探勘

工業4.0應用於程序自動化產業的基本作法與電子業一致，但由於生產過程以及應用環境的不同，會衍生出不同應用架構以及不同的工業網路需求。 不同於電子產業分站式生產過程，重工業的生產特色是有上中下游的帶狀生產運輸過程，廠區通常占地幅員廣大且常常處在高溫高濕、高塵粒、高汙染、高爆炸性的作業空間，環境相當嚴苛。 智慧製造的基礎建立在大數據之上，重工業的資料擷取點通常來自於不同種類與形式構建的感測器網路(Sensor Network)，例如流量計與物位計、壓力計等。流量又可分為總流量與瞬時流量，物位計又因為量測對象為液態或固態而有不同的量測方式等不一而足。 由於儲存設施通常為大型桶槽，高度可達20~30公尺，因此，重工業的廠區網路建置若採用有線網路布建不僅成本高、維護不易，在彈性調整上更是不便。另一方面，也由於廠區幅員廣大加上地形、地物的高低落差等影響，一般常用的Zigbee與藍牙等技術都會面臨穩定性與通訊距離限制的問題。 在此之下，目前適用的無線網路協議且為標竿產業龍頭廠商所認可的國際標準，只有WirelessHART和ISA100.11a兩種。相較於WirelessHART無線技術，ISA100.11a更具備彈性部署以及相容性高的特質，是一個值得關注的無線技術。 ISA100.11a無線技術特色 由於ISA100.11a與WirelessHART都是建築在IEEE802.15.4(2.4GHz)的物理層技術架構且應用領域相近，經常引人誤認為相同的技術背景與架構。事實上，ISA100.11a技術在支持IPv6以及具備分散式拓撲結構以及高相容性方面，都比WirelessHART技術更具優勢。 以下為兩者的網路疊構圖示(圖1)，其中AL、TL、NL、DL、PL分別對應到OSI所定義網路7層結構的應用層(Application Layer)、傳輸層(Transport Layer)、網路層(Network Layer)、資料連結層(Data Link Layer)與實體層(Physical Layer)。 圖1　ISA100.11a(左)與WirelessHART(右)網路疊構差異圖示 由於IEEE 802.15.4的Frame框架長度不足以直接傳輸IPv6封包，因此，ISA100.11a在網路層與資料連結層當中新增對於封包(Packet)的封裝(Header Encapsulation)、壓縮(Compression)與分封(Fragmentation)對應機制，此一設計使得ISA100.11a帶來WirelessHART技術所無法達到的應用：分散式骨幹路由器(Backbone Router)。在此架構之下，一個閘道器(Gateway)可透過多個獨立布建的分散式骨幹路由器提供現場感知設備的路由與ISA100無線覆蓋，使得網路建置擴充更具彈性。 圖2為ISA100制訂的聯網架構拓撲之一，左側的現場感知設備(Field Device)皆以ISA100.11a的Wireless Mesh技術相連再透過設備之間的最短路徑連接到骨幹路由器。閘道器設備透過IP網路將感知設備的擷取資料連接到工廠網路(Plant Network)的後台控制系統(例如DCS等設備)，這也是一般ISA100主導廠商(如Honeywell、Yokogawa)的架構方式。 圖2　ISA100.11a獨特的分散式Backbone Router網路拓撲架構 滿足工業4.0　ISA100.11a網路架構需具四大特點 傳統ISA100.11a無線網路架構為封閉式的回路，主導廠商大多採用乙太網路進行現場布建。這樣的架構在工業4.0的應用建置會面臨缺乏連雲方案大數據採集困難以及有線布建成本與維護成本的壓力。沒有網路管理機制，在網路布建數量大增之下，整體維運管理成本與困難度也大幅提高。因此，在轉化傳統ISA100.11a無線網路並加值成為工業4.0應用架構方面，有以下建議可供讀者參考： 穩定的Wi-Fi無線骨幹傳輸 Mesh的無線架構無論在ISA100.11a以及WirelessHART兩大陣營，都是基本必備的無線傳輸主流技術。Mesh技術之所以受到這兩大無線技術支持的原因在於程序自動化的廠區布建範圍廣大，各設備之間需要網路通訊時必須考慮可用的頻寬以及傳輸距離、分散式架構與穩定的傳輸品質。要符合這麼多的特質，唯有Mesh無線技術可以符合需求。 同樣的道理，在閘道器與骨幹路由器之間，也會需要Mesh技術來強化Wi-Fi無線骨幹的傳輸品質。相較於Mesh與傳統AP/Client傳輸模式，Mesh技術帶來以下特色： ．多重無線路徑 Mesh技術可同時維持多條無線傳輸路徑，並自動選擇傳輸品質最佳的路徑。相對地，AP/Client模式由於多個Client設備共同分享AP的頻寬以致於傳輸當中的設備受到干擾會造成整體AP傳輸性能的下降。採用Mesh模式可大幅降低外界干擾影響之外還可以縮短網路傳輸的回應時間。從圖3可看出Mesh無線技術在掉包率以及回應時間的特性都優於一般的AP/Client模式。 圖3　Wi-Fi Mesh與AP/Client模式的特性比較 ．自組網與自癒合 Wi-Fi Mesh的組網過程非常簡易，設備上電之後會開始與維運當中的Mesh設備連線，無須繁複的網路設置便可加入網路。當原先連接設備斷訊時，Mesh設備會立刻選擇另一條傳輸品質最佳的無線路徑，使得通訊中斷得以立即恢復。 ．彈性部署 藉由自組網與自癒合功能，場域布建時可透過Wi-Fi高帶寬骨幹的聯通，設備僅須提供電源即可彈性增加部署新設備，進行組網。對於網路的建制與維運而言，毋須額外新增光纖布建也同時降低成本。 為強化閘道器的骨幹傳輸穩定，Wi-Fi Mesh除了做為無線骨幹傳輸之外，亦可搭配乙太網路介面形成有線/無線雙備援的傳輸機制，以下範例為新漢公司的NIO200 ISA/WirelessHART網關連線架構(圖4)。 圖4　有線/無線雙備援的傳輸機制 實現程序自動化　七大網路管理重點不可少 程序自動化的廠區通常占地幅員廣大，包含眾多有線、無線網路以及感知設備，對於沒有網路管理經驗的工廠使用者而言，如果沒有一套容易操作的工業4.0網路設備管理系統的話，對於長期維運的負擔會相當沉重。理想的管理系統須具備以下功能。 ．設備自動偵測能力 標準的網路管理協議(如SNMP、CAPWAP)常用於AP、Switch等網路設備，但感知器的通訊則常用Modbus協議。對於工業4.0的設備健康管理而言，管理系統必須兼具SNMP，CAPWAP以及Modbus協議才能便於網路設備與感測設備的自動偵測功能。 ．視覺化的拓撲呈現 當系統透過CAPWAP機制做完Discovery與IP配置完成後，管理軟體得以透過SNMP以LLDP、MAC Table、ARP Table等方式來建立設備間的連線，依據連線的種類以及Port Number等資訊來製作視覺化的網路拓撲圖。 視覺化拓撲功能可以讓管理者在直接看到設備之間的連線情形並進行相對的管理措施。例如，設備無法連線時，設備端的圖像以及相連的無線連線路徑也會從綠色的樣式變為紅色的告警顏色。視覺化拓撲呈現方式，可提高網路與設備的管理效率。 ．支援多重圖資與廠區平面圖的輸入 管理系統須支援圖資介面可讓使用者輸入多層次的廠區平面圖，將設備的架設位置以及樓層資訊收容在不同群組上。再利用拓撲圖的階層式管理介面，讓管理者可以一目了然，快速的進行設備管理。 ．非法設備檢測支援 為加強資安防護，管理系統須可偵測和設定未經授權的設備為非法設備，並給予標記與警報提醒使用者。同時，也可將合法的設備納入「白名單」中，讓系統偵測後辨別為合法設備。經由掃描之後，非法設備不但會被標示在設備列表當中，也可在拓撲圖以及在事件日誌當中上出現驚嘆號的提示，以提醒網路與設備的管理者。 ．日誌管理 管理系統的「日誌頁面」需可將設備發生之異常事件或設備變更等設定記錄於列表中，提供管理者查閱。事件紀錄(Event Log)方面，管理者可以按照設定的搜尋條件，進行設備警示紀錄的查詢。搜尋條件包含「起迄日期」、「IP位址」、「嚴重程度」、「設備名稱」或先前已「清除」的紀錄。 ．韌體更新功能 管理系統須提供設備韌體更新功能，並預先設定備份的schedule，或是立即以手動執行備份作業。因此，對於製程使用中的機具設備可以預先設定備份時程不用擔心備份工作對生產製程的影響，對於維運工作可大幅提升效率。 ．Mobile APP 管理系統除一般的Web...

然而，鮮為人知的是，即使在最惡劣的環境中，藍牙也可為工業應用提供無線連接(圖1)。藍牙的技術發展一直是與時並進，在2016年12月最新發布的藍牙5規範中，它增強了功能組合，可適用於全新的使用案例。但是，經常被忽視的是，就其核心技術來看，在工業應用方面，藍牙確實擁有龐大的發展潛能。 圖1　使藍牙適用於惡劣環境的主要特性 藍牙工業應用八大特色 上述提到，就其核心技術來看，藍牙在工業應用方面擁有龐大的發展潛能，而以下是八個支持或選用藍牙來連接工業應用的有力論點。 不易受到干擾 藍牙是在毋須授權的2.4GHz ISM(工業、科學和醫療)頻段上運作，並與各種RF技術共存，包括Wi-Fi、Zigbee，以及如汽車警報和視訊裝置等其他的商業應用。 為了使訊號被接收到，藍牙採用一種稱為適應性跳頻(Adaptive Frequency Hopping)的技術。在傳統藍牙(Bluetooth Classic)標準中，2.4GHz ISM頻段是由79個單獨的1MHz通道所組成。在低功耗藍牙(BLE)中，頻譜則被劃分為40個單獨的2MHz通道，以實現更寬鬆的RF設計並進一步降低成本。 訊息會被分割成小的數據封包，並且每隔625微秒，會在不同的通道上一個接一個地發送。根據協定的順序，通道每秒最多可切換1,600次。未能完整傳送到接收器的封包會再重新傳送，如果是通道的問題，便會被標記並在後續的通訊中避免使用。因此，藍牙通訊的結果是，能找到切斷雜訊的最佳路徑，以便可靠地進行無線數據傳輸。 支援高裝置密度 藍牙已經為支援高裝置密度進行了最佳化設計，此外，若附近有多個網路，仍能以有限的干擾繼續運作。它的簡短數據封包非常適用於工業應用，如測量和控制，這類應用都僅需要很短的傳輸時間。因此，它們不會不必要地干擾電波，能把對其他裝置的干擾降至最低。 藍牙還具有自動電源控制功能，僅利用到達接收器裝置所需的訊號強度來傳送封包。這意味著，當沒有雜訊須切斷時，它們不會耗費太高的功率。此特性亦能減少電波的負荷，能夠在不造成干擾的情況下，增加相同頻段上的裝置數量。它還具有節省電力的額外好處。 最後，藍牙也為了與Wi-Fi共存進行了最佳化設計，Wi-Fi通常會在工業和消費性產品環境中與藍牙共享ISM頻段。Wi-Fi通道在ISM頻段中使用22MHz頻寬，可同時容納多達三個非重疊通道。利用適應性跳頻技術，藍牙能夠最佳地利用無負載的電波。 能偵測並糾正位元錯誤 當訊噪比低時，例如，在嘈雜環境中或當傳輸距離很長時，訊息中有位元錯誤的機率便會增加。除了透過避免使用不可靠的通道來偵測錯誤，以最佳化通道跳頻設計之外，若需要，藍牙還可以利用前向糾錯(Forward Error Correction, FEC)來修正接收器端的位元錯誤。這是透過在主要訊息中增加冗餘位元，然後FEC演算法可用它來修正錯誤。因此，這也有助於藍牙在長距離和嘈雜環境中可靠地傳送訊息。 適用於現有設計 序列埠(Serial Ports)已使用了數十年之久，且將持續用於工業應用。藍牙序列埠規範(Bluetooth Serial Port Profile, SPP)可透過藍牙模擬具備硬體交握的完整序列介面(RS232、RS422/485)。點對點或多點運作的無線連接可用來取代序列纜線，SPP已被用來透過序列介面在筆記型電腦、控制系統和其他裝置之間交換數據。 提供廣大覆蓋範圍 雖然藍牙通常被當作傳輸距離僅為數公尺的無線通訊技術，但它已被證明能夠在更長的距離上可靠地運作。曾有一項研究，針對基於藍牙的即時感測器致動器介面在惡劣工業環境中的效能進行了評估。 藍牙5可提供的傳輸距離更長。在開放空間條件下並使用良好的天線，我們能夠使用藍牙長距離模式(編碼PHY)把訊息傳輸至1.7公里以外。 在最具挑戰性的情況下，透過把廣播訊息的時間增加到8倍，可以在藍牙5長距離模式中實現更遠的覆蓋範圍。透過建置藍牙網狀網路，還可以在密集環境中進一步擴展覆蓋範圍。在網狀網路中，訊息可以從一個節點傳送到另一個節點，直到它們到達目的地為止。 適用於任何地方 藍牙裝置是專為滿足相同的全球標準要求而設計。這對裝置製造商來說非常重要，他們不必擔心須維護多種產品型號(SKU)來因應全球市場需求。隨著藍牙技術廣泛應用到手持式裝置，更提供了可透過專用應用程式從任何一種智慧型手機或平板電腦與藍牙裝置連結的機會。 滿足工業物聯網應用 根據LED照明和感測器裝置用彈性式照明韌體套件供應商Silvair的報告，與其他短距離無線技術相比，藍牙的無線電性能(低功耗版本)更為突出，特別是在速度方面，因而能提高效率、延遲和反應能力。此外，藍牙已針對許多非常小容量的數據封包傳輸進行了最佳化設計，使其成為物聯網應用的理想選擇，不僅適用於連網家庭或城市，亦適用於連網工業應用。 設計非常安全 藍牙具備多項特性，使其成為安全的無線技術。例如，前面提到的適應性跳頻技術，它是取決於僅有發射器和接收器知道的偽隨機跳頻序列來運作。這意味著，竊聽者必須跟蹤所有可用的通道並正確地拼湊數據封包，才有可能取得發送的訊息。 從藍牙4.2開始，藍牙裝置的配對，亦即裝置間通訊的先決條件，是採用符合聯邦資訊處理標準(Federal Information Processing Standards, FIPS)的演算法來生成所謂的橢圓曲線(Elliptic Curve Diffie-Hellman, ECDH)公鑰-私鑰對。此特性稱為LE安全連接，可保護傳輸的數據不會因為中間人(Man-In-The-Middle, MITM)的攻擊而被攔截。 藍牙模組也可被設定為讓其他的藍牙裝置看不見，這表示，駭客將不知道它們的存在。只有事先配對過的裝置之間才能建立連接。 藍牙確保長期可靠效能 藍牙技術聯盟(SIG)成立20年以來，藍牙技術隨著使用案例的演進而與時俱進，一直以來都獲得市場的廣泛採用。最早，藍牙被定位為行動電話間數據同步的無線技術，但它很快就擴大到支援各種的使用案例，特別是個人電子裝置間的數據傳輸。今天，藍牙低功耗(從4.0版開始)和藍牙5.0更是擴大範疇，扮演完全不同的角色，能夠適用於物聯網的諸多應用。 自藍牙標準推出以來，藍牙已經證明自己是工業製造流程的強大連接解決方案。涵蓋工業製造、醫療設備和井下測量等多樣化領域，數以萬計家的公司，多年來，都已經成功地將藍牙運用在各種工業應用，在未來，藍牙技術仍將持續在連網工業應用領域扮演重要的角色(圖2)。 圖2　藍牙技術的工業應用 (本文作者為u-blox短距離無線電產品資深產品策略主管)

從技術角度來看，以塑膠為基礎的軟性顯示技術將會改變傳統玻璃基材的面板結構與材料系統，進而影響到目前的產業供應鏈，玻璃相關供應鏈在軟性顯示器的空間會被新的軟性膜材取代，這種由新材料、新結構帶動新製程對顯示器技術發展來說，無疑是一個革命性的里程碑。 本文從顯示器產品發展軌跡探索折疊顯示器與可撓性顯示器市場發展趨勢，進而確定未來OLED在顯示器技術勝出的機會，並從材料的觀點找出軟性基板與薄膜封裝技術應用於軟性顯示器的解決方案：以中性應力層結構來克服OLED脆性膜層避免應力破壞的特殊設計。另外，軟性OLED模組的圓偏光片、觸控模組與蓋板模組都因為可撓的需求而有重大的改變，本文也從這些改變分析探討未來諸多功能膜材發展的商機。 折疊手機成OLED顯示技術發展轉捩點 顯示器是人機介面，顯示器技術演進與應用產品對顯示需求有極密切的關係，陰極映像管(Cathode Ray Tube, CRT)時代，影像傳播剛起步，顯示技術發展以影像品質為優先，厚、重的特性雖然厭惡，但是別無選擇的接受，到了筆記型電腦時代，CRT的厚、重與耗電已經無法滿足產品需求，這提供了液晶顯示器(Liquid Crystal Display, LCD)技術發展的市場隙縫，使LCD能夠在這隙縫中逐漸成熟，最後取代CRT成為技術主流。 而有機發光二極體(Organic Light Emitting Diode, OLED)正循著LCD取代CRT市場的模式，在可折疊的市場隙縫中找到取代LCD的絕對優勢，未來幾年，OLED技術將擴大折疊面板、捲曲面板的優勢，進而蠶食目前LCD的產品應用，2019年無疑是OLED顯示技術發展的轉捩點。 盱衡顯示器LCD與OLED兩大陣營對產能的布局不難看出市場未來的走向。在LCD方面，從1988年Sharp開發全世界第一個14吋TFT LCD起已經30年，生產製造的技術已經來到面板長寬3米以上的10.5/11世代廠，生產技術成熟，近來擴廠雖然緩下來，但是往後幾年累積的產能高達每年2億平方米以上。 在OLED方面，雖然從2001年新力(Sony)推出全彩13.3吋主動式大尺寸OLED面板，韓國大廠三星(Samsung)展出15吋全彩主動式OLED面板以來也近20年，在此期間，剛萌芽的OLED在市場上挑戰已經成熟的LCD，由於找不到獨特的產品定位，自然推廣極其辛苦，許多早期投入OLED的廠商包括:三洋電機、日本精機(Nippon Seiki)、東芝(Toshiba)、Seiko Epson、先鋒(Pioneer)等廠商紛紛退出，而友達、奇美等台廠則在以LCD為主軸的方向下，維持一定的研發與少量生產的能量。 韓廠三星在2010以自家手機為市場，讓OLED技術能夠正式大規模的推向產品；LG則以大型電視產品為市場，用高端市場的高價產品來取得新技術存活的空間。大陸面板產業雖然起步較晚，但是大陸廠商挾其市場與資金的優勢，在OLED領域急起直追。從2010年京東方在鄂爾多斯建立5.5代OLED生產線起，包括京東方、華星光電、天馬、維信諾、信利、和輝等均規劃投資OLED的生產線，且多數的產線具有柔性OLED產品的生產能力。 就目前既有與未來規畫的產能分析，可以看出未來產品市場的發展趨勢。圖1是平面顯示器的產能，由圖可以發現，未來幾年平面顯示器的年產能將高達3億平米以上，其中OLED占不到15%。 圖1　全世界平面顯示器的產能 LCD由於技術成熟，生產成本低，因此產品價格低廉，在大尺寸的電視、中尺寸的監視器、筆電到小尺寸的手機面板、穿戴裝置等產品在價格上都有難以取代的競爭性；反觀OLED方面，生產技術仍然發展中，相對產能不到LCD的15%，產業鏈正在建立、設備建置昂貴、良率還爬升中，因此，生產成本高昂，價格競爭力有限。 在這種產業環境下，OLED只有找到一個LCD無法進入的產品市場，方得以生存下來，OLED可藉由這個獨有的市場空間使技術、產業鏈能有健全的發展機會，最後反過來競爭LCD的產品市場。折疊面板便是這個專屬OLED的市場區塊，因此，未來幾年，OLED將全力推展折疊面板的應用，藉由折疊面板甚至卷曲面板的產品來將LCD擠出市場，這種發展軌跡與LCD取代CRT相似。 行動裝置是折疊面板最適用的產品，手機市場成長已經趨緩，急需有新功能來刺激換機需求。訊息傳輸量大的5G在2019年開始上路，6~10吋平板大小的螢幕方能發揮大資訊量顯示的功能，在攜帶便利與大螢幕雙重功能需求下，折疊面板無疑是最理想的解決方案，況且折疊面板還有不易摔破的絕對優勢，OLED在可折疊面板的技術突破後，將致力推進「可撓」這個LCD無法染指的應用。 折疊手機無疑是當下最有機會發揮折疊面板特色的產品。圖2是市調機構DSCC在2018年發表不同面板的手機數量預測，圖中即預測可折疊手機從2019年開始上市，並且以每年近1倍的數量成長，而LCD則逐年下降。折疊手機從2013年三星推出概念機開始，都未見產品真正的商品化銷售，直到去年底大陸柔宇發布推出全球首台「可摺疊手機」上市消息，一時間，三星、小米、華為、蘋果等手機大廠都傳出折疊手機於2019年上市的新聞。 圖2　以顯示面板分類的手機出貨 從面板技術的演進來看，折疊手機的實現是OLED技術從玻璃基板突破到塑膠基板的結果，面板曲面(Curved)、可彎曲(Bendable)、可摺疊(Foldable)、可捲曲(Rollable)的發展趨勢已經確立，未來OLED將以LCD無法折疊彎曲的特性勝出，並逐漸滲透取代LCD市場。 折疊面板技術突破　OLED成長逐漸上揚 顯示技術基本上分為自發光與不自發光兩大類如圖3所示。其中，LCD屬於不自發光顯示技術，其影像是靠液晶轉動來控制背光源的光線通過與否，而達到成像的目的。 圖3　顯示技術兩大類別 當LCD折疊時，液晶受力扭曲，光的路徑受到影響而扭曲，因此當LCD折疊扭曲時，影像扭曲或是漏光等缺陷無法避免，雖然在小區域做些隔離可改善扭曲漏光，但是經過幾年的研發仍無可靠的產品上市。OLED是自發光的顯示技術，靠的是載子(電子與電洞)在發光層複合產生光線而成像，因此扭曲、彎折對發光影響極微，這些LCD與OLED在先天上成像機制的差異，就決定LCD在折疊或捲曲面板應用出局的命運。 OLED是以低溫多晶矽(Low Temperature Poly Silicon, LTPS)的薄膜電晶體(Thin Film Transistor, TFT)來驅動，LTPS在玻璃基板的製程技術已經非常成熟，因此，柔性OLED工程問題的關鍵在如何突破於軟性基板上製作LTPS的薄膜電晶體。 玻璃長久以來就是顯示器的關鍵性基材，LCD用玻璃的應變點(Strain Point)高達600℃以上，熱膨脹係數低，具有極佳的水氧阻絕性，是面板製程非常理想的基材，惟玻璃是剛性材料，楊式係數(Young's Modulus)高達80GPa，些微的應變即產生極大的應力，因此彎曲不易。 雖然降低玻璃材料厚度能使玻璃有一定程度的彎曲，但是即使薄到50um以下，仍然無法彎曲到折疊面板需求的曲率半徑，因此，對於折疊面板來說，薄玻璃無法滿足低曲率彎折的功能需求。 撇開玻璃材料，柔軟的塑膠材料是軟性顯示基板材料的希望，惟其基本的要求是塑膠基材必須在LTPS高溫製程有一定的安定性。玻璃轉化溫度(Glass Transition...

以下將介紹以GaN材料的功率晶體，包括GaN材料的物理特性以及GaN高速電子遷移率場效電晶體(High Electron Mobility Transistor, HEMT)的元件特性，以便對此新材料及新元件有進一步的認識。 認識氮化鎵材料特性 寬能隙的材料相較於矽材料，有較高的電子能階，矽施予1.1電子伏特(eV)的能量可以使電子從價電帶移動到傳導帶，而寬能隙材料的GaN需要3.5eV及SiC需要3.3eV，GaN與SiC相較於矽材料有七倍以上的崩潰電壓強度，而電子飽和速度也比矽材料快兩倍以上，寬能隙的材料特性具有高耐電壓及高速切換的特性，應用在電源轉換器上，可以有效提高其功率密度。 早期矽功率開關元件是採橫向的結構設計，但在給定的導通電阻RDS(on)下，晶體尺寸過大，最終無法有效降低導通電阻。為解決這個問題，目前矽的功率開關採用垂直結構設計，其閘極(Gate)與源極(Source)在頂部，汲極(Drain)在底部。 圖1為GaN HEMT功率開關的剖面結構圖，使用橫向結構的水平型設計，GaN可以外延生長到矽的基底上，GaN HEMT有別於其他傳統半導體，具有非常強的極化(Polarization)效應，除了因III-V離子鍵和晶格結構所形成的自發性(Spontaneous Polarization)極化外，在GaN和氮化鎵鋁(AlGaN)層之間產生異質結構，成長異質結構因晶格不匹配而形成的晶格擠壓，額外造成壓電電極化(Piezoelectric Polarization)，這兩個極化效應使得異質介面結構促使GaN的能帶(Band)朝氮化鎵鋁(AIGaN)方向自然彎曲。因此，彎曲的部分就會產生一層薄但密度高的高遷移率自由電子層，稱為二維電子氣(2-Dimensional Electron Gas, 2DEG)，此二維(2D)電子氣的電子遷移率極高，因此能達到非常快的切換速度，所以將其稱為氮化鎵高速電子遷移率場效電晶體(GaN HEMT)，也因為二維電子氣的特性使得元件結構中的導通電阻可以大幅降低，尤其是用來承受反向偏壓電壓的漂移區(Drift Region)所貢獻的導通電阻部分。 圖1　橫向增強型GaN HEMT的截面圖 半導體必須外接偏壓，提供足夠的電子伏特才能跨越費米能階(Fermi Level)，使半導體從絕緣體變成導體，但在GaN和AlGaN接面處形成的二維電子氣讓GaN HEMT不需要外置偏壓即可導電。製程上，GaN HEMT將源極和汲極的金屬連接二維電子氣，所以GaN HEMT本身是常開型(Normal On)的半導體元件，閘極位於汲極和源極之間用來控制GaN HEMT的導通與截止。但常開型的GaN HEMT，在電源轉換器使用上會造成驅動電路的設計複雜化。 如何將常開型的GaN HEMT改變為常閉型(Normal Off)的GaN...

本文會將USB-IF認證測試分為兩部分介紹：上篇為USB資料傳輸，介紹USB3.2實體層(Physical Layer)相關測項；下篇則為Type-C&Power Delivery，介紹Power Delivery實體層的認證項目。 USB PD測試規範解析 USB Power Delivery於2015年5月的USB-IF Workshop #95開始認證，到今年也已經3年。在認證籌備時期為了縮短測試時間，協會決定採取自動化測試(Automation Test)，故需要一種能描述待測物在USB Type-C與Power Delivery能力的檔案，稱為廠商資訊檔案(Vendor Info File, VIF)。測試時只要將該檔案匯入儀器後即可開始測試。 另外也有兩家測試儀器廠商協助USB-IF開發相關測試項目，故在開始認證時出現一份測試規範(Compliance Test Specification)，卻有兩份執行方法(Method Of Implementation)，分別為MQP的Communication Engine PD Compliance MOI(最新版本為1.09)以及Deterministic PD...

為解決這一個問題，有些處理元件採用集合在晶片上的硬體電路來檢測未經授權的韌體修改。然而，電路板上其他未採用此種方案的處理元件還是缺乏有效保護，整個伺服器仍然易受攻擊。美國國家標準與技術研究所(NIST)於2018年發布了NIST SP 800 193標準，訂下了一套標準的安全機制，稱為平台韌體保護恢復(PFR)，它主要基於以下三個指導原則(圖1)。 圖1　平台韌體保護恢復機制三大指導原則 PFR功能主要依賴外部的硬體(晶片)帶有「信任根(RoT)」的元件。使用基於FPGA的RoT裝置的FR解決方案證明其比使用基於MCU的硬體信任根裝置更安全、擴展性更好、系統可靠性更高。而PFR開發套件能讓伺服器的原始設備製造商快速為其現有設計增加PFR功能，並充分利用這一強大的安全技術帶來的優勢。系統架構師和系統整合商如今可以更為方便地設計、實現和維護符合PFR標準的FPGA RoT裝置，而毋須擁有專門的安全專業知識。 易受網路攻擊之伺服器韌體 預計到2021年，網路攻擊犯罪造成的損失將達到6兆美元。網路駭客不斷尋找規避安全措施的新方法，目的地在： ．偷看或竊取儲存在伺服器上的專有資料(信用卡號、公司智慧財產權等)。 ．繞過伺服器偷看或竊取資料。 ．劫持伺服器，對其他目標進行DDoS攻擊。 ．透過讓伺服器的一個或多個硬體元件無法運行，而對其造成破壞(稱之為「變磚頭」)。 由於作業系統和應用會定期更新，以便加入新功能或修復漏洞，它們很容易成為駭客入侵伺服器的最大目標。於是，組織的安防資源和戰略一般會傾向於保護作業系統和應用軟體。然而，入侵伺服器還有另外一個較少為人所知的攻擊載體，也就是所謂的韌體。 韌體是指伺服器元件(即CPU、網路控制器，片上RAID解決方案等)率先上電後立即執行的第一個啟動代碼。韌體的處理器假定韌體為一個有效可靠的起點，從中啟動並根據伺服器的配置使用它來分階段驗證和載入更高級別的功能。在某些情況下，處理元件在其運行整個執行週期內皆須借使韌體提供的功能。  國際資訊系統審計協會(ISACA)於2016年的一份調查顯示，在那些聲稱將硬體安全放在企業首位的受訪者中，超過半數「報告了至少一起受惡意軟體影響的韌體被引入公司系統的事件」，並且17%的受訪者表示「這些事件造成了實質性影響」。 韌體安全狀態 伺服器韌體可能在供應鏈的各個不同階段遭到入侵，包括： ．在原始設備製造商處，於生產過程中操作人員惡意植入受感染的韌體。 ．在系統整合商處，於根據客戶要求配置伺服器時安裝未經授權的韌體。 ．轉運到客戶的過程中，駭客可以打開伺服器包裝，通過線纜下載未經授權的韌體，將惡意程式碼植入組件的SPI記憶體中。 ．現場運行過程中，駭客可以利用韌體的自動更新，將可繞過任何現有保護機制的偽造韌體替換掉真正的進行更新。 典型的伺服器主機板目前都使用至少兩種標準的韌體實例，分別為統一可延伸韌體介面(UEFI)和基板管理控制器(BMC)，儘管這些介面能對韌體造成一定的保護作用，但也非常有限。 統一可延伸韌體介面(UEFI) UEFI(之前稱為BIOS)是負責將伺服器韌體載入作業系統的軟體程式。UEFI在生產過程中就已經安裝就緒，用於檢查伺服器有哪些硬體元件、喚醒這些元件並將其交給作業系統。這一標準透過一種稱之為安全啟動的過程，以檢測未經授權的韌體，如果檢測到未經授權的韌體，該安全機制就會阻止硬體元件啟動。然而，安全啟動的實現和支援因元件和供應商而異，這會導致元件安全效能出現漏洞，從而被駭客利用。此外，如果非法韌體設法繞過了安全啟動，UEFI就無法將元件的韌體恢復到上一個經授權的版本並繼續運行。 基板管理控制器(BMC) 基板管理控制器是主機板上的一種專用微控制器(MCU)，透過獨立的連接與系統管理員通訊以及使用感測器來監控「電腦、網路伺服器或其他硬體設備」。許多BMC會篩查各自的韌體安裝情況以確保韌體的合法性，但是對於其他的伺服器韌體則無能為力。BMC無法阻止惡意程式碼攻擊電路板上的其他韌體(圖2)。例如，如果惡意程式碼被植入元件的SPI記憶體未使用的分區，那麼BMC則無法阻止代碼進入伺服器的整個代碼流。 圖2　統一可延伸韌體介面和基板管理控制器介面只能提供有限的韌體保護。 平台韌體保護恢復標準 為解決當前韌體標準的安全問題，美國國家標準技術研究所(NIST)於2018年5月發布了一項新標準，為包括UEFI和BMC在內的所有韌體提供全面保護。這一被稱為PFR的NIST SP 800新標準旨在「提供技術指導和建議，支援平台韌體和資料的恢復，預防潛在的破壞性入侵」。它提供了一種保護系統中所有韌體的統一方法，並且可以設定為對正常系統操作不具有攻擊性，不過一旦確定未經授權的韌體正在嘗試安裝，它就會停止所有相關組件。PFR也能對各個元件可能支援的任何安全功能獨立運行。 該標準概括了保護韌體的三大關鍵原則： 保護：透過阻止對元件SPI記憶體的保護區域實施未經授權的寫入或者清除全部或部分韌體的惡意行為，以確保元件的韌體處於穩定狀態。在有些情況下，甚至對保護區讀取的操作也是禁止的。 檢測：在元件的處理器從韌體啟動之前，可以先驗證來自原始設備製造商的韌體更新裝置。若韌體有被檢測到受破壞或未經授權，則立刻啟動恢復過程。 恢復：若檢測到韌體被篡改或被破壞，處理器將從上一個已認證之韌體版本及「黃金鏡像」啟動，或者通過可信進程獲得新的韌體，啟動全系統的恢復。 PFR需要基於硬體的可信根 根據NIST的這一標準，實現安全的PFR功能需要硬體信任根(RoT)對伺服器的韌體執行保護、檢測和恢復操作(表1)。符合NIST標準的RoT裝置必須在啟動之前，且不借助任何其他外部元件的情況下對其韌體進行以上操作。硬體RoT解決方案必須具備以下特點： ．可擴展性 RoT裝置必須透過外部SPI鏡像實現保護、檢測和恢復功能，同時具備毫微秒級回應速度。這需要專用處理和I/O介面，保證伺服器的效能不受影響。 ．不可繞過性 未經授權的韌體不能繞過RoT裝置，從而無法從受損的韌體件啟動伺服器。 ．自我保護性 RoT裝置必須動態地應對不斷變化的攻擊面(設備或系統中未經授權的使用者所能進入的所有節點)，保護自身免受外部攻擊。 ．自我檢測性 RoT裝置必須能夠使用不可繞過的加密硬體模組檢測未授權的韌體。 ．自我恢復性 當設備發現未經授權的韌體時，RoT裝置必須能夠自動切換到上一個黃金韌體鏡像，確保伺服器繼續運行。 ．保護    啟動前是否能檢測有缺陷的韌體？是否能從有缺陷的韌體中恢復？運行期間是否保護所有韌體在系統內部更新過程中免受攻擊？ 如圖3所示，RoT裝置首先上電，並透過加密方式檢查所有元件的韌體，以及是否有未經授權的修改。若RoT裝置檢測到任何破壞，則啟動可信韌體恢復過程。在極端情況下，若電路板上所有的韌體全部受損，RoT裝置還可以利用儲存在該元件中的可信韌體進行全系統恢復(透過BMC)。 圖3　NIST SP 800-193標準 BMC從可信韌體啟動後，從系統外部取得可被信任的韌體替代被破壞的韌體版本。RoT裝置隨後再次驗證所有韌體，然後啟動電路板的上電程式，在此過程中板上所有元件都將上電，並強制從已知的完好韌體鏡像中啟動，最後開始正常工作。為保證SPI記憶體不再遭受入侵，RoT將主動監測SPI記憶體和對應處理器之間的所有活動，當發現惡意程式企圖更新韌體的行為時將阻止安裝更新。 實現符合NIST標準之PFR解決方案 在PLD上實現信任根的難點在於，實現方案的同時不給原始設備製造商帶來過大的負擔。信任根硬體解決方案(包括基於PLD的解決方案)必須具備可擴展性，也就意味著它能夠保護伺服器上的所有韌體，同時回應時間達到毫微秒級。 它還要能夠使用不可修改的加密模組，透過加密檢測來確定韌體是否遭到篡改。將PFR與伺服器所有元件完整的啟動時序控制功能相結合，RoT就變得不可繞過。最後，解決方案還應能夠自動切換回最近的黃金韌體鏡像，以便在偵測到韌體被破壞時伺服器還是可以繼續運行。 按照定義，基於硬體的RoT裝置自然需要在晶片中實現。在此情況下，最常用的晶片平台即微控制器和現場可程式設計閘陣列(FPGA)。在充分考慮到FPGA和MCU的運行特點和特性後，我們發現FPGA更適用於PFR解決方案。 使用MCU實現可信根 MCU過去常在伺服器硬體產品中用於構建信任根。簡單來說，就是保留MCU層的一部分為可信執行環境(TEE)，MCU的這一部分與晶片的其他區域保持物理隔離，並持續監控韌體，確保其獲得授權並正常工作。通常來說，伺服器上的PFR功能是透過向現有的硬體架構上添加RoT MCU實現的。 MCU通常難以支援驗證服務器中的多個韌體實例。這是因為它無法在沒有外部設備(如PLD)的說明下回應所有對伺服器韌體實例的系統內部攻擊(而PLD能即時監控SPI儲存設備的流量並同步檢測和回應入侵行為)。如圖4所示，使用MCU實現PFR的三個元件為： 圖4　如果需各元件同時啟動，那麼符合PFR標準、使用MCU作為可信根的伺服器還需要額外的元件(FPGA)來提供必要的高性能；在大規模的伺服器應用場景下，此種解決方案不可擴展。 RoT MCU：RoT MCU執行檢測、恢復和保護功能，是實現RoT的核心元件。 保護PLD：透過即時監控所有元件處理器與其SPI儲存體設備之間的活動，大規模實現PFR，全面保護電路板。 控制PLD：該元件整合了所有電路板級的上電和重定時序功能，包括風扇控制、SGPIO、I2C緩衝、訊號整合和帶外通訊等啟動主機板必須的功能。RoT MCU命令控制PLD為電路板上電。若需要在極端情況進行恢復，RoT MCU則命令控制PLD僅為可信恢復過程中使用的部分電路板供電。 這種基於MCU的PFR方案有諸多限制。例如，圖4電路中使用的控制PLD無法保護自身韌體，也就意味著這種架構並非完全符合NIST PFR的要求。控制PLD的代碼仍有可能被修改，讓RoT MCU失效。還有可能受到永久拒絕服務攻擊(PDoS)，透過刪除這些PLD上的資訊，讓系統無法運行，從而使讓伺服器無法啟動。 保護和控制PLD存在的安全性漏洞使得元件在運輸或者系統整合過程中很難防止對韌體的攻擊。為了達到NIST SP 800 193標準，RoT MCU必須同時為控制PLD和保護PLD實現PFR功能。而使用MCU在這些元件上實現恢復和保護功能非常困難。最後，基於MCU的方案需要額外的系統級進程來檢測試圖繞過整個RoT電路的攻擊行為。 PLD滿足PFR標準 正如其名，可程式設計邏輯電路(PLD)是一種幾乎可以暫態實現遠端重新程式設計的積體電路，以適應不斷變化的場景。PLD可以在硬體層面上改變其電路，因此一旦檢測到未經授權的韌體，該韌體就無法安裝。由於PLD被設計為可重新程式設計，因此比MCU有更多的I/O介面，這讓它們可以並行運行多個功能而非按循序執行，因此它們在檢測未授權韌體時，識別和回應速度更快。 此外，PLD使用了先進的模擬軟體，讓工程師得以驗證其PLD設計的功能。工程師還可以使用這一工具來測試其針對各種韌體網路攻擊的設計是否可以保護PLD自身。與PLD相比，MCU的韌體更新需要更複雜的測試和驗證，因為MCU不能透過模擬支援功能驗證。 相反，MCU韌體的任何更新都必須經過多次回歸(試錯過程)測試，以確保新韌體不會對MCU中的其他功能產生不良影響；這一過程遠比運行PLD模擬軟體繁瑣。當我們對比PLD和MCU的特點時，會發現PLD能提供性能更優、更為可靠的平台實現基於硬體的可信根；它也成為滿足PFR標準的必要元件。 應對供應鏈攻擊　MCU/FPGA各有所長 如果出現韌體攻擊，兩種不同類型的PFR系統將採取以下應對措施(按照實施順序)(表2)： 為實現簡化FPGA RoT解決方案。半導體業者如萊迪思(Lattice)開始提供PFR開發套件(圖5)。伺服器元件的原始設備製造商和系統整合商如今可以快速實現基於FPGA的PFR，滿足上市時間的要求。該套件包括一個軟體功能庫、相關的IP和3個開發板，用於實現PFR(包括保護PLD功能)。使用者可以通過Lattice Diamond軟體工具將電路板控制PLD功能添加到RoT FPGA設計中。萊迪思PFR開發套件和開發板包括： 圖5　Lattice FPGA...

PCIe跨入Gen 4.0　抖動要求愈發嚴苛 相較於先前的Gen 3.1所要求的1.0ps RMS，PCIe Gen 4.0對於時間抖動的要求是更具挑戰性的0.5ps RMS。這種嚴格的抖動要求，須同時提升PCIe時脈源效能並減少測試設備的抖動量。但可能無法改善測試設備，而在這種情況下，即須確定示波器的抖動，然後從數學方法上著手，進而產生校正和準確的待測裝置(DUT)量測值。 然而，即使是最佳品質的示波器也會為量測結果加入過多的抖動，因此本應用說明中將介紹第二種方法，即確定示波器抖動並從量測結果中扣除，以盡可能得到準確值。 由於量測過程中存在必須扣除的輸入放大器雜訊及A/D時脈量化雜訊，所以示波器將會導入雜訊誤差。必須牢記的是，量化雜訊會受到輸入壓擺率的影響，須依每個輸入壓擺率來分析示波器雜訊的特性，例如在分析具有不同效能的DUT時。此外，還須完全最佳化示波器設定。最後，硬體也必須完全最佳化，其包括印刷電路板(PCB)、布局、終端方法、電纜長度比對和電源雜訊濾波等。 這裡所建議的最佳方法，首先是使用相位雜訊分析儀(PNA)來量測DUT。在範例中將使用是德科技(Keysight)E5052。由於PNA不會鎖定具有大型調變的訊號，因此必須關閉DUT展頻功能。然後透過高速/低雜訊數位儲存示波器(DSO)量測DUT時域抖動。在範例中將使用安捷倫(Agilent) DSA90804，同時亦關閉展頻。從這些結果中，再使用減去方形的路徑計算出示波器抖動。最後，在展頻開啟的情況下量測DUT的時域抖動，並使用RSS減法方法再次計算最終的DUT抖動。 PCIe時脈時序/抖動量測及校正 PCIe具有兩種不同的時脈架構，基本上是共用時脈或獨立時脈方案。第一種稱為共用時脈架構，其中發送側和接收側會共用相同的時脈(圖1)。 圖1　共用時脈架構 第二個時脈架構則是涉及兩個獨立的時脈，稱之為「沒有展頻的獨立RefClk(SRNS)」或是「具有獨立展頻時脈的獨立RefClk」(SRIS)。其中，發送側和接收側將會使用單獨的參考時脈(圖2)。 圖2　SRNS/SRIS時脈架構 在時脈和資料重新計時部分，CDR(Clock and Data Recovery)在兩種時序架構中均包括低通濾波器功能。CDR濾波器將追蹤低頻並提供正確的時脈和資料校準，但如果普遍導致眼圖閉合，則高頻率將會通過。 兩者之間的關鍵區別，在於共用時脈架構中的雜訊是發送和接收鎖相迴路(PLL)BW差異的函數。而在SRNS/SRIS方案中，參考時脈彼此獨立，並鑑於其主要抖動為隨機發生，則其對系統的組合影響是個別項的和方根，而導致產生較高的整體抖動。 這時候可能需要時脈雜訊較低的解決方案。SRNS/SRIS亦須要校正發送側和接收側之間時脈準確度的差異，如此能降低延遲效能。SRNS/SRIS方法的優點在於其不依賴於時脈共用，也因此不依賴於時脈傳輸，進而簡化了設計，例如當接收和發送部分處於實際上不同的位置時。 值得注意的是，由於各種PCIe H1、H2和H3的要求和定義，共存在六十四種不同的濾波器組合方案。計算這些(甚至單個方案)可能很費力。為了緩解這種情況，芯科科技(Silicon Labs)提供了一個PCIe時脈抖動工具來大幅簡化此任務，並可分析相位雜訊(Phase Noise)量測或時域量測。本應用說明及PCIe時脈抖動工具，應運用於正確地量測和確定PCIe參考時脈和緩衝區抖動。 量測PCIe抖動時使用的兩種方法是時域和相域，每種方法均各有優缺點，但在組合時可以提供高度準確的結果。相位雜訊量測，被認為是在量測低雜訊時脈源如溫度補償晶體振盪器(TCXO)和恆溫晶體振盪器(OCXO)時使用的最準確工具，但缺點是PCIe參考時脈相位雜訊僅能在關閉展頻功能時量測。 而時域示波器的優點，則是不論在關閉或開啟展頻時均可量測抖動。時域量測的問題是具有相對較高的儀器雜訊基準，大約為-140至-145dBc(PNA為-170至-180dBc)。在量測低雜訊時脈時，此示波器效能會限制抖動準確度。 然而，若先在關閉展頻時脈(SSC)的情況下收集相位雜訊資料，然後關閉SSC進行時域量測，然後在SSC開啟的情況下重複時域量測，即可提供高準確度的PCIe時脈抖動。之後，可透過PCIe時脈抖動工具輕鬆執行收集的資料，最後使用RSS減法來校正DSO雜訊，進而達到準確的抖動量測。 進行相位雜訊量測 應用特定的相位雜訊測試設備具有極低的雜訊基準，使其成為量測低相位雜訊裝置(如晶體式振盪器)的選擇，在範例中將使用Keysight E5052B。相位雜訊是在一系列偏移上量測，下例為對100.000MHz PCIe參考時脈的100Hz至40MHz偏移。 在此例中，相位抖動在12kHz至20MHz之間積分，得到的結果為242.895fs。資料可儲存為CSV檔案，然後可使用Phase雜訊對抖動計算器計算出任何積分頻帶上的未濾波相位抖動或使用PCIe抖動工具計算出PCIe濾波相位抖動。應注意的是，PCIe時脈抖動工具會預期PNA .csv檔案是從10kHz擴展至50MHz，因為這是PCI-SIG規定的積分範圍。使用者必須確保.csv檔案中包含此範圍，並且在必要的時候進行外推(圖3)。 圖3　PCIe時脈相位雜訊圖 相位雜訊以偏移範圍的約0.2%增量進行量測。針對這些離散頻率區間中的每一個計算相位雜訊功率，得到bin值。bin值是僅在沒有相位資訊的情況下的振幅值，而快速傅立葉轉換(FFT，時域量測的平移)將會包含振幅和相位(圖4)。應注意的是，僅以相位雜訊為基礎的振幅IA'-F'I的積分會始終大於以等效時域為基礎的振幅加相位量測IA-FI。因此，以相位雜訊為基礎的抖動測量(僅量測振幅)是量測時脈抖動時使用的保守且合法的方法。PCIe時脈抖動工具可提供所需的抖動值，將適當的PCIe濾波器應用於以相位雜訊為基礎的量測。 圖4　抖動分析 示波器雜訊量測及校正 在展頻開啟的情況下，須使用DSO來量測PCIe參考時脈上的抖動，但是示波器雜訊可能達到-142dBc的量級，遠高於現今時脈產生器和緩衝器的效能。在停用展頻功能的情況下量測PCIe參考時脈，即可使用前面描述的相位抖動量測來校正DSO的雜訊。下面的公式1(DSO雜訊公式)與公式2(PCIe時脈校正公式)用於計算DSO的抖動雜訊。 JDSO=平方根(JDSO_展頻關閉2-J相位雜訊2) 公式1 在公式1進行量測後，使用公式2來校正開啟展頻的PCIe時脈抖動： JPCIe時脈=平方根(JDSO_展頻開啟2-JDSO2) 公式2 應注意的是，DSO附加雜訊由輸入放大器雜訊和A/D的取樣時脈抖動兩個因素支配。DSO的A/D取樣時脈抖動近似不變；然而，輸入放大的雜訊依賴於壓擺率，因此也取決於設定和DUT。應用使用負載、終止長度等，必須盡可能接近實際使用條件進行複製，且須量測感興趣的DUT。如須比較具有各種輸出壓擺率的裝置，則必須量測JDSO展頻關閉，並針對每個壓擺率/測試條件計算JDSO。建議不要將單一JDSO值用於各種裝置和測試條件。公式3並非用於量測或確定DSO抖動，而是用於展示DSO主導的雜訊促成因素。 DSO抖動=平方根(放大器雜訊2(取決於輸入壓擺率)+A/D取樣時脈抖動2) 公式3 抖動校正範例說明 以下是校正的PCIe時脈抖動量測的範例。第一步是在展頻關閉的情況下量測DUT的相位雜訊。相位雜訊結果亦儲存為csv檔案，並在使用PCIe時脈抖動工具時匯入。 圖5以相位雜訊量測為基礎的濾波和未濾波抖動，展頻關閉顯示H1和H2濾波器組合之一的未濾波和PCIe濾波的抖動結果，對比於以相位雜訊為基礎量測的偏移頻率結果。此濾波器組合已知會根據DSO結果產生最壞情況下的SSon抖動值。 圖5　以相位雜訊量測為基礎的濾波和未濾波抖動，展頻關閉。 然後，使用DSO量測DUT，在本例中使用Keysight DSA90804A。PCIe時脈抖動工具用於計算PCIe濾波的抖動，結果如圖6所示。 圖6　以DSO量測為基礎的濾波和未濾波相位雜訊，展頻關閉。 當選擇4MHz/2dB，5MHz/0.1dB濾波器，以相位雜訊為基礎的量測結果為0.05ps RMS。而選擇4MHz/2dB，5MHz/0.1dB濾波器時，以DSO為基礎的量測結果為0.28ps RMS。然後，使用公式4確定DSO示波器雜訊為0.27ps RMS。 DSO抖動=平方根(0.282-0.052)= 0.27ps 公式4 接著，啟用DUT展頻功能，並且進行DSO量測。圖7便顯示了使用PCIe時脈抖動工具時濾波和未濾波的相位雜訊與頻率的關係。 圖7　以DSO量測為基礎的濾波和未濾波抖動，展頻開啟。 對於4MHz/2dB，5MHz/0.1dB濾波器，以DSO量測為基礎並啟用展頻的DUT PCIe參考時脈得到的最差情況為0.39ps RMS。使用相同濾波器組合的0.27ps校正因數和公式5，將可得到0.28ps的實際DUT效能。 正確的DUT抖動=平方根(0.392-...

上述AOP是評估MEMS麥克風在高聲壓下的訊號仿真程度指標，AOP越高代表在麥克風訊號可以延伸到更大的聲壓才會產生失真。我們以一AOP 132dBSPL的麥克風為例，當麥克風收到的聲壓較大時，雖未達到麥克風振膜機械應力的極限，電路設計會限制輸出訊號振幅，將某個數值以上的部分箝制住而產生失真，如圖1、圖2所示，此時在頻譜上數倍頻的位置會出現諧波，如圖3、圖4所示。 圖1　麥克風對1KHz 94dBSPL的時域輸出 圖2　麥克風對1KHz 132dBSPL的時域輸出 圖3　麥克風對1KHz 94dBSPL的頻域輸出 圖4　麥克風對1KHz 132dBSPL的頻域輸出 當時域上波形尖端被截掉的占比越大，則頻域上的諧波能量會增強，總諧波失真(Total Harmonic Distortion, THD)也隨之上升，一般MEMS麥克風規格定義THD到達10%此時的聲壓值為AOP。 以下從幾個AOP上必須特別注重的應用角度來說明。 反饋式主動降噪耳機 反饋式主動降噪耳機(Feedback ANC)的麥克風位於揚聲器與耳膜之間的位置，能處理耳邊的實際噪音，且會對麥克風周圍設計出靜域(Quiet Zone)的區塊，因此麥克風要離耳膜越近，降噪效果越佳；理論上，如果能接收到耳膜的訊號，才有機會做出完美的反饋結構。 麥克風距離揚聲器近最大的好處是，系統增益比較高，相對而言比較容易提高麥克風的降噪率，但壞處則是麥克風飽和的風險也比較高。為了避免麥克風飽和，建議選用AOP超過130dB的麥克風，若AOP不足會在高頻產生諧振，觸碰到原本設計放置在高頻的極點或零點，就可能會造成系統響應發散。 一般耳機揚聲器到耳朵振膜的長度約2.54cm，此耳機含音腔響應的共振點在4KHz的位置，同時考慮使用者在配戴耳機的過程中腔體持續變化，共振點會產生頻率飄移的現象，控制器設計上必須將3KHz以上的響應要全部壓掉，因此在濾波器的設計會刻意的安排一個零點在此位置，同時因為濾波器階數的限制，高頻可能也有極點的存在，必須避免諧振產生在此造成系統不穩定，會造成使用者會明顯的不適。 電視與智慧音箱 電視或是智慧音箱都屬於近年快速發展的聲控產品，同時具備播放聲音與語音控制的多麥克風裝置，並對麥克風陣列的收音進行「回音消除(Echo Cancellation)」與「指向性收音」兩項功能。 首先，在多麥克風陣列上，需針對麥克風訊號個別進行回音消除的運算，將擴音器播出後再被麥克風回收的部分音訊進行抑制，以解析出剩餘的環境聲音。由於擴音器所播放的音樂音量有可能被使用者調大，同時麥克風與擴音器的距離較使用者近，麥克風所收到的擴音器音量遠大於使用者聽到的實際音量。若麥克風因訊號強度過大而飽和，進而產生諧振，則回音消除演算法接收到的頻譜除了播出的聲音頻譜外同時包含了諧波，這種情形會造成系統干擾使回音消除功能無法正常發揮功用，甚至會造成反效果。 隨後，DSP再依據不同麥克風收到的訊號時間與音量差異，判斷聲音來源方向再進行增益修正，將目標範圍以外的聲音進行調降，以達到指向性收音的目的。由於大音壓產生諧波是因電路限制產生，並非因聲音方向差異產生，因此諧波的存在會造成指向性收音演算法的誤判，因此降低系統SNR，進而影響辨識率。 車載裝置 語音控制車載裝置，在開車的時候駕駛者雙手必須操控車輛，能以語音操作車載裝置的各項功能具有強勁的市場需求。由於麥克風的收音區域與車載擴音器的放音區域是同一個空間無法隔離，當麥克風與車載擴音器相對位置隨不同車型而改變，車載擴音器發出的聲音通過不同途徑返回到麥克風，造成不同波形與不同相位的聲音疊加後形成結構複雜的聲音波形，當這種反饋滿足震盪時將產生嘯叫，並且可能發生在多個頻率點。 系統需要嘯叫消除(Howling Cancellation)功能，來消除擴音器發出過大音量到麥克風形成正回授而造成嘯叫聲。麥克風必須避免在車用的吵雜環境上先發生飽和，進而提高嘯叫發生機會。 手機 往年有手機廠標榜在搖滾演唱會的前排觀眾可利用手機錄製高還原度的音質，或是戶外使用場合，要避免低頻風切的壓力造成麥克風飽和，麥克風單體AOP需要由傳統的120dBSPL提高為130dBSPL。 近年全螢幕手機興起，在機構設計上麥克風被迫放置在與揚聲器接近的位置，其次，有些機能手機標榜機構防水，會為了防水機構的設計盡量縮減外殼機構的開孔數量，在此要求下，會需要將麥克風與揚聲器放置在距離相當近的位置，為了避免收音失真影響語音辨識等功能，需要高AOP麥克風。 (本文作者為鑫創科技技術經理)

目前業界在發展5G側重的焦點，主要包括強化行動頻寬，以及在中頻和高頻段頻譜運用各種波束成形技巧，來持續推升至更高的網路容量與吞吐量。另外，我們也開始觀察到像是工業自動化在內使用情境的陸續浮現，其充分發揮著5G網路架構的低傳輸延遲之優勢。 在幾年前，業界都還在爭論著行動通訊採用毫米波頻譜的可行性，以及無線電設計者眼前所面臨的各種挑戰。其中，大部分難題都很快地就被理出了頭緒，業界也迅速開發出初步的原型方案，成功地通過實地測試，如今，業界即將展開第一波5G毫米波網路的商轉。 許多初期部署都屬於固網或漫遊無線應用，但在不久的未來，我們還會看到採用毫米波頻率的真正行動連網應用。首波技術標準已制定完成，相關技術也迅速地演進，大多數學習都圍繞在毫米波系統的部署上。雖然我們已累積相當的進展，但眼前還有許多挑戰正等待著無線電設計者。本文即將為射頻元件設計者探研幾項技術挑戰。 本文分成三大主題。第一部分討論毫米波通訊的主要使用情境，以及為後續的分析預作鋪陳。第二以及第三部分則深入探討毫米波基地台系統的架構與技術。在第二部分中，探討波束成形元件，以及系統要求的傳輸功率如何影響為系統前端元件選用的技術。媒體探討的焦點大多集中在波束成形元件，然而，無線電中同樣重要的工作還包括將位元轉換成毫米波頻率的部分。文中將介紹系統中訊號鏈路的例子，供無線電設計業者參考。 5G設計開發須考量部署情境/傳播兩大因素 在開發技術階段，必須瞭解技術會如何部署。在所有工程實務上，必須做許多取捨，日後也會浮現許多額外增加的創新技術。如(圖1)所示，本文介紹兩種常見情境，包括目前使用的28GHz與39GHz頻譜。 圖1　5G毫米波部署情境 圖1a是一個定置式無線存取(FWA)使用情境，主要是在郊區環境住家提供高頻寬資料傳輸。在這樣的情境中，基地台設於電線桿或電塔，其訊號必須覆蓋大面積的範圍才能支撐網路商轉的需要。在初期部署階段，我們設定覆蓋範圍為戶外到戶外，其中客戶端設備(CPE)裝設在戶外，並進行妥善規畫以確保最佳的空中傳輸(Over-the-air)連結。由於天線指向朝下且用戶位置固定，因此不需要太大的垂直掃瞄(Vertical Steering)範圍，但傳輸功率必須夠高，必須超過65dBm EIRP以達到最大的覆蓋率，以及能利用現有的基礎設施。 圖1b顯示一個高密度都會情境，其中基地台設置於低於建築物屋頂地板處或牆面，日後還可能設置在街燈或其他街道設施上。不論設置在何處，這類基地台都需要垂直掃瞄能力，其訊號才能覆蓋到整棟建築物，以及日後發展出的新型行動裝置時還能覆蓋到行動或街道上的漫遊使用者(行人與車輛)。 在這種情境中，傳輸功率不必像郊區那麼高，不過隔熱用的低幅射玻璃(Low E Glass)可能影響戶外到室內的訊號穿透。如圖所示，在波束掃瞄距離方面需要更多的彈性，包括水平與垂直方向。這裡的重點在於業界目前還沒發展出一體通用的解決方案。由部署情境來決定波束成形架構，而架構則會影響選用的射頻技術。 這裡介紹一個實際例子，我們用一個簡單的鏈路預算來說明毫米波基地台的傳輸功率需求，如表1所示。相較於手機網路頻率，傳統的路徑耗損成為毫米波頻率必須克服的一大挑戰，而另外一項必須考慮的因素則是障礙物(建築物、樹葉、人等)。近年來，各界對毫米波頻率的傳播進行眾多的研究，其中一個例子就是「第5代(5G)無線網路毫米波通訊概述：探討各種傳輸模式。 文中討論與比較許多模式，並詳列它們與環境中路徑耗損的相關性，以及比較可直視性(LOS)情境與非直視性(NLOS)。這裡本文並不詳加探討，整體來說，考量要達到的傳輸距離與地形地物等因素後，定置式無線部署系統應考量NLOS情境。在本文的例子中，考量設置在郊區環境的基地台，其目標是要達成200公尺的傳輸距離。本文設定在NLOS戶外對戶外鏈路的基礎上，路徑耗損為135dB；若我們嘗試讓訊號從戶外穿越障礙物傳到室內，那麼路徑耗損可能最多增加30dB，如果採用LOS模式，則路徑耗損可能達到110dB左右。 在這個例子中，設定基地台有256個天線模組(Element)，而客戶端設備則有64個。在兩種設備中，都可透過矽晶片達到要求的輸出功率。鏈路屬於非對稱式，可稍微紓解上鏈預算的壓力。在這個例子中，平均鏈路品質允許下鏈進行64 QAM調變，上鏈則為16QAM。在有需要時，在不超過主管機關的規範下，提高CPE的傳輸功率即可改進上鏈的效能。若是將鏈路傳輸距離延長到500公尺，路徑耗損就會增加約150dB，雖然這可收到加倍的效果，但這麼做不僅讓上鏈與下鏈的無線電變得更複雜，功耗也會大幅增加。 毫米波波束成形方式多樣須全面考量 文中考量各種波束成形的方式：類比、數位，以及混合，如圖2所示。大家都熟悉類比波束成形的概念，近幾年來大量技術文章都討論過這方面的議題。目前許多資料轉換器能在數位、寬頻基頻、或中頻(IF)等格式的訊號來回轉譯，還可連結無線電收發器，執行升頻轉換與降頻轉換等程序。 圖2　波束成形的各種途徑 在射頻方面(像是28GHz)，我們把射頻路徑分成數個路徑，並藉由控制每個路徑的相位來執行波束成形，使得遠方的波束朝著目標使用者所處的方位生成。這種作法讓特定波束能對每個資料路徑進行導向(Steer)，因此理論上，在這種架構中同一時間只能服務一位使用者。 反觀數位波束成形器正如其名，其相移(Phase Shift)功能完全建置在數位電路，之後透過收發器陣列傳送到天線陣列。簡單的說，每個無線電收發器連結到一個天線模組(Element)，但實際上，依據目標分段形狀的不同，每個無線電可能會連結到多個天線。 數位方法除了能達到最高的容量與彈性之外，日後還能升級，以利用毫米波頻率支援多使用者MIMO，這類似中頻波段系統。由於其複雜度極高，因此在使用現有的技術下，包括射頻與數位電路都會耗用大量的直流電力。然而，隨著未來技術的不斷演進，數位波束成形技術將逐漸運用在各種毫米波無線電中。 就近期而言，最務實且有效的波束成形方法當屬混合式數位至類比波束成形器，它基本上結合數位預編碼(Precoding)以及類比波束成形，在一個空間內同時構成多個波束(空間多工)。透過窄波束將訊號導向目標使用者，基地台可藉此重複利用相同頻譜，在一個時槽內同時服務超過一位使用者。 在許多技術文獻中提及許多不同的混合波束成形器運行方法，不過本文介紹的次陣列(Subarray)方法是最廣泛建置的一種，它基本上是一種分步重複處理(Step and Repeat)的類比波束成形器。目前的系統在實務上能支援2至8個數位串流，可用來同時支援多位使用者，或是為數量較少的使用者提供2個或更多層的MIMO。 這裡，我們將稍微深入探討一下類比波束成形器的技術選擇，圖3顯示建構混合式波束成形器採用的元件。將類比式波束成形系統分成三個模組：數位、位元至毫米波，以及波束成形器。實際的系統並不會真的以這種方式進行分割，亦不會把所有毫米波元件配置在相近的位置以減少損耗，但從後面的說明，就可以很容易地瞭解為何要這樣區分。 圖3　類比波束成形系統模組圖 有多項因素驅動波束成形器功能，其中包括分段(Segment)形狀與傳輸距離、功率、路徑耗損、發熱限制等，隨著業界逐漸學習與成熟，各界都體認到毫米波系統在這方面需要一定程度的彈性。日後包括從小型到大型基地台等各種部署情境將需要達到各種不同的傳輸功率。 另一方面，基地台的位元到毫米波無線電要求的彈性就低了許多，大致上從目前的Release 15規範衍生而來。設計者可重複使用相同的無線電元件搭配各種波束成形器組態。這點和目前的手機網路無線電系統沒有差別，手機網路的小型訊號分段(Section)大多能跨平台，而前端元件則是針對每種使用情境量身設計。 從訊號鏈路中的數位轉移到天線，我們一路描述了各種可能技術的演進。數位與混合訊號元件都是採用細線(Fine Line)量產型CMOS製程生產。依據基地台的需求，整個訊號鏈路可能利用CMOS技術進行研發，或更有可能混用多種技術，為訊號鏈提供最佳的效能。 舉例來說，使用組態來採用CMOS資料轉換器搭配高效能矽鍺BiCMOS中頻至毫米波轉換元件。其中，波束成形器可視系統需求採用多種技術，這點在後面會討論。根據選用的天線尺寸以及傳輸功率的需求，可能建置成高整合度晶片，或是結合波束成形晶片與分立式功率放大器與低雜訊放大器(LNA)。 先前，我們分析了傳輸器功率以及選用技術之間的關係，而在此處將要更深入討論，圖4已歸納出分析的結論。功率放大器技術的選擇是統合考量要求的傳輸功率、天線的增益(天線模組的數量)，以及選用技術產生射頻功率的能力。 圖4　60dBm EIRP功率天線的傳輸功率、天線尺寸以及選用半導體技術之間的關係 如圖所示，可利用III-V族元素製成的前端元件(低整合度)，做成數量較少的天線模組；或是使用矽晶片的高整合度方法來達到要求的EIRP功率。兩種方法各有其優缺點，務實的作法是在尺寸、重量、直流功耗，以及成本等因素之間進行取捨。 表1的例子為要達到60dBm的EIRP功率，所需的分析方法如「5G毫米波無線電架構與技術」所述，該文指出最佳的天線尺寸在128至256個模組之間，採用砷化鎵功率放大器可以減少天線模組數，若採用全矽型波束成形器射頻IC技術，天線模組數量就會比較多。 接著從不同角度來討論問題。固定無線接取(FWA)的EIRP目標通常為60dBm，但根據基地台要求的傳輸距離以及周圍環境，這個目標值會更高或更低。由於部署情境變異甚大，可能是遍布樹木、高樓大廈，或是開闊空地等截然不同的環境，因此，其路徑耗損的落差範圍會變得極大。舉例來說，在可直視性(LOS)的高密度都會部署環境，EIRP目標可能低到只有50dBm。 美國聯邦通訊委員會(FCC)針對不同類別設備的傳輸功率極限做出明確的定義與規範，這裡我們所參照的是3GPP之基地台技術詞彙。如圖5所示，設備的類別或多或少決定了功率放大器所選用的技術。我們觀察到行動用戶設備(手機)較適合採用CMOS技術，天線數量相對較少，但仍能達到要求的傳輸功率。這類無線電必須是高度整合且具功率效率，才能滿足可攜式設備的各項要求。本地端基地台(小型基地台)以及消費型用戶端設備(可移動式電池供電)其要求類似，從較低傳輸功率要求採用的CMOS，一直涵蓋到較高階產品採用的矽鍺BiCMOS技術。 圖5　根據傳輸器的功率，各種毫米波無線電適合採用的技術 中階基地台一般適合採用矽鍺BiCMOS技術，藉以縮小產品體積。在高階部分的廣域網路基地台，可選用的技術甚多，主要在天線尺寸與技術成本之間做取捨。矽鍺BiCMOS的EIRP範圍大多在60dBm左右，而砷化鎵或氮化鎵功率放大器則較適合更高功率的產品。 圖5顯示的是現有的技術，不過業界至今累積相當的進展，且日後技術也會持續改進。正如「5G毫米波無線電的架構與技術」所述，設計者面臨的其中一項關鍵挑戰就是改進毫米波功率放大器的直流功率效率。 隨著各種新技術與功率放大器架構陸續浮現，上圖的曲線將會偏移，業界也會針對高功率基地台開發出整合度更高的架構。在「近期高效率釐米波5G線性功率放大器設計」中就對功率放大器技術的發展有詳盡的介紹。總結波束成形的發展，目前還沒有一體通用的方案，因此業者必須設計不同的前端元件來因應小型到大型基地台的不同使用情境。 頻寬為毫米波無線電主要挑戰 這裡我們要詳細討論位元至毫米波無線電，以及介紹系統這部分所面臨的挑戰。系統必須以高傳真度將位元轉譯成毫米波訊號，然後再把訊號還原成位元格式的資料，如此才能支援像64QAM這類較高階的調變技巧，甚至是未來系統採用的256 QAM。 這些新無線電面臨的其中一項主要挑戰就是頻寬。5G毫米波無線電元件必須處理1GHz的頻寬，或甚至更高，端視實際頻譜配置的狀況而定。對比28GHz的1GHz相對來說是較低(3.5%)的頻寬，但若是對比像3GHz的中頻，在設計上挑戰性就更高，需要用到一些尖端技術才能做出高效能的設計。 圖6顯示一個高效能位元至毫米波無線電的模組圖，該元件採用Analog Devices的板卡射頻以及混合訊號產品系列。圖中顯示的訊號鏈路能在28GHz支援8個100MHz NR連續載波，並達到優異的誤差向量幅度(EVM)效能。 圖6　寬頻位元至毫米波無線電的模組圖 接著，我們來看資料轉換器。在圖6所示的例子中，運用直接高中頻傳輸器以及高中頻接收器取樣，其中多個資料中心在中頻上發送一接收訊號。若中頻必須達到合理的高頻率以避免在射頻元件上執行映像濾波，那麼中頻的頻率就必須調至3GHz，甚至更高。 幸運的是，許多尖端資料轉換器都能在這樣的高頻率下運作，例如ADI旗下產品AD9172。這款高效能雙元件組態16位元DAC能支援到12.6 GSPS的取樣率；並具備一個8通道15Gbps JESD204B的資料輸入埠，以及一個高效能晶片內建DAC倍頻器及各種數位訊號處理功能，其可支援寬頻與多頻訊號直接轉換至射頻訊號，最高能產生6GHz的訊號。 至於在接收器方面，本文以ADI旗下的AD9208雙元件為例，該產品為組態14位元的3 GSPS ADC。這款元件擁有晶片內建緩衝區，以及一個取樣與保存電路，設計用來支援低功率、小尺寸及易用等特色，用來支援各種通訊應用，能直接取樣高頻寬的類比訊號，最高支援到5GHz。在傳送與接收中頻方面，則建議採用數位增益放大器，能在單模與平衡模式之間來回轉換，省去使用換衡器(Balun)。 另外在中頻與毫米波之間進行升頻與降頻轉換方面，則是以ADI旗下的矽質寬頻升頻器ADMV1013，以及降頻器 ADMV1014為例。這些寬頻轉換元件能在24.5GHz至43.5GHz的頻率下運作。極寬的頻率覆蓋率讓設計者只須利用一套若是建置成單一邊頻轉換，如圖6所示，元件能提供25dB的邊頻抑制能力。ADMV1014除了能從射頻轉換成基頻I/Q，還能從映像拒斥降頻轉換至中頻。其提供20dB的轉換增益，雜訊指數為3.5 dB，輸入IP3為–4dBm。映像拒斥模式下的邊頻抑制為28dB。 射頻鏈的最後元件為ADRF5020寬頻矽質SPDT切換器。ADRF5020除了提供2dB的低插入耗損，還能在30GHz下達到60dB的高隔離效果。最後，讓我們來討論頻率來源。由於本地振盪器可能是EVM預算的主要項目，因此在毫米波本地振盪器的產生方面，採用的來源必須具備極低的相位雜訊。 ADF4372是一款寬頻微波合成器，擁有整合式PLL以及超低相位雜訊VCO，能輸出62.5MHz至16GHz的訊號。它能用來建置分數倍分頻(Fractional-N)或整數倍分頻(Integer-N)鎖相迴路(PLL)頻率合成器，搭配外部迴路濾波器以及一個外部參考頻率。8GHz下的VCO相位雜訊相當可觀。在-111dBc/Hz有100kHz的偏移，而在-134dBc/Hz則有1MHz的偏移。圖6顯示的模組圖是一個很好的起點，在28GHz與39GHz頻帶的毫米波設計提供參考，並適合用在各種要求高效能寬頻無線電的波束成形前端元件。 毫米波無線電近幾年來已獲得了長足的進展，從實驗室轉至實地測試，許多項商業部署即將在未來幾個月陸續進行。持續演化的生態體系以及新浮現的使用情境，促使波束成形前端元件必須具備一定的彈性，如先前所述，在天線設計方面有多種適合的技術與方法可供選擇。 無線電的寬頻特性(位元至毫米波)需要運用尖端技術，不過矽晶技術經過快速演化後，也已能滿足混合訊號以及小傳訊範圍(Small Signal Domains)方面的要求。另外，業界也已可運用現成的元件製作出一款高效能無線電設計成品範例。 (本文作者為ADI無線技術總監)

實現電器安全　電子產品穩健性至關重要 碳化矽(SiC)具有較佳的電學和熱學性質，使碳化矽功率元件的性能超越矽產品。在需要高開關頻率和低電能損耗的應用中，碳化矽MOSFET正在取代標準矽元件。半導體技術要再進一步發展必須解決可靠性的問題，這是因為有些應用領域對於可靠性的要求十分嚴格，例如汽車、飛機、製造業和再生能源。典型的功率轉換器及相關功率電子元件必須嚴格遵守電器安全規範，能夠在惡劣條件下保持正常運作，其穩健性(Robustness)能夠承受短路這種危險衝擊。 沒有設備能夠監測微秒級功率脈衝所引起的元件內部溫度升高。當脈衝非常短時，只能用模擬方法估算晶體結構內部和相鄰層的溫度上升。此外，溫度估算及其與已知臨界值的相關性，將能解釋實驗觀察到的失效模式。在這種情況下，模擬工具和分析方法有著重要作用，因為瞭解在極端測試條件下結構內部發生的現象，有助於強化技術本身的穩健性，進而節省研發時間。本文簡要介紹了650V、45mΩ碳化矽功率MOSFET樣品的短路實驗，以及相關的失效分析和建模策略。 短路試驗分析與結構模擬 在做短路實驗前，先用電壓電流曲線測量儀對待測樣品的閘極氧化層進行完整性測試，如圖1(a)所示。接著對待測元件進行動態表徵，評估其開關特性。圖1(b)所示是典型開關表徵的等效電路圖。圖1(c)所示則是相關實驗的波形：Vgs、Vds、Id，以及在VDD=400V、20A負載電流、Vgs=-5/20V、Rg=4.7Ω關斷時的功率分布Poff，計算出關斷能量Eoff，取值約25μJ。 圖1　(a)閘極氧化層測量，(b)開關表徵等效電路和典型的關斷波形(c)。 圖2(a)所示是短路實驗的試驗台，圖2(b)所示是實驗等效電路圖。 圖2　實驗裝置：(a)試驗台，(b)等效電路 圖3(a)所示是樣品1在失效條件下的短路實驗波形。施加一串時間寬度增量為250ns的單脈衝取得失效點。觀察到脈衝間延遲為5秒。在VDD=400V、Vgs= 0/20V和Rg=4.7Ω的條件下，樣品1順利完成tsc=5,75s脈衝短路實驗。 圖3　(a)短路試驗動態波形，(b)和(c)為閘極氧化層電學表徵，(d)短路試驗導致閘極氧化層退化後的關斷波形 在這個時步裡，脈衝無法顯示失效模式，需要在下一個時步(tsc=6μs)中去驗證，此時，閘極氧化層被不可逆地損壞。觀察到漏極電流Id和Vgs下降(圖3(a))。在圖3(b)中觀察到的損壞是短路能量(Esc)過高導致的閘極氧化層失效，並且用曲線測量儀證實失效存在，如圖3(c)所示。觀察到的閘極氧化層退化與Eoff性能的動態變化相關，如圖3(d)所示。 隨後對失效元件進行失效分析，在後側和前側用光電子能譜確定缺陷位置，並用聚焦離子束方法進行「熱點」截面分析。 樣品損耗測試結果 表1總結了測試元件中兩個樣品的實驗結果，從測量結果看，兩個樣品的損耗程度不同。樣品1的固有閘源電阻(Intrinsic Gate-source Resistance)為3.3kΩ，除連續閘極電流吸收異常外，MOSFET的其它功能未受任何影響。相對於標準操作條件，樣品2本固有閘源電阻低很多，並且閘極吸收電流升高。即使開關能量在受損最嚴重的樣品上顯著提高，兩個樣品仍然能夠維持功能正常，如圖3(d)所示。   因此，為了解釋失效機制(Failure Mechanism)，用Silvaco工具在短路實驗靜態條件下進行結構模擬，如圖4(a)所示，並且提取了碳化矽結構內部電壓/電流密度分布數據，如圖4(b)所示。在Atlas(用於元件模擬的Silvaco工具)中，FE元件的閘極偏壓最高20V，漏極觸點偏壓最高400V。 圖4　Silvaco工具(a)模擬的垂直剖面圖和(b)功率分布圖。 使用實驗數據集微調傳導模型，以便在飽和條件下也能取得適合的臨界值電壓或I-V特性。閘極氧化層與碳化矽介面處的狀態能量密度分布、各向異性遷移率值和電子飽和速度，是在實驗數據和模擬輸出之間實現良好匹配的關鍵參數。傳導模型可提供在短路實驗期間晶片上耗散功率的精確分布，所以傳導模型微調對建模策略具有非常重要的意義。 本文提出的建模方法即使用Silvaco工具進行結構模擬，根據模擬輸出的功率分布數據，為有限元方法(Comsol Multiphysics)物理模型提供隨時間變化的功率分布實驗數據。該模型專門用於研究類似於持續幾微秒的短路類事件，理解並解釋在短功率脈衝期間碳化矽MOSFET結構內部發生的情況，同時將碳化矽的熱特性(熱導率和熱容量)視為溫度的函數；進而利用這個新模型研究內部結構的熱行為，並評估周圍層的溫度。 圖5(a)和圖5(b)所示是溫度達到峰值時的熱圖和熱通量，顯示了最高溫度所在的位置(圖5(a))以及在整個結構內部熱量是如何傳遞的(圖5(b))。熱分布可發現短路試驗主要涉及元件的哪些部分，解釋實驗觀察到的失效模式。圖5(c)顯示了不同層的溫度分布與時間的關係：溫度峰值是結構頂層的溫度，與當前已知的臨界值一致。 圖5　(a)3D熱圖，(b)熱通量和(c)短路期間的溫度分布(c)。 綜上所述，本文創建的有限元熱模型考慮到了MOSFET的物理結構和試驗數據。該建模方法能夠估算在短功率脈衝特別是短路實驗條件下，結合周圍層中的溫度分布情況，解釋了實驗觀察到的失效現象。 鑒於沒有設備能夠準確地檢測到如此短暫的脈衝在被測元件上產生的溫度上升，並且典型熱模型是為量產封裝或系統元件而研發，無法有效地用於分析此類事件，因此，試驗結果對建模策略實施具有非常重要的意義。 (本文作者皆任職於意法半導體)