技術探勘

科技進步使得人類的生活便利，在科技進步的同時，人類生活也越來越忙碌，為了節省更多的時間，科技與生活密不可分，「智慧化」的名詞因應而生，智慧家庭自動化科技蓬勃發展。 隨著智慧技術的發展，傳統式的手工管理、點對點配線的網路技術難以滿足人類對這些智慧家庭設備的高效率及便利性的需求，因此目前的智慧家庭控制會以CAN Bus網路的技術方式控制系統與智慧監控技術。 一般智慧家庭監控系統功能包含有： ．家庭娛樂 ．居家照護 ．智慧家電 ．安全監控 幫助家庭與外部抱持訊息交換。目前市面上傳統智慧家庭是以「點對點的配線方式」為主，而在本設計則以CAN Bus網路技術取代之，可以節省過多的連接配線、降低成本以及提高可靠度。 一般智慧屋聯網的監控系統中，需要配合大量的單晶片微控制器、整合嵌入式系統、網路技術，建立一個網路監控系統，應用在智慧家庭自動化上。 智慧家庭，或是稱為Smart Home或智慧住宅。一般的智慧家庭是以住宅為基礎平台，透過綜合布線技術、自動控制技術、網路通訊技術、安全防範技術，以及影音技術等，實現家庭所需的設備整合，進一步建構智慧家庭管理系統，透過系統管理住宅設備與家庭日常事務，以滿足人們對於家庭的藝術性、便利性、安全性，以及舒適性的需求，智慧家庭示意圖如圖1所示。 圖1　一般智慧家庭整體架構示意圖 一般智慧家庭監控系統的感測器元件與主控制器之間需要透過綜合布線系統(Premise Distributed System, PDS)來完成數據傳輸，綜合布線系統是一種特別設計用於傳遞「控制訊號與娛樂資訊」的一套布線系統。 對於智慧家庭而言，綜合布線系統就如同建築物裡的神經系統，此系統採用一系列符合標準的材料，透過模組化的組合方式，用統一的傳輸媒介與規畫設計，綜合在一套標準的布線系統中。 智慧家庭的基本功能由三大部分構成，包括建築設備自動化(Building Automation, BA)、通訊自動化(Communication Automation, CA)和辦公自動化(Office Automation, OA)，簡稱3A智慧建築。綜合布線系統其中一個國際標準為住宅和N型商業電信布線標準。該標準主要提供新一代智慧家庭系統及布線產品提供依據，內容包括標準制定的目的、家庭布線的等級、適用範圍、單個家庭布線規範以及多個家庭布線基礎等。 由於本設計使用到車載網路CAN Bus系統技術，因此將簡要介紹CAN Bus的發展沿革，並且說明屋聯網為何要使用該技術。 CAN Bus發展沿革 早期傳統車輛配線是利用專用的電線線束，以「點對點」的方法連接ECU、使用者開關、控制器與末端元件，以完成控制及資料交換，這項作法雖然解決了車上各電子系統之間的傳輸基本需求，卻會在車內形成極為複雜的車內網路，同時增加車輛重量、生產成本，且過多的連接線路還會降低系統的可靠度，傳統車輛配線示意圖如圖2所示。 圖2　傳統的車用配線方式(點對點) 因此，傳統「點對點的配線方式」已不再符合現代新型車種的需求，若是改採車用CAN Bus系統的接線，則可以簡化布線、提高可靠度、提高維護性以及降低成本。一般車用CAN Bus系統的配線方式如圖3所示。 圖3　CAN Bus系統車用配線 控制區域網路(Controller Area Network)，簡稱CAN、CAN Bus或是CAN匯流排。CAN是1983年由德國Bosch公司所提出，1993年列入ISO11898國際標準，並於2008年在OBDII診斷標準內確認CAN是唯一訊號，CAN Bus亦是車用系統中微控制器的網路通訊協定之一。 在CAN Bus的架構下，所有與車輛有關資訊的傳遞均可透過CAN匯流排、感測器、控制器和執行器由串列數據線連接起來。 CAN...

為了滿足目前和未來需求，服務供應商、資料中心營運商和Web服務公司正在迅速轉型到軟體定義網路(SDN)模式，進而將軟體和服務從基礎運算、交換和儲存硬體中轉移出來。服務供應商和資料中心營運商正在採用新的硬體技術，支援業界向SDN轉型，同時提高資料中心之間和資料中心內的速度和頻寬。伺服器、儲存系統、葉脊交換機(Spine/Leaf Switch)、聚合路由器和光學轉發器都在經歷劇烈的技術變革，這包括採用新的100G/200G/400G光傳輸技術、用於加速器資料匯流排的更高速PCIe Gen4和快取互連一致性測試晶片(CCIX)、基於NVM Express(NVMe)的固態儲存、特別針對機器學習和人工智慧而最佳化的處理技術，以及新的記憶體技術等等，以滿足對於高頻寬網路不斷成長的需求。 整個資料中心硬體頻寬升級的共同之處在於參考時脈對於時脈要求越來越嚴格。現在，系統架構者在硬體設計時比以往更注重時脈和時脈樹設計。 光纖連結資料中心 資料中心透過高速光纖將相互間以及底層核心和匯聚電信網路連接在一起。相干光學是在資料中心聚合交換機和光轉發器中實現的最新技術，其能適應不斷增加的資訊量，光纖資料速度能夠從目前的100G升級到未來的600G。整體來說，相干光學技術結合了先進的高速數位訊號處理，和高速資料轉換器，來調變在每個發射器和接收器之間傳輸光的幅度和相位，因此能夠透過現有光纖網路發送更多資料。 發射器和接收器中的資料轉換器通常需要超過1.7GHz的超低抖動、高頻參考時脈。此外，參考時脈需要支援數位訊號處理。起初100G相干光線路卡和模組設計使用多個時脈IC和振盪器來滿足這些時脈要求，但這需要大量的電路板空間和成本。 葉脊交換機擔分配流量要責 葉脊交換機用於建置伺服器機架和存放裝置之間的連接網路，在整個資料中心均勻分配流量。如圖1所示，葉脊交換機位於每個機架的頂部，提供到伺服器的下游連接和到網路中每個脊交換機的上游連接。 圖1　葉脊網路架構 下一代葉脊交換機設計正採用交換機SoC，其包括28G和56G串列/解串器(SerDes)，支援頻寬可從10GbE遷移到25/40GbE的下行埠和遷移到100GbE的上行埠。這些增加的速度需要參考時脈抖動性能有顯著的提升，56G SerDes在12kHz~20MHz積分頻寬下最大規格低至150fs rms。在這些設計中使用的FPGA、CPU、記憶體、CPLD和電路板管理控制器(BMC)也需要額外的系統時脈。 目前已有廠商針對該需求推出任意頻率時脈產生器，以及任意頻率抖動衰減時脈可滿足相關應用的超低抖動性能要求，同時在單晶片時脈解決方案中提供多達10路獨特頻率輸出，使其成為在100GbE設計中結合28G和56G SerDes和同步或非同步葉脊交換機設計的理想選擇。 PCIe為伺服器/儲存主要匯流排 現今資料中心的大多數伺服器和儲存處理器均採用Intel x86架構。基於IBM Power和ARM架構的新品正在不斷推出。相較於x86平台，基於Power和ARM的平台通常需要為處理器和其他I/O功能提供額外的時脈。無論CPU偏好如何，每種架構和平台都會使用高速資料匯流排在CPU、記憶體、存放裝置和擴充卡之間傳輸資料。 PCIe是伺服器中使用的主要資料匯流排，這是因為其實現成本低、頻寬高、大多數CPU、FPGA、SoC和ASIC都支援的緣故。PCI-SIG最近推出了第四代PCIe規範，將資料速率從8Gbps提高至16Gbps。 除了在伺服器主機板上使用之外，隨著固態硬碟(SSD)在硬碟媒體上受到青睞，PCIe在資料中心儲存應用中也日益廣泛應用。PCIe資料匯流排的擴展使用正驅動整個機架上各組件對於更多、更高精度PCIe參考時脈的需求，從伺服器上的CPU到每個SSD。固態儲存使用NVMe協定，而不是傳統硬碟儲存設計中使用的SAS或SATA串列協定。基於NVMe的SSD透過標準PCIe連接器連接到儲存系統，這意味著所有基於NVMe的SSD都需要PCIe參考時脈。快閃記憶體陣列儲存系統通常使用FPGA和客製化的控制器ASIC來管理伺服器和SSD之間的通訊流量，每個SSD都需要自己的高性能參考時脈。 雖然預計硬碟儲存將是未來幾年主流的資料中心儲存介質，但快閃記憶體陣列儲存系統的部署正在迅速成長。產業分析師預計，在2018~2020年間，快閃記憶體陣列儲存採用率將急劇上升，而這主要由Web服務資料中心驅動。廠商亦推出新款低抖動時脈產生器系列專門滿足x86、Power、ARM和快閃記憶體陣列儲存系統提出的時脈樹要求。如Silicon Labs旗下的Si5332任意頻率時脈產生器系列能以不到230 fs rms的抖動性能為快閃記憶體陣列儲存系統中的PCIe端點、FPGA、處理器和其他SoC/ASIC元件提供多達12路時脈輸出。該元件能夠產生分數和整數相關時脈頻率、展頻調變時脈，且能實現低功耗和頻率控制，而可將儲存系統設計中所需的所有時脈整合到單個IC中，節省了印刷電路板(PCB)面積和系統成本。 加速卡擴充伺服器功能 新資料中心設備的設計週期通常為兩年。為了更快速的安排新軟體和Web服務產品發布，資料中心架構者已開始開發專門的處理器擴充卡，可以針對網路搜尋、人工智慧或機器學習提供最佳的處理能力替代。擴充卡透過PCIe連接器插入標準伺服器主機板，立即向現有伺服器提供擴充功能。擴充卡的設計週期可能短至六個月，這使得營運商和網路公司能夠在資料中心內增加功能，且毋須使用新伺服器重新建構整個資料中心。 過去幾年，使用FPGA、圖形處理單元(GPU)和客製化ASIC的資料中心伺服器已部署了許多類型的擴充卡。隨著針對特定應用而優化的新型GPU、FPGA和SoC產品的上市，預計此趨勢將會加速。除了PCIe之外，新的替代協定也開始被採用，PCIe Gen4、CCIX、NVLink、OpenCAPI和GenZ正在CPU、記憶體和加速卡之間實現更快的資料傳輸，可實現16~32Gbps的資料速率。考量到這些高速資料速率，參考時脈必須非常精準，以確保穩健的訊號完整性和最小化誤碼損失。 資料中心在我們生活的許多方面正在變得越來越重要，使得資訊能儲存在廣泛的服務(例如雲端服務)和新興的人工智慧系統之中。為了繼續支援運行在雲端架構上的創新和應用的快速發展，架構者和硬體設計人員必須繼續擴大資料中心內的伺服器、存放裝置和交換式網路中的頻寬。在資料中心互連和葉脊交換機中遷移到100GbE、在伺服器和擴充卡中採用PCIe Gen4、在固態儲存中採用NVMe，這都是為滿足更高頻寬需求而採用的新技術。為了確保達到這些技術的最大潛力，系統設計人員必須更加重視時脈樹設計，並在整個資料中心使用超低抖動參考時脈。 (本文作者為Silicon Labs時脈產品行銷經理)

到了2015年，功能定位衛星星系的數量已從2000年的一個全球星系(美國的GPS)增加到四個(GPS、俄羅斯的GLONASS，中國的北斗，以及歐洲的伽利略)，並有兩個區域系統(印度的NAVIC和日本的QZSS)可為互補。這為多星系GNSS接收器開啟了新的機會。 此外，衛星訊號也經過現代化改造，到2018年，多頻GNSS變得更為平價，這些進展已為GNSS的下一個目標奠定了基礎，也就是實現公寸(10公分)或公分級的精準度。 GNSS接收器是利用它們與至少四個GNSS衛星的距離進行三角測量來取得位置，因為接收器是根據衛星訊號到達它們所需的時間來測量距離，因此即使是最輕微的誤差，低至幾十億分之一秒，都會對準確度帶來負面影響，衛星軌道位置的誤差會導致約2.5公尺的準確度差距。 衛星時脈誤差也可能增加額外1.5公尺差距。而對流層和電離層的擾動可能會再分別增加1公尺和5公尺差距；如果衛星接近地平線或在太陽活動強烈時期，準確度差距還會再增加。 截至目前為止，最大的誤差是由多徑(Multipath)效應所引起，這是指衛星訊號會藉由多個或間接軌跡到達接收器，例如在都會區，衛星訊號會被建築物外牆反彈。在空曠的戶外，標準精準度的GNSS接收器則可準確到2公尺以內。 利用GNSS校正數據來消除GNSS誤差，高精準度GNSS系統可大幅提高其精準度。取得此數據的方式是從已知位置的基地台來監控GNSS訊號。測得與基地台位置的偏差值後再將其傳送給漫遊器(Rover)；這是配備了GNSS接收器的有人或無人載具，便能獲取更準確的位置資訊。在適當條件下，只要基地台和漫遊器相隔不是太遠，此方法可達到公分級的準確度。 然而，並不是所有的GNSS誤差都可以用此方法來消除。由於到達基地台的衛星訊號會受到許多與到達漫遊器相同的誤差，因此校正數據除了可用來消除衛星位置和時脈誤差之外，亦可消除大氣誤差。但是，漫遊器周遭環境所引起的多徑誤差，例如由鄰近高樓大廈造成的，就必須透過接收器本身來解決。 高精準度GNSS並不是新概念，此技術已被測量人員和其他專業人員使用了數十年之久。但是，高昂的裝置成本和昂貴的校正服務費用將這項技術限制在專業利基市場，無法擴展到其他市場。 不過，現在擁有的技術可以使高準精度GNSS對大眾市場更具吸引力，進一步實現包括車道準確導航、擴增實境(Augmented Reality)、無人機精準飛行和著陸、無人割草機和拖拉機，以及V2X通訊等應用的發展。其中，V2X可以使聯網汽車與其他車輛和基礎建設無線通訊，以避免碰撞，且隨著技術的進展，更多的應用可望一一浮現。 擴展高精準度定位技術以支援大眾市場 校正服務供應商可透過兩種方式把GNSS誤差數據傳送給漫遊器，其中只有一種可以擴展至滿足大眾市場的需求。在基於觀測空間再現(Ozservation Space Representation, OSR)的方法中，校正服務供應商會計算每個漫遊器位置的預期觀測誤差值，並將這些訊息無線傳送給它們。 相反地，在基於狀態空間再現(State Space Representation, SSR)的方法中(圖1)，觀測到的GNSS訊號誤差會被用來為整個區域的誤差進行物理建模，以做為狀態空間模型。然後，在任何給定時間用來描述狀態空間模型的參數會被廣播到整個建模區域中的漫遊器。 圖1　觀測空間再現(OSR)與狀態空間再現(SSR)的比較 高精準度定位服務必須能被擴展，以支援全球性的大眾市場應用。採用OSR來進行GNSS校正數據的原有服務供應商將難以擴展，這也是為什麼把GNSS校正數據廣播給數百萬個使用者的SSR新型服務將會取而代之的原因。 OSR已被即時動態定位(RTK)和網路RTK衛星導航採用，在現今需要公分級或甚至公厘級定位準確度的設置中使用。當基地台和漫遊器相距30公里以內時，這些方法是準確的。基於OSR的方法需要漫遊器和校正服務供應商之間的雙向通訊，由於行動通訊網路很難可靠地維持這種通訊級別，使其很難適用於大眾市場的應用。基於SSR的方法則是透過向整個服務區域中的所有漫遊器廣播單一的校正數據流來解決這個問題。這種簡化的通訊方式，以及可以在相對較低的基地台密度(150~250公里)下提供穩健的服務，使其成為大眾市場應用(如高度輔助駕駛)的唯一可行方法。 先進的接收器能夠接收到更多來自衛星的訊息，使其效能獲得進一步的提升。雖然第一代GNSS衛星僅能在單一頻段內傳輸訊號，但現在的導航衛星系統能以多達三個獨立的頻段發送訊號。例如，美國的GPS系統以L1、L2和L5頻段發射，分別集中在1575MHz、1227MHz和1176 MHz。俄羅斯的GLONASS只在L1和L2頻段傳輸，中國的北斗也是如此。 總結來說，高精準度GNSS接收器可以利用單個星系中的多個頻段，以大幅縮短實現高精準度所需的時間。於是，定位效能更為穩健，而且最終能為使用者帶來更可靠的服務。 未來的高精準度GNSS系統將由多個單元組成，目前在軌道上的GNSS星系是其中最主要的單元。在地面上，GNSS參考基地台負責即時監測GNSS訊號誤差。採用SSR方法後，校正服務將透過網際網路以及同步衛星廣播誤差值。除了採用雙頻GNSS接收器外，漫遊器還將配備蜂巢式數據機，以接收透過網際網路廣播的校正數據流，並利用L頻段接收器來接收衛星的校正數據流(圖2)。 圖2　具備SSR校正數據的單頻GNSS和雙頻GNSS效能比較 無人駕駛興起　高精準度定位技術成關鍵 雖然現今的車隊仍由須要依賴駕駛控制的車輛所組成，但已有越來越多的車輛會提供一些輔助駕駛功能。在邁向完全自主駕駛發展的過程中，須逐步提高特殊使用案例的自動化程度，例如在高速公路上行駛或自動停車功能。 今天，駕駛可能會受益於某些輔助駕駛功能(圖3)，但他們仍須執行車道保持和車道變換等所有的操作。現今，路上已有一些具備2級自動化能力的汽車，它們配備了部分自動化的系統，能在特殊的應用場合自主地執行這些動作。在高度自動駕駛(3級)中，駕駛可在特殊的應用案例中把手離開方向盤，但必須隨時準備在必要時接管。全自動駕駛(4級)不再需要駕駛，但僅針對特殊的使用案例，只有當完全通過這些級別，我們才能把無人自主駕駛車輛擴展到所有的使用案例(5級)。 圖3　無人自主駕駛的發展藍圖 為了滿足無人駕駛的安全需求，各種技術的結合是必要的。把攝影機影像、光達和雷達資料以及高畫質地圖結合在一起，已經可以讓車輛以高準確度(大約10公分)將其定位在地圖上，並在許多條件下檢測障礙物，然而，光是利用這些系統，它的安全性還不足以實現無人駕駛。 在朝全自動駕駛過渡期間，車輛的精確位置將決定是否可以開啟自動駕駛模式。惡劣的環境條件或缺乏明顯的地標可能會導致光學系統無法正確決定使用案例，對4級系統來說，這深具挑戰性，因為在4級自動化程度中，駕駛可以在某些情況下完全放手對車輛的控制。 正是在這種情況下，高精準度GNSS與汽車慣性導航的結合，亦即把衛星導航資料與各別的車輪速度、陀螺儀和加速度計訊息相結合，以便在沒有GNSS訊號的情況下提供準確定位，能介入做為完全獨立的位置來源。其提供的精確位置資訊不僅有助於辨識高畫質地圖和地理圍欄關鍵區域的正確部分，如須降低速度，還可用來校準車輛的感測器。只有採用這樣的系統，才能滿足ISO 26262標準中所制定的自主車輛安全要求，這些安全要求包括功能安全性、車輛能安全回應錯誤的能力，無論是在韌體或硬體層級，都須確保乘客安全。 功能安全性是安全自動駕駛的先決條件。然而，這樣還不夠，功能安全性是以車輛為中心，它只處理車輛可能發生的錯誤。對於定位，主要的錯誤來源，像是衛星時脈和位置、多徑效應或校正數據流中的潛在失誤，都發生在車輛外部。 因此，即使是具備功能安全性的車輛也無法拒絕有缺陷的資料。考量這些外部的錯誤資料需要更全面性的作法，可稱之為「完整性」。與功能安全性相反，完整性將從整體角度處理整個技術鏈，包括所有層面的各種感測器、V2X基礎架構，以及安全系統。它要求所有技術，包括全球導航衛星系統，都能對其輸出的資料提供一定程度的信心，才能在該使用替代技術時提出警告。 為了提高道路安全，高精準度GNSS是實現先進駕駛輔助系統(ADAS)和完全無人駕駛的關鍵。做為定位訊息的獨立來源，高精準度GNSS使用多頻帶接收器和SSR校正數據，將能在各種情況下可靠地提供車輛的確切位置。最終，它必須準確到能在高速公路上實現公寸等級，並在更具挑戰性的城市高速道路上達到公尺以下等級，以確保回報的位置不僅準確，而且具有極高準確率。此外，為了要獲得市場的大量採用，它還必須在品質上無可挑剔、而且價格合理。 為了實現把高精準度GNSS帶到大眾市場的目標，通訊模組業者近年來展開了多項行動，像是u-blox推出即時動態定位(RTK)接收器NEO-M8P，正式跨入高精準度GNSS市場；宣布與博世(Bosch)、三菱電機和Geo++合資的Sapcorda公司推出符合平價的GNSS校正服務；發布新款u-blox F9技術平台，可為工業和汽車應用提供多用途的高精準度定位技術，以及推出首款整合RTK技術的多頻GNSS模組 ZED-F9P。 (本文作者為u-blox定位產品中心產品策略資深總監)

測量功率開關導通/關斷時間以獲得恒定開關頻率 在一個採用FOT控制方法的開關式轉換器內，控制器使功率開關的關斷時間(TOFF)固定不變，並調製功率開關的導通時間(TON)，以此調整輸出電壓或電流。反之亦然，COT控制方法是使功率開關的導通時間固定不變，同時調製功率開關的關斷時間，調整轉換器的輸出電壓電流。 最簡單的FOT或COT電路會導致開關頻率(FSW)顯著變化，這主要與輸入輸出電壓設置點和負載(CCM或DCM模式)有關。具體來說，當負載降低時，開關頻率將會升高，導致效能降低或產生意外的特性(需要更寬的EMI濾波器)，這是一個眾所周知的技術缺點，不少文獻中均記載解決這個問題的辦法。 例如，用FOT方法控制CCM PFC前級升壓穩壓器，導致開關頻率隨電網電壓和負載條件而發生明顯變化。按照即時電網電壓調製關斷時間，可以降低開關頻率(TOFF Kt Vin, pk sinθ)，如圖1所示，只要升壓級是CCM模式，最終開關頻率是恒定的，如圖1右所示。 圖1　電網電壓FOT調製PFC升壓轉換器(左)，FSW對電網電壓(右)。 COT被廣泛用於控制基於降壓和升壓拓撲的DC-DC轉換器。在降壓轉換器內，假設CCM模式且忽略寄生效應(例如功率開關和濾波電感器的電阻)，按照檢測到的輸入輸出電壓調制導通時間，可以產生恒定的開關頻率。事實上，達成這個目標還須要檢測功率開關上的電壓並按照該電壓對導通時間進行深度調製。同樣的方法還用於COT升壓轉換器和FOT升壓轉換器。值得注意的是，關於如何將開關頻率變化降到最小，多數給出的解決方法都是採用轉換器所占空間的預估值(這與CCM模式下的理想開關頻率密切相關)，以及檢測轉換器電網電氣參數(例如輸入輸出電壓、功率開關/電感器電壓降等)。 為解決前文提到的所有缺點，本文提出的調製器的主要思路是測量功率開關的導通時間(或關斷時間)，接著根據這個資訊適時調製關斷或導通時間，最終取得恒定開關頻率。 新一代調製器滿足拓撲應用 圖2所示是我們提出的調製器，其中Q代表功率開關柵極驅動邏輯訊號，END-TOFF(END-TON)是調製器的輸出，其上升沿是TOFF(TON)時長；IR1和IR2恒定電流發生器。採用與圖1相同的符號標記法，VTH_RAMP和VRAMP電壓可以表示為2πfline t的函數，T(θ)=TON(θ)+ TFW(θ)+TR(θ)=TON(θ)+TOFF(θ)是開關週期。 圖2　創新的PWM調製器(左)和FOT控制方法的主要波形(右)。 假設T(θ)<<Rt2 Ct2<<1/fline，fline是電網電壓頻率，電容Ct2上的開關頻率紋波忽略不計，其平均值忠實地跟隨電網頻率變化。以FOT控制電路為例，通過將該電荷平衡應用到開關週期，可以求出Ct2上的平均電壓VTH_RAMP(θ)： 公式(1) 解方程式(1)求出VTH_RAMP(θ)電壓：   公式(2) 在功率開關關斷期間，CR1電容的充電電流是IR1恒流，CR1電容上的電壓VRAMP(θ)線性升高： 公式(3) 只要(2)等於(3)，調製器立即結束功率開關的關斷時間(TOFF時間)： 公式(4) 解方程式(4)計算1/T(θ)值：                                                                      公式(5) 公式(5)證明，最終開關頻率是恒定值，與輸入輸出電壓設置點無關，也與工作狀況(CCM或DCM)和轉換器的寄生參數無關。值得注意的是，本文提出的調製器僅基於轉換器功率開關的柵極驅動邏輯訊號(Q)，因此，是一個適用於所有轉換器拓撲的通用調製器。 運用PSIM模擬法驗證調製器效能 本文採用PSIM模擬法在不同的拓撲(例如DC-DC降壓COT、PFC升壓FOT、DC-DC反激式FOT轉換器等)內測試並驗證圖2所示調製器。 具體來說，圖3所示是開關頻率在寬輸入電壓(230Vac左和115Va右)範圍和所有負載條件中(CCM左和DCM右)保持恒定。相較於標準LM-FOT的方法，本文提出的創新調製器的性能大幅改進，特別是在高壓線DCM運行模式更為明顯。 圖3　創新調製器的實驗波，230Vac滿載(左)與115Vac輕載(右)。 綜上所述，本文提出一個創新採用FOT/COT之方法達到恒定開關頻率的自我調整PWM調製器，並且透過模擬和實驗方法驗證了這個概念。 總結來說，本篇文章在摘要中介紹了這個調製器設計的工作原理，而內文部分還探討非理想因素(例如Ct2電容上的紋波)的重要影響和調製器小訊號模型，以及更多資訊和模擬驗證實驗結果。 (本文作者任職於意法半導體)

上述所有系統所面臨的一項挑戰，便是產生超高電流以及短暫(數微秒)的LED相機閃光波形，並能延續至更長的時間，像是100毫秒到1秒以上。若是要產生短暫方波LED閃光波形並延續更長的週期時間，這樣的任務就相當艱鉅。當LED的驅動電流升高到1安培以上，LED的導通時間(On-Times)就會縮短至數微秒，導致挑戰難度更高。許多LED驅動器配合的高速PWM功能並無法有效率地應付冗長的關斷(Off-Times)以及短暫時間的高電流，經常致使方波波形劣化(Degradation)，而系統必須依賴這些波形才能妥善地高速處理影像。 涓流充電補償漏電流狀況 為此，半導體業者研發新一代高速LED驅動器，如ADI旗下的LT3932，不僅能為機器視覺攝影機閃光燈提供2安培LED燈串的驅動力，非導通時間還能支援到1秒、1小時、1天或甚至更久。即使在長時間關斷下，LT3932的特殊攝影機閃光燈功能使其能維持輸出電容與控制迴路的充電狀態。在取樣輸出狀態與電容的控制迴路之後，該產品還會在關斷期間繼續對這些元件進行涓流充電(Trickle-Charge)，以補償常見的漏電流狀況，而這些還沒將其他LED驅動器納入考量。 當多個驅動器並聯以提高LED閃光燈電流時，LT3932的專利閃光燈技術就會等比例的放大。並聯後的閃光燈仍會維持其形狀與完整性。圖1顯示為一個3安培相機閃光燈並聯兩個驅動的設計，其可以輕易地擴充至4安培。 圖1　並聯LT3932 1.5安培LED驅動器產生3安培機器視覺LED脈衝，並支援比標準PWM調光頻率更長的關斷時間。 機器視覺系統對於LED閃光燈的要求，遠比標準PWM調光驅動器還要嚴苛。大多數高階LED驅動器都是設計用來在至少100Hz的PWM頻率上產生PWM調光亮度控制機制。這是因為較低的頻率會被人眼察覺，即使LED波形為方波或重複性，也會產生惱人的閃爍或殘影。在100Hz的頻率下，理論上關斷時間最大值約為10ms。在10ms的關斷期眼，如果設計正確，LED驅動器會損耗最少的輸出電容電荷，讓它能啟動控制迴路至大約相同的狀態，也就是先前終止最後PWM ON脈衝的狀態。除了快速反應以及電感電流的快速升高，下個LED PWM ON脈衝也是非常快速且重複，啟動(Start-Up)時間極短。更長的關斷時間(低於100Hz的頻率)會承受輸出電容電荷損耗的風險，導致LED重新開啟時無法快速反應。 並聯LED驅動器支援更高電流 LED驅動器可作為電流來源以調節輸出至發光二極體的電流。由於電流只會循單一方向流進輸出端，因此多個LED驅動器可並聯配置，其電流會加總至整個負載。電流來源不需要防止電流逆流回轉換器或和輸出不匹配。另一方面，電壓調節器天生就不擅長電流分配(Current Sharing)。如果它們都試圖要將輸出電壓調節到某個點，其回饋網路就會有些微差異，調節器可能會收到逆電流。 無論其他驅動器是否供應輸出負載加總的額外電流，LED驅動器都會維持其輸出電流。這使得並聯LED驅動器顯得相當單純。舉例來說，兩個並聯LT3932 LED驅動器組成LED閃光燈系統，如圖1所示，以3安培電流驅動4個LED，10µs的短脈衝伸展至一個長週期，該時間由機器視覺系統定義。每個LT3932轉換器在PWM導通期間供應一半的總啟動電流，並在輸出狀態處於PWM關斷期間關閉電流以節省電力。關斷時間不論是短或長，對於閃光燈波形的重複性都沒有影響。 並聯相機閃光燈的應用也很單純，幾乎和單一轉換器在長時間關斷的狀況一樣。轉換器在最後PWM ON脈衝結束時觀察到共用輸出電壓，並讓輸出電容充電至該狀態，即使在長時間關斷下也保持該狀態。每個轉換器將其PWM MOSFET和共用負載斷開，並讓其輸出電容充電至大約最後電壓狀態，在電容漏電時會輸送電流至電容。這些電容所出現的任何長時間漏電，都會輸以微量的維持電流。當下次PWM導通脈衝啟動時，每個轉換器的PWM MOSFET就會啟動，輸出電容會啟動至大約和最後脈衝相同的狀態，不論是經過10毫秒或一整天。 圖2展示LT3932並聯LED驅動器以驅動4個10µs、3安培的LED，並提供機器視覺相機所需的脈衝。不論是適合機器視覺系統的10ms PWM空閒時間(100Hz)或1秒PWM空閒時間(1Hz)，LED脈衝的波型都呈現波形相當接近直角的高速方波。 圖2　不論PWM空閒時間多長，圖1的並聯LED驅動器的3安培相機閃光燈波形看起來都一樣。波形顯示的是一個10µs的脈衝，在經過10ms以及1秒後，波型都一樣。LT3932 LED閃光燈不論在經過一天或更長的PWM空閒時間後，波型看起來也是相同的。 並聯式LED驅動器提升自動化影像處理 並聯LED驅動器不限於兩個轉換器，也可並聯連結三個或更多個轉換器，產生更高電流的銳利邊緣波型。由於這個系統沒有主控或從屬端裝置，所有轉換器都送入相同的電流並分擔相同的負載。建議所有這些並聯LED驅動轉換器使用相同的同步時脈並維持同相(In-Phase)，如此可確保當其輸出電容的漣波上，所有轉換器都大概維持同相，如此一來漣波電流就不會回流或傳至不同的轉換器。PWM脈衝波形和2MHz同步時脈維持同相，這點至關重要，因為如此能確保LED閃光燈波形維持方波且沒有抖動，而能產生最佳的影像處理結果。 LT3932展示電路(DC2286A)之設計便是用來透過一個或兩個LED作為降壓LED驅動器，負責驅動1安培的LED電流。它能變更與並聯連結，如圖1所示，以支援更高的電流、更高的電壓或並聯運作。圖3顯示兩個電路如何輕易連結，透過4個LED連結24伏特的輸入電源，驅動10µs的3安培脈衝。為方便測試，我們使用一個脈衝產生器以同步化時脈訊號；在一個上線運行的機器視覺系統，時脈晶片可用來產生經校準的同步與PWM脈衝。更高電流脈衝方面，則可運用相同的並聯方式加入更多展示電路DC2286A轉換器。 圖3　兩個DC2286A LT3932展示電路能輕易並聯，組建成如圖1所示的3安培至4安培的機器視覺LED閃光燈應用。 機器視覺系統可運用並聯式LED驅動器產生快速、方波、高電流的波型，供自動化影像處理所需。LT3932 LED驅動器的專利相機閃光燈技術能連結多個並聯轉換器以延伸至更高的電流。藉由多個並聯LT3932轉換器，即可產生維持數毫秒的3安培以上脈衝，甚至達到更長的空閒時間(Off-Time)。不論兩次LED閃燈之間的空閒時間有多長，LED相機閃光燈的波形都能維持方波以及無抖動的狀態。 (本文作者為ADI LED驅動器應用經理及應用工程師)

時至今日，幾乎每個應用領域都可獲益於深度學習，充分利用人工神經網路，從大量資料中學習，而高效率的執行特定的功能。在神經網路的這一研究和創新領域中，卷積神經網路(CNN)已經成為了新興的深度學習技術，可以妥善解決影像分類和物件辨識上的問題。CNN利用卷積運算來探索出影像集內部的空間相關性。CNN一般被視為理想的神經網路，特別是用於低功率應用，因為與需要更多資源的完全互聯網路相比，CNN更為輕巧，也更容易為系統進行訓練。 BNN降低高效能神經網路執行功率 為了減少矽材料的使用數量，降低執行高效能神經網路所需的功率，其中一個方法就是縮小浮點計算的動態範圍。使用16位元的浮點計算來取代32位元的計算，已經被證實為只會輕微的影響到影像分類的準確性。 此外，根據具體網路的不同，計算的精度甚至還可以進一步降低到定點或者一位元的級別。這種透過降低計算精度來改進整體效率的趨勢，已經引發了二進位權的使用，比如說，只使用兩個+1和-1值來對權值和輸入的啟動執行二值化。這種新的方式稱為二進位神經網路(BNN)，可以把卷積層和全連接層中的全部定點乘法運算縮減為1位元的XNOR計算。 各大晶片商加速布局卷積運算技術 現有的各類卷積運算技術正快速發展以迎合這一動態市場的需求。比如說，NVIDIA不僅為此採納了底層的GPU架構和工具，還有這類技術的產品策略與價值主張。GPU用於圖形及高要求的HPC應用，在市場上曾經被稱作終極的雙精度浮點引擎，現在已經針對深度學習領域的CNN市場重新定位，因為在這一市場上，半精度的算術支援才是成功關鍵。 大力擁護AI技術的Google已經建立起了自己的硬體架構，即張量處理單元 (TPU)，這一單元與Google的機器學習框架TensorFlow緊密結合在一起。其他的產業領導者，包括微軟這一超大規模的創新企業在內，已經選取了現場可編程設計閘陣列(FPGA)來作為其AI架構的大腦，這是一系列可持續的神經網路組合，可望帶來即時的成果。本文闡釋了為甚麼FPGA具有獨一無二的定位，從而滿足任何位元範圍的神經網路(特別是BNN)對路線圖提出的動態要求。 二進位神經網路可提升訓練精度 CNN網路內部的卷積處理須要儲存和處理以數百萬計的系數，傳統上，其中每個系數都利用單精確度的方式來儲存。研究顯示，系數可以折減為半精度而不會使運算的總體精度產生實質性的變化，同時還可以降低儲存容量及記憶體頻寬。更為重要的是，這一方法還可以縮短系統訓練時間與推斷時間；當今可用的大多數預訓練CNN模型，都部分的降低了精度。 採用不同的方法來訓練這些系數，可以把位元精度縮減為一位元，其換算系數為1。在訓練過程中，抽取全部輸出特徵參數的平均值，然後從原值中減去這一平均值，便可以得到一個正或者為負的結果(以二進位記數法的1、0來表達，如圖1)，可以將浮點系數轉換為二值化的值，並且對因數進行換算；然後卷積的輸出結果將與這一平均值相乘。 FPGA有效實踐神經網路訓練 首先，對權值進行二值化處理可以按32的系數來大幅降低對外部記憶體頻寬和儲存的需求。由於每個區塊在組態後可以具有範圍從1至32位元的埠頻寬，因此FPGA結構可以充分的利用這種二值化處理。因此，FPGA用於儲存權值的內部資源可以明顯減少，從而為任務的並行化提供更多空間。 網路的二值化也可以使CNN的卷積以輸入啟動的一系列加法或減法表達出來。如果權值為二進位的0，則將從結果中減去輸入值；如果權值為二進位的1，則將之加進結果。 FPGA中的每個邏輯元素都具有帶加法的進位元鏈邏輯，可以有效的執行幾乎任何位元長度的整數加法運算。高效率地利用這些數值，便可以使一個單獨的FPGA設備執行數萬次的並行加法運算。 為了做到這一點，就必須將浮點輸入啟動轉換為固定精度。考慮到FPGA結構的靈活性，我們可以調諧定點加法使用的位元數以滿足CNN的要求。對眾多的CNN中動態範圍的啟動進行的分析表明，只需要少量的位元，通常為8位元，即可將精度保持在浮點等效設計的1%之內。如果需要更高精度，則可以增加位元數。 將卷積轉換為定點，不再需要通過二值化來執行乘法運算，可以顯著降低FPGA內部所需的邏輯資源；與單精確度或半精度的實施相比，此舉使得同一個FPGA內可以執行更多的處理作業。 隨著越來越多的卷積層加入，深度學習模式正在變得愈發深入。能否將所有這些層疊加到一個單獨的FPGA設備當中，決定了是否可以在給定的成本下實現最佳的每瓦效能，同時將延遲保持在最低程度。 本文所述的CNN使用了英特爾的FPGA OpenCL框架來建立。為了進一步的最佳化設計，Nallatech研究中心開發了用於二進位卷積和其他位元處理運算的IP庫。這就可以提供更強的混合程式設計能力與更高的效率。 本文所針對的網路為Yolo v3網路(表1)。該網路主要由卷積層組成，因此FPGA進行最佳化，使其在卷積過程中具有盡可能高的效率。為了做到這一點，這個設計採用了HDL代碼塊來執行二進位網路所需的整數累積運算，以達到極高效率的實施。 表2列出了在使用二進位權時，8位元啟動資料累積運算的資源需求。這等效於 2,048次浮點計算，但是只須要花費2%的設備資源。請注意，FPGA還需要額外的資源來重構資料，因此可以利用這一方式來處理；然而，它同時指明了這方法與浮點實施相比可節省大量資源。 該FPGA還須處理Yolo v3的其他層，將通過PCIe介面複製的資料量減至最少程度。這些層需要的處理要少得多，所以，分配給這些任務的FPGA資源要少一些。為了使網路能夠正確的訓練，需要採用單精確度的準確性來處理啟動層。因此，除了卷積層以外的所有層都以單精確度進行運算。 最後的卷積層也以單精確度進行運算，用以改善訓練結果，並且在主機的CPU上進行處理。表3詳細介紹了OpenCL核心所需的資源，包括從浮點到8位元輸入的所有轉換、輸出資料的換算，以及最後的浮點累積運算。 另一方面，本文中的FPGA設備是英特爾Arria-10。這是一種獲得英特爾OpenCL軟體開發套裝(SDK)完全支援的中階FPGA。Nallatech以內插式PCIe卡或整合機架安裝式伺服器的形式，提供這種靈活的高能效加速器。 在OpenCL中開發的應用可利用Nallatech的板級支援包(BSP)映射到FPGA結構，與使用FPGA技術的通常情況相比，可以使客戶(主要是著重軟體而非硬體客戶)毋須顧慮內裏的細節。 對於典型的Arria 10設備，每個卷積塊在一個時鐘週期內可執行2,048次運算，意即每秒鐘大約是0.5 TOPS。4個這種核心便可以使Yolo v3以約每秒8幀的畫面播放速率執行，功耗為35瓦，等效於每瓦57 GOPS。 XNOR網路降低CNN運算/儲存需求 轉向完全的XNOR網路可進一步降低CNN運算和儲存需求，使權值和啟動都以二進位輸入的形式表達。在該情況下，簡單的把卷積利用逐位的XNOR運算表達出來，同時含有一些位元運算邏輯。這樣就等效於之前所述的二進位版本，然而，啟動的寬度只需一位元。 在FPGA上執行時，預計這一網路的加速度將達到2個數量級的程度。這種顛覆性的效能改進使得我們可利用高能效設備來並行執行多個即時推理作業。XNOR網路需要不同的訓練方式，其中，前進過程中的啟動將轉換為二進位及一個換算系數。 雖然二進位網路在精度上稍微下降，但與等效的浮點運算相比，XNOR網路還是存在著10到20%的差異。然而，這是由於使用的CNN並不是專為XNOR運算而設計。隨著這一領域中的研究不斷增加，業界將可能出現專為XNOR網路設計的新模型，不僅可提供與最佳CNN相近的精度，還可獲益於這種新方法的極高效率。 BNN結合FPGA有效提升深度學習效能 本文表明，在不對應用運算成果產生負面影響的情況下，可以實現可觀的位縮減。BNN與FPGA的屬性完美配合，與典型的CNN相比，其規模可以縮小達三十倍，進而產生許多優勢，包括減少矽材料的用量、降低記憶體頻寬、節省能耗以及減慢時鐘速度。 考慮到業界已經認可了FPGA在有效實施定點運算上的實力，FPGA正處於一個得天獨厚的優勢地位，可滿足BNN的需求。FPGA在架構上具有與生俱來的靈活性，可以為深度學習領域的創新企業賦予充分的能力，對於任何新興的突破性新技術來說，都可提供一種加快部署的選項。根據預計，XNOR網路可以為一系列的雲端運算、邊緣應用及嵌入式應用實現突飛猛進的影像辨識功能。 (本文作者任職於Nallatech)

本設計由針對『行動不便者』為出發點，改善他們使用輪椅的便利性與安全性，讓使用者對於使用輪椅代步更為滿意；並且開發一套Android App程式，讓使用者可以透過手機操作輪椅，其功能包含「操作輪椅行動」、「顯示輪椅各項數據」、「Google Map系統」，以及「Wi-Fi綁定」等功能。使用者可以藉由手機查看輪椅當前的一些數據，例如剩餘電量、預測剩餘可行走距離、當前速度、水平狀況以及顯示當前位置與地圖等資訊，這些功能都可以讓使用者對於使用輪椅更加滿意。  在手機普及的現代，若能使用手邊的工具，加入輪椅系統的一部分，便能讓更多種的車輛資訊，在使用者的監控中。另外在行駛的過程，也有在人行道壓傷人或操作不慎摔落的案例，透過內建的智慧控制系統，及時防止意外發生，讓使用者避免二次傷害。 而本文中的智慧輪椅創作特色包含： ．自行開發的Android APP讓使用者可以用手機來操作輪椅。  ．輪椅可以與手機做綁定，以防止他人的干擾。 ．自行設計Android APP介面，方便且簡單使用。 ．障礙物偵測加上蜂鳴器，當遇障礙物時，蜂鳴器可發出警示聲。 ．水平偵測，下坡限速。 ．電量與速度偵測，預測剩餘的可行走距離。 ．因應智慧型手機普及，可與輪椅綁定。 ．APP介面可觀察是否有障礙物情形。 ．手機操控輪椅動作。 ．可搭配Google Map定位。 為實現上述特色，此一智慧輪椅使用盛群的HT32F52352晶片與KSM048、MCP2515、HC-SR04 、MPU9250、ESP8266、YS-27以及樹莓派3設計。 智慧輪椅三大設計架構 本產品設計主要分成三大部分，第一個部分為手機端的Android APP，其中包含「操作輪椅」、「障礙物雷達」、「Google Map定位」、「Wi-Fi綁定」等功能。第二部分為樹莓派端的資料處理及傳送。第三部分則為MCU節點端，各感測器資訊以及MCP2515的資料傳送。 運用MCU/感測器實現輪椅感測功能 利用MCP2515微控制器去讀取多個感測器以獲取輪椅的各項數據，如電量、速度、坡度等，再透過CAN BUS協定交換資料以達到資料傳送的功能。 而透過KSM048模組，基於電阻分壓器設計原理，可使端子介面的輸入電壓縮小5倍，例如Arduino模擬輸入電壓最高為5V，那麼電壓檢測模組輸入電壓則不可大於25V(如果使用3.3V系統，輸入電壓不可大於16.5V)。 同時，由於晶片具有12位元AD，因此該模組的類比解析度為0.000805V(3.3V/4096)，故輸入電壓檢測模組的最小電壓為0.004025V。 HC-SR04由超音波發射器、接收器和控制電路所組成。當它被觸發的時候，會發射一連串40kHz的聲波，並且從離它最近的物體反射回接收器接收回音。藉由這樣的收發，取得音波從出發到接收的時間，計算後便能得到與前方物體的距離。而該感測器可探測的距離約2~400cm，感應角度為15度。 至於MPU9250晶片是一個9軸姿態感測晶片，其中包含了3軸加速度感測器、3軸角速度感測器及三軸磁力計。其本質上是MPU6050晶片加上AK8963，可以獲取感測晶片的加速度、角速度，以及磁力值。角速度可以得知晶片的轉動速度，加速度可以知道晶片運動的距離、速度情況，而磁力計可以知道晶片的運動方向。 收到這個SSID廣播封包，Client可以藉此決定是否要和這一個SSID的AP連線，使用者可以設定要連線到哪一個SSID。 樹莓派3配有1.2GHz(四核心)ARM Cortex-A53 64位元的處理器，且具備1024MB(LPDDR2)的記憶體，4個USB 2.0介面，同時也支援802.11n的無線網路，大小僅有85×53毫米，約一張名片大小。 樹莓派主要使用基於Linux內核的作業系統，第一代樹莓派是基於ARMv6架構的ARM11晶片，目前的幾個流行的Linux版本，包括Ubuntu在內，將不能在ARM11上執行。在原生的樹莓派上不太可能執行Windows，不過新的樹莓派2已經可以執行Windows 10物聯網核心版，而2017年Windows 10 IoT Core Creators Update正式支援樹莓派3平台。 另外MPU9250晶片內置DMP姿態融合器，可以在不涉及算法的情況下，直接讀取出描述物體狀態的四元數，藉此得出物體的三維角度--航向角、翻滾角、俯仰角。此晶片在智慧輪椅設計中負責水平偵測的角色，當水平超過一定值時，就會限制馬達速度。 網路設計 MCP2515是一款獨立控制器區域網路(Controller Area Network, CAN)協定控制器，完全支援CAN V2.0B技術規範，且傳輸速率為1Mbps。該元件能發送和接收兩種標準協定以及擴充數據和遠端通訊。其自帶的兩個驗收遮罩暫存器和六個驗收濾波暫存器可以過濾掉不必要的封包，因此減少了主單晶片(MCU)的開銷。另外，該控制器與MCU的連接是通過業界標準串列外設介面(SPI)來實現的。 而在Wi-Fi的設置上，至少需要一個存取點(Access Point,...

目前已證實，即使半導體元件較為昂貴，但太陽能應用的系統成本和UPS系統的運作成本仍可大幅降低。因此，這項技術在未來幾年將逐漸普及於更多應用領域。 雖然商用SiC裝置的電氣效能已經相當出色，但SiC MOSFET在可靠性方面仍有疑慮。目前市面上大多數零件都採用類似DMOS的平面設計。為補救平面通道傳導性極低問題，裝置會以完全導通的方式運作於高閘極氧化物電場(使用相對較薄的閘極氧化物)。因此必須特別注意電場故障率偏高的潛在問題，因為閘極氧化物應力場處於頗高的永久導通狀態(超過4MV/cm)。為此，電源晶片供應商便提出「溝槽概念」，以克服效能與耐用度之間的兩難。 溝槽結構式MOSFET可提升傳導性 以英飛凌旗下產品CoolSiC MOSFET為例，該產品使用溝槽結構，以提升通道傳導性，這是因為瑕疵較4H-SiC矽表面的平面通道更少。研究指出，溝槽側壁的方向不一樣，也將造成臨界值電壓些微不同，而通道移動率則會呈現大幅差異。 圖1為CoolSiC MOSFET電池草圖。在上述考量之下，鄰接溝槽的摻雜區域呈現非對稱型態。溝槽側壁左側包含MOS通道，與所謂的4H SiC A平面對齊；溝槽底部有一大部分嵌入p型區域之中，延伸至溝槽底部下方，同時作為內部續流本體二極體的p型射極。 圖1　常見平面閘極MOSFET(左側)及CoolSiC Trench MOSFET電池(右側)草圖 這種MOSFET結構本身就會抑制理想的電容比。CGS較大時，米勒電容CGD會比較小，如此可實現動態損耗極低且能充分控制的切換特性。重點在於，這項功能是抑制不良寄生導通的關鍵所在。 若要確保SiC MOSFET閘極氧化物可靠性，決定性的條件在於限制閘極氧化物電場，才會有足夠的使用壽命及FIT比率；阻斷狀態的SiC溝槽MOS結構必須特別謹慎處理，因為溝槽形狀會增強溝槽角落的電場。 這項特定電池組態的電場峰值出現在左側溝槽角落。這種電場的局部最高值決定了閘極氧化物在阻斷狀態下的壽命。圖2為電場在最嚴峻情況下的2D模擬結果，亦即VDSS最高汲極源極電壓=1200V，VGS最小閘極電壓=-10V。模擬顯示，閘極氧化物電場值可加以限制並降低，以避免減損閘極氧化物應有的使用壽命。 圖2　模擬阻斷狀態下的電場，虛線表示閘極氧化物電場最關鍵的區域。 單晶片裝置的典型導通電阻為45mΩ(VGS=+15V、ID=20A及T= 25℃)。臨界值電壓一般而言較平面SiC MOSFET高出4.5V。因此，零件能以一般IGBT的方式運作。在-40℃及175℃之間的指定溫度範圍內，導通電阻及臨界值電壓的溫度相依性如圖3所示。導通電阻在室溫下最低，會從RDSon=45mΩ開始增加，在175℃時一般可達到72mΩ。這表示物理上預期的電阻會隨MOSFET溫度增加(MOSFET通道區域瑕疵密度偏低)。 圖3　在25℃(實線)及175℃(虛線)的一般第三象限特性(VGS分別=+15V、0V及-5V)。 第三象限特性請參閱圖4，①為VGS=15V、IDS=20A；②為VGS=15V、IDS=40A；而③則是VGSth(在VGS=VDS、IDS=10mA情況下)。如前所述，MOSFET含有一組可用於硬式整流的本體二極體，因此並不須要新增昂貴的外部SiC二極體進行續流作業。閘極源極電壓為VGS=-5V的曲線，呈現了純粹的本體二極體運作，沒有MOS通道的寄生旁通。閘極電壓為零時，通道已對電流產生影響，進而降低源極汲極電壓VSD。 圖4　RDS(on)一般溫度相依性 不過，只要在閘極施加+15V將通道導通，就會出現極低的VSD及線性特性。此時，相應的第三象限導通電阻分別在25℃及175℃降低至33mΩ及57mΩ。前述數值低於第一象限，因為負回饋對pn接面偏壓的影響導致JFET電阻降低。為使二極體模式維持低度靜態損耗，建議以適當的連鎖時間進行同步整流。 MOSFET的基本特性之一，即是導通及關斷電壓斜率可由外部閘極電阻完全控制，藉以配合系統所需的任何dv/dt限制。圖5證實了導通及關斷電壓斜率dv/dt可輕易由外部閘極電阻Rgext.調整。只要閘極電阻保持穩定，切換損耗幾乎不受溫度影響，這種行為與IGBT形成對比，因為少數載子不會影響MOSFET中的裝置行為。 圖5　在導通(虛線)及關斷(實線)狀態下量測的最大電壓斜率dvDS/dt，切換條件為800V、20A、175℃、續流二極體IDH20G120C5、TO-247-3。 動態行為主要取決於MOS系統電容或系統生成的空間電荷區域。兩者均位於一階，不受溫度影響。在半橋組態中，本體二極體會發揮作用，隨著負載電流增加和溫度升高而產生更大影響。顯然，這是因為正偏pn接面注入的少數載子產生逆復原電荷而導致的效應。不過，相較於二極矽晶片裝置的已知情況，額定電流20A的絕對值仍然合理偏低，因此只會對總損耗平衡造成微小影響。 降低外在瑕疵減少SiC MOSFET故障率 商用SiC MOSFET最大的顧慮之一，就是閘極氧化物的可靠性會受到外在瑕疵影響；而SiC MOSFET裝置閘極氧化物外在瑕疵的根本原因，主要出在基板材料、晶膜製程及後續的製程鏈瑕疵。因此，就SiC MOS裝置閘極氧化物的可靠性而言，挑戰在於如何確保故障率夠低(包括外在瑕疵)，以在特定運作條件下達到所需使用壽命，例如工業應用20年<1 FIT。 一些有誤導之虞的報告指出，高逆偏狀況下的氧化物不夠可靠，難以應付SiC MOSFET的實際應用挑戰；相較於此，本實驗則是針對大量裝置執行長時間的導通狀態閘極應力測試，藉以判定真實作業條件的外在閘極氧化物故障率。這項試驗將1,000個獨立裝置分為兩組進行，在150℃及穩定的閘極偏壓應力下測試3次，每次100天，當每100天的週期完成後，會將閘極源極電壓增加+5V，並且監控每次故障的時間戳記。 圖6顯示每100天流程結束後的故障總數。在G1組中，測試從閘極源極電壓+25V開始進行，100天後的故障數為零。G1組測試結束時為+35V，比建議使用電壓+15V高出+20V，300天的總故障率為2.9%。G2組從30V開始進行，期間保持35V，最終結束為40V，總故障率為6.5%。 圖6　300天長期閘極應力測試後的故障率，2組共1,000個MOSFET在150℃及穩定的閘極應力下測試，每過100天增加5 V。 故障統計數據非常符合線性E-Model，將此結果外推至裝置運作20年的壽命，模型預測故障率為0.2ppm。試驗結果證實，閘極氧化物具有近似IGBT的可靠性，使用故障率遠低於一般的工業需求規格(每晶片1FIT)。 此外，這項實驗也執行了高溫閘極應力測試(HTGS)。正偏溫度應力(PBTI)及負偏應力(NBTI)數值均顯示出可充分預測的類冪律臨界值電壓偏移，其具有ΔVGSth ~(時間)n形式，類似於矽MOSFET。在150℃下的1,000小時應力時間內，總臨界值電壓偏移達到約+0.3V(VGS=+20V)及 -0.1V(VGS=-10V)。 有別於矽，BTI在SiC MOSFET引發的臨界值電壓偏移是由可完全回復的開關遲滯所疊加。這項臨界值電壓遲滯是SiC/SiO2介面內部的非破壞性特色，最可能的原因是介面瑕疵部位發生極快的電荷設陷。就應用觀點而言，較為相關的臨界值電壓偏移元件(可永久或者是緩慢回復)，在一般交流應力的條件之下(1,000小時/+20 V/150℃)大約限制於100mV左右。 另外，BTI應力測試結束的時候，所剩餘的臨界值電壓偏移，最可能是因為鄰近SiC/SiO2介面的閘極氧化物內部瑕疵發生電荷設陷，在前述部位受到設陷的載子，並不會降低氧化物完整性，僅需要更多時間釋放。 (本文作者皆任職於英飛凌)

藍牙Mesh網狀網路架構解析 本節將深入介紹藍牙Mesh網狀網路的架構及其各個層次與負責的作用。此外也將說明Mesh架構(圖1)與低功耗藍牙核心架構之間的關係。 在Mesh網狀網路架構的最底層稱為「低功耗藍牙」。然而，事實上這並不單純只是Mesh架構的其中一層，而是指整個低功耗藍牙技術，如此一來才能提供基礎的無線通訊能力，讓在這之上的Mesh架構能夠運作。 顯然地，藍牙Mesh系統必須要有低功耗藍牙技術存在的狀況下才能運作。接下來我們將從最底層開始，逐一說明Mesh架構的每一層。 載體層 Mesh網路的訊息需要一套通訊系統負責傳送和接收。這就是「載體層」(Bearer Layer)的作用，該層定義通訊系統該如何處理Mesh PDU。目前藍牙Mesh技術只定義兩個載體，分別為廣播載體(Advertising Bearer)與GATT載體(GATT Bearer)。 廣播載體會利用低功耗藍牙的GAP廣播與掃描功能來發送和接收Mesh PDU。GATT載體則可讓不支援廣播載體的裝置，經由前述的「Proxy Protocol」通訊協定與Mesh網狀網路內支援廣播載體的節點間接通訊。 Proxy Protocol是封裝在GATT運作中，藉由特別定義的GATT特性來達成。Mesh網路的代理節點會執行GATT特性並支援GATT載體與廣播載體，因此能在兩種載體之間轉換並轉發訊息。 網路層 「網路層」(Network Layer)定義了各種訊息位址類型以及網路訊息格式，讓載體層可以傳送傳輸層PDU。該層可支援多個載體，每一載體各有多個網路介面，包括可讓同一節點內的多個元素彼此溝通的本地端介面。 網路層會判斷訊息該經由哪一網路介面輸出。來自載體層的訊息會經過一個輸入過濾條器(Input Filter)，以決定是否要將訊息傳送至網路層作進一步處理。同樣地，輸出訊息也會經過一個輸出過濾器(Output Filter)來決定是否該拋棄訊息或者傳送至載體層。至於轉發(Relay)和代理(Proxy)的功能則是可以經由網路層來執行。 下層傳輸層 「下層傳輸層」(Lower Transport Layer)會從上層傳輸層接收PDU，之後將PDU傳送到另一裝置的下層傳輸層；必要時，該層也會進行PDU的切割與重組。當PDU較長而無法塞入單一Transport PDU時，下層傳輸層就會加以切割，將該PDU分成多個Transport PDU。接收端裝置的下層傳輸層，則會將這些分割過的PDU重組成單一的上層傳輸層PDU，並且往上一層傳送。 上層傳輸層 「上層傳輸層」(Upper Transport Layer)負責將來自存取層以及要傳給存取層的應用資料進行加密、解密與認證。此外，該層也負責處理訊息的傳輸與控制，訊息由各節點的上層傳輸層內部產生，並彼此互相傳遞，包括「友誼」(Friendship)和「心跳」(Heartbeat)相關的訊息。 存取層 「存取層」(Access Layer)負責定義各種應用該如何存取上層傳輸層，包括： ．定義應用資料格式。 ．定義及控制上層傳輸層所負責執行的加密、解密流程。 ．確認從上層傳輸層所收到的資料是否送到正確網路，才將資料往上一層傳。 基礎模型層 「基礎模型層」(Foundation Models Layer)負責執行與Mesh網狀網路組態及管理相關的模型。 模型層 「模型層」(Models Layer)負責依照模型的規格定義，執行模型以及相關的行為、訊息、狀態、狀態綁定等等。 Mesh網狀網路安全採強制規定 低功耗藍牙提供了多種安全機制讓設定檔的設計者選擇，如不同的配對方式，或每一特性對應的個別安全要求等等。但事實上，安全性完全是一項選擇性功能，因此也可以造出完全沒有任何安全防護或限制的開放式裝置。 裝置設計者或製造商必須自行分析其面臨的威脅，然後決定其產品的安全性需求與解決方案(圖2)。然而，對於藍牙Mesh網狀網路來說，安全性是強制的。不論是網路本身，或是個別應用和裝置，全都有安全機制保護，而且無法透過任何方式加以關閉或削弱。 Mesh網狀網路安全基本原則 藍牙Mesh網狀網路具備以下基本安全原則： ．所有Mesh訊息皆經過加密和認證。 ．網路安全、應用安全與裝置安全，各自獨立分開。 ．安全金鑰在Mesh網狀網路中的生命週期可透過「金鑰更新」(Key Refresh)程序來變更。 ．訊息標頭編碼讓網路內傳遞的訊息難以被追蹤，提供了私密性機制讓節點無法被追蹤。 ．藍牙Mesh的安全機制可防範網路遭到回放攻擊(Replay Attack)。 ．裝置新增至Mesh網路以成為節點的程序具安全性。 ．節點可安全地從網路移除，並且可防範垃圾桶(Trashcan)攻擊。 依不同安全考量進行隔離 藍牙Mesh安全機制的核心是由三種金鑰所構成的。這些金鑰分別保護著Mesh網狀網路的不同部分，將不同的安全考量分離。 為了解這樣的設計並體會其重要性，我們來看一個可作為轉發節點的Mesh燈泡案例。當燈泡扮演轉發的角色時，它可能會經手Mesh網路上一些有關大樓門禁系統的訊息。然而，一個燈泡不該有權限讀取並處理這類訊息的內容，但卻必須將訊息轉發給其他節點。 為解決這樣的衝突，藍牙Mesh技術採用了不同的安全金鑰，分別保護訊息在網路層的傳輸與應用(如照明、保全、暖氣等等)相關的資料。 所有Mesh網路當中的節點都有一把網路金鑰(NetKey)。事實上，正是因為持有共同的金鑰，節點才能成為該網路的成員。這把網路金鑰還可衍生出網路加密金鑰，以及一把私密金鑰。 節點持有的網路金鑰，最高僅能解開並驗證到網路層的通訊，因此節點能夠轉發訊息，但無法解開應用相關資料。網路或許還會進一步分隔成多個子網路(Subnet)，而且每個子網路都有專屬的網路金鑰，唯有子網路內的成員才擁有。網路金鑰可以用來隔離實體空間，例如飯店內的每一間客房。 要解開特定應用相關的資料，節點必須擁有對應的應用金鑰(AppKey)。在Mesh網路的所有節點之中，可能存在著許多不同的應用金鑰，但通常每個應用金鑰只會被少數的節點所持有，即為能夠參與該項應用的節點類型。舉例而言，燈泡和照明開關，會擁有照明應用的應用金鑰，但是卻不會擁有暖氣系統的應用金鑰；後者通常是溫度控制開關、散熱器控制閥等節點才有。 上層傳輸層會使用應用金鑰來加密及驗證訊息，而後才將訊息傳給存取層，多把應用金鑰會對應到一把網路金鑰。 這樣的關係稱之為「金鑰綁定」，代表著一些特定的應用必須持有應用金鑰，而且只能在某個特定網路上運作，但是一個網路卻能容納多個互相獨立而安全的應用。 最後一把金鑰是裝置金鑰(DevKey)，為一種特別的應用金鑰。每個節點都有獨一無二的裝置金鑰，且唯有啟動配置器裝置才知道。裝置金鑰用於啟動配置程序之中，負責保障啟動配置器與節點之間的通訊安全。 移除節點/啟動金鑰提升安全性 如前所述，節點持有多種Mesh的安全金鑰。假設節點發生故障而必須拆除，或者持有者決定將它賣給他人，很重要的一件事就是要確保該裝置不被拿來攻擊其原本所屬的網路。 為此，藍牙Mesh技術定義了一套移除網路節點的程序。使用者可利用啟動配置器的應用程式，而將某個節點列入黑名單，並啟動「金鑰更新」的程序。 金鑰更新程序會使得網路上的所有節點(除了黑名單中的節點之外)收到新的網路金鑰、應用金鑰以及所有相關的衍生資料。換句話說，負責保障網路和應用安全的整套安全金鑰全部都會換掉。如此一來，移除節點所持有的網路金鑰和應用金鑰都變得無效，該節點將不再是網路的成員，因此就不會構成威脅。 私密性 從網路金鑰衍生而來的私密金鑰，是用來編碼網路PDU的標頭(Header)資料，例如來源位址。編碼可確保竊聽者無法輕易追蹤裝置及裝置使用者的行蹤。此外，也讓一些根據流量分析的攻擊難以達成。這項技巧的安全程度也確實符合其用途。 回放攻擊 在網路安全的領域中，「回放攻擊」(Replay Attack)是指竊聽者從網路上攔截、擷取到一個或多個訊息，並將該訊息重新傳送一次，目的是希望欺騙接收端執行一些攻擊端裝置沒有權限執行的動作。常見的例子是汽車免鑰匙系統，駭客藉由擷取車主與車輛之間的認證程序訊息，並對免鑰匙系統回放這些訊息，就能打開車門，將車偷走。 藍牙Mesh網狀網路便內建了防範回放攻擊的機制。基本上是利用兩個網路PDU欄位：Sequence...

雖然碳化矽MOSFET的性能和矽MOSFET類似，且驅動非常簡單，但設計者必須特別注意某些方面，以充分利用這些快速開關元件的優勢。由於PCB布局錯誤而產生的寄生電感會嚴重損害MOSFET的開關特性。這些寄生電感加上碳化矽MOSFET的dv/dt和di/dt特性，可以導致一些不良影響，包括MOSFET的開關特性受到嚴重影響，包括電壓和電流過沖，開關損耗增加以及系統不穩定。此外，使用傳統的基於矽IGBT的技術來表徵碳化矽MOSFET的開關特性可能由於測量探針頻寬不足、設備不充分等而導致關於開關損耗的錯誤結論。 動態表徵平台(DCP)旨在通過雙脈衝技術表徵碳化矽MOSFET和二極體開關損耗。它也可用於表徵MOSFET和二極體資料表中提供的其他典型動態參數，如開關時間，柵極電荷和反向恢復。如前所述，測量碳化矽元件的這些參數需要優化的電路板布局和精確的電壓/電流感測技術。 圖1是動態表徵平台的方框圖。它採用單相支路配置，可容納兩個碳化矽MOSFET和可選的反並聯肖特基二極體。每個MOSFET都有自己的柵極驅動電路，包括單獨的數位隔離器，電流升壓器和隔離電源。 圖1　動態表徵平台的方框圖 DCP包括三個高壓電源連接(DC+_Con2，DC-_Con1和OUT_Con3)，兩對用於柵極驅動器控制電路的低壓連接(VCC_PS1/GND_PS1和VCC_PS2/GND_PS2)，兩個用於柵極訊號的BNC端子(PWM1/GND_PWM1和PWM2/GND_PWM2)以及一個8引腳接頭，可用作柵極訊號的替代介面(圖2)。 圖2　動態表徵平台的介面連接 每個開關位置的柵極驅動器電路採用Silicon Labs數位隔離器「Si8261」，IXYS電流升壓器「IXDN614」和村田2W隔離式DC-DC轉換器「MGJ2D122005SC」。村田DC-DC轉換器使用+12V輸入以產生帶有5.2kV直流隔離柵的+20V和-5V電源軌。負驅動電壓可通過100-mil插頭跳線配置(-5V或0V)。柵極迴路分成兩條(二極體+0603 SMD電阻)支路，以允許不同的導通和關閉電阻。板上探頭尖端適配器(PTA)提高了柵源電壓(VGS)和漏源電壓(VDS)的測量精度。同軸電流敏感電阻分流器用於精確的開關電流測量。高壓直流母線電容是由一個較大薄膜電容(其在開關瞬變期間穩定DC匯流排)與多個較小的陶瓷電容(其為元件之間的電流換向提供去耦功能)並聯而成。單相支路配置，包括可容納兩個碳化矽MOSFET和可選的反並聯肖特基二極體支援MOSFET或二極體測試。用於MOSFET和二極體的插座安裝方法可以快速方便地更換DUT。同樣，高壓連接器用於方便的電源連接。可以安裝板上通孔電阻進行電阻負載測試；電感負載脈衝測試需要一個外部負載電感。 DCP板(圖3)的尺寸為132毫米×86毫米。它僅用於執行脈衝測試，因此不提供元件冷卻裝置。該電路板設計用於測試採用3引腳TO-247封裝的MOSFET和採用2引腳TO-220封裝的二極體。用於其他通孔封裝和SMD封裝的定制DCP可根據要求進行開發。 圖3　動態表徵平台元件 DCP可靈活用於多種重要的碳化矽元件特性測試電路，包括開關時間特性的電阻負載單脈衝測試，開關能量/時間特性和柵極電荷特性的感性負載雙脈衝測試以及反向恢復特性的電感負載雙脈衝測試。 圖4總結了不同測試的可能拓撲結構。開關測試可以使用或不使用反並聯SBD進行。續流元件可以通過單個SBD，單個MOSFET，或者SBD和MOSFET相互並聯組合來實現，如圖4中所示。 圖4　不同測試的可能拓撲結構：A為電阻負載測試；B為CIL MOSFET開關損耗測試；C為反向恢復測試。 該動態表徵平台可以表徵開關元件和續流元件在半橋配置中的開關特性。對於開關元件的表徵，被測元件可以僅通過一個MOSFET或通過一個帶有外部反並聯二極體的MOSFET來實現。對於續流元件特性分析，被測元件可以通過單個續流二極體，通過一個帶體二極體的MOSFET或通過一個帶體二極體和額外續流二極體的MOSFET來實現。 直流母線電容與解耦電容 去耦電容在元件開關期間提供能量。直流母線電容可在開關瞬態期間穩定直流母線電壓。DCP中的去耦電容和直流母線電容一起構成了一個低通濾波器，用於過濾DC匯流排上的開關電流。這減少了與直流電源和測試系統的板上直流母線之間的導線連接有關的任何寄生電感的影響。 續流元件 當在雙脈衝測試中關閉底部開關位置MOSFET時，需要電流路徑使儲存在板外電感器中的能量迴圈通過。這是通過插入一個半導體元件來實現的，該元件將電流限制在與電感平行的一個方向上。半導體元件通常由碳化矽SBD，帶有體二極體的碳化矽MOSFET或並聯的碳化矽MOSFET和碳化矽SBD組成。這些配置代表了常見的真實世界配置，見於帶有用於續流元件的碳化矽SBD二極體的降壓或升壓轉換器。另一種常見配置出現在半橋拓撲結構中，其中碳化矽MOSFET的體二極體滿足對續流元件的需求。 隔離電源 該元件應用在柵極驅動器電路中，為邏輯訊號提供隔離屏障。 電流觀察分流電阻(Rshunt) 同軸型分流電阻為測量元件電流提供了最佳解決方案。同軸分流器允許進行高頻寬測量，同時僅向測試電路的電源迴路引入最小量的寄生電感。 電壓測量探頭 漏源電壓和柵源電壓測量建議採用無源探頭。高頻寬、低輸入阻抗和適當的電壓和電流測量之間的偏斜校正是準確測量開關損耗的必要條件。探頭尖端適配器用於方便的PCB到探頭尖端的介面連接和優化的電壓測量。 板外負載電感 以下是選擇合適的板外感應器的一些重要提示： 1.避免目標元件電流飽和。 2.確保足夠的電感，使關閉和接通事件具有相似的電流。 3.更大的電感將使元件電流程式設計更容易和更精確。 4.避免並聯多個電感，這會導致更高的等效並聯電容和開關事件期間潛在的LC諧振振盪。 訊號和電源連接 輸入PWM訊號應該通過BNC1和BNC2使用3.3V訊號控制。柵極驅動電源輸入電壓應為12伏，通過PS1和PS2施加。 連接器定義 電路板(圖2)有三個電源連接：Con1用於負直流母線輸入，Con2用於正直流母線輸入，Con3是相位支路的中點。PS1和PS2用於柵極驅動器控制電路的+12V電源輸入。BNC1和BNC2是函數發生器的柵極訊號輸入連接端子。牛角連接器為數位控制器提供了另一種柵極訊號輸入選項。牛角連接器的定義如表1所示。 為了進行測量，三個探針頭適配器(PTAs)在考慮測量迴路減少的情況下實施。PTA1用於漏源電壓(VDS)測量。PTA2用於柵源電壓(VGS)測量。PTA3用於測量柵極電阻之前的柵極訊號(在柵極電荷測量測試期間使用)。Shunt1是用於開關電流(IDS)測量的BNC連接。 柵極驅動迴路和電源迴路設計 碳化矽元件開關速度非常快，因此在開關瞬態過程中儘量減小電壓過沖和電流振盪非常重要。在開關事件期間看到的振盪的一個常見原因是半導體封裝和PCB布局設計中的迴路電感。圖5顯示了半橋配置中寄生電感的一些關鍵來源。 圖5　半橋配置中的關鍵雜散電感源 DCP採用優化電源迴路和柵極迴路設計的設計方法，以最大限度地減少迴路電感和交叉耦合。以下是這些設計指南中的一部分： 1.推薦使用額外的電流升壓IC去耦電容。這些去耦電容也應盡可能靠近MOSFET的柵極放置，以減少柵極迴路。 2.直流母線去耦電容是開關期間降低漏源電壓振盪所必需的。建議並聯多個小型去耦電容，以減少每個電容的寄生電感。去耦電容也應盡可能靠近SiC MOSFET。 3.建議採用疊層式直流匯流排結構以減少直流母線電感。出於這個原因，使用銅平面比直流正極和直流負極匯流排訊號的走線更好。而且，這些平面應該位於不同的PCB層上並且彼此重疊以形成層疊的直流匯流排結構。 4.應仔細考慮兩個MOSFET及其反並聯二極體的位置，以確保頂部元件和底部元件之間的小電流換向迴路。 負載電感選擇 為了收集精確的開關損耗測量結果，必須仔細選擇負載電感(圖6)。與被測元件的輸出電容相比，負載電感應具有較低的等效並聯電容(EPC)。在測試來自1200V 80mΩ碳化矽MOSFET時，建議選擇EPC小於10pF的負載電感。負載電感的另一個重要特性是它不應該在目標關閉/開啟電流時飽和。對於內部測試目的，利用來自線圈繞線專家公司的四個高電流封裝電感器「EK55246-341M-40AH」。這些電感器已定制封裝在帶香蕉插座介面端子的外殼中，可根據測試需求進行快速簡單的配置。例如：低電流+高電感或高電流+低電感操作。 圖6　負載電感示例 DCP與直流電源隔離以避免接地迴路 圖7顯示了雙脈衝測試設置的示意方框圖。在此測試中，電感負載與上開關位置的續流二極體(FWD)並聯。這些元件組成了在被測元件關閉狀態下電流的續流路徑。被測元件占用較低的開關位置。該測試配置用於研究被測元件的開關能量和柵極電荷特性。 圖7　測試設置示意圖 需要注意的是，測量設備和直流電源各自都有自己的接地連接。為了避免可能導致嚴重測量誤差的接地迴路，建議在採集測量資料時，在測試期間將DCP與直流電源隔離。在此測試系統中，GIGAVAC的電壓控制繼電器「P105」用於將DCP從直流電源(正極和負極電源)斷開。確定直流母線電容的大小使其能夠在從直流電源斷開後的整個測試中保持所需的匯流排電壓。這可以通過最大限度地降低由接地迴路引起的瞬態事件中的振鈴風險來改善測量條件。如果系統沒有足夠大的直流母線電容從上述的直流電壓源上斷開連接，則該系統至少需要足夠大的直流母線電容以便在元件開關期間維持直流電壓。 碳化矽MOSFET的高開關速度意味著在某些測試條件下，dv/dt和di/dt可能分別超過80V/ns和5A/ns。這些元件在幾十奈秒內開啟和關閉。因此，測量探頭具有足夠的頻寬，良好的動態性能和非常小的負載電容至關重要。為了使用DCP進行測試，建議使用無源電壓探頭進行VDS和VGS測量。建議在IDS測量中使用電流敏感電阻分流器。 在這個例子中，來自T＆M Research (SSDN-414-05)的電流敏感電阻(CVR)用於測量IDS。該模型的規格包括2GHz頻寬和0.18ns上升時間。CVR的輸出是通過一個50Ω端子和一個RG58 BNC電纜直接連接到示波器。注意：用於此測量的示波器通道的設置應配置反映50Ω端接。 DCP PCB上提供了一個探針尖端適配器用於VDS測量，該PCB可容納來自Lecroy的400 MHz頻寬的高壓無源探頭「PPE4KV」。對於VGS測量，在DCP PCB上提供了一個探針尖端適配器，該PCB可容納來自Lecroy的500MHz頻寬低壓無源探頭「PPE023」。如果使用其他電壓探頭，則使用者應確保探頭具有≥400MHz的頻寬和足夠的電壓容限以供測量訊號使用。如果探針尖端適配器與使用中的探針不匹配，用戶可以選擇使用SMA連接器和SMA連接探針尖端適配器來替換該探針尖端適配器。 除了有足夠的探針之外，還應該使用高性能示波器來確保精確的電壓和電流測量。示波器的最小推薦規格是：頻寬≥400 MHz，取樣速率≥2.5Gs/s。 測試顯示MOSFET開關特性 圖8顯示了使用800V直流匯流排電壓和20A元件電流進行測試的結果。該圖顯示了柵源電電壓(VGS)，漏源電壓(VDS)和元件電流(IDS)。圖8(b)和(c)顯示了(a)中與關閉(b)和開啟(c)事件相對應的波形的放大部分。這些事件通過描述開關能量，開關速度，上升和下降時間，電壓過沖等來詳細表徵MOSFET的開關特性。 圖8　示波器雙脈衝測試波形的螢幕截圖 為了獲得元件開關特性的數值，必須完成一定量的後處理。MATLABR是處理這些繁雜的電腦負荷計算的有用的軟體工具。在將原始資料導入後處理環境後，下一步就是確保漏源電壓(VDS)和元件電流(IDS)正確地偏斜校正。開關損耗結果對此步驟非常敏感，因此對於此過程至關重要；否則，結果會偏差很大。 有兩種方法可確保通道正確偏斜校正。第一種方法是硬體偏斜校正，即通過將用於測量VDS和IDS訊號的兩個通道連接到示波器上的相同電壓訊號/引用並相應地調整通道延遲設置，直到波形彼此對齊。 需要注意的是，示波器通道與示波器電壓訊號/引用的連接應使用測試中使用的探針(用於VDS的HV電壓探頭和用於IDS的BNC電纜)，以確保正確的補償。此方法應始終是確保示波器通道正確偏斜校正的第一步。可以通過軟體偏斜校正來檢查此硬體偏斜校正的準確性。這種方法首先要繪製VDS和IDS電流波形，兩者都與時間有關。在關閉事件期間，VDS訊號應該首先大於直流匯流排電壓設定點(例如，在該示例中為800V)，同時元件電流應首先大於0A。如果這些情況同時發生，硬體偏斜校正是成功的，不需要進一步的操作。如果事件發生時間稍有不同，可以對沿著時間軸的一個波形(VDS或IDS)進行手動移位以對齊之前討論的兩個事件。 圖9　MATLAB處理的雙脈衝測試波形 圖9給出了在正確示波器通道偏斜校正後，使用MATLAB生成關於導通和關斷瞬態電壓(VDS)，電流(IDS)和暫態功率的圖表示例。從這些波形可以推導出被測元件的開關能量計算和開關特性。 圖9所示的波形表明，在關斷事件期間，存在著~70V的電壓過沖，dv/dt=68.72V/ns，di/dt=1A/ns，關斷損耗約為60μJ；在導通過程中：存在~10 A的電流過沖，dv/dt=39.47V/ns，di/dt=5.2A/ns，導通損耗約為270μJ。 (本文作者為Littelfuse半導體事業部技術和市場高級經理)