目前已證實，即使半導體元件較為昂貴，但太陽能應用的系統成本和UPS系統的運作成本仍可大幅降低。因此，這項技術在未來幾年將逐漸普及於更多應用領域。
雖然商用SiC裝置的電氣效能已經相當出色，但SiC MOSFET在可靠性方面仍有疑慮。目前市面上大多數零件都採用類似DMOS的平面設計。為補救平面通道傳導性極低問題，裝置會以完全導通的方式運作於高閘極氧化物電場(使用相對較薄的閘極氧化物)。因此必須特別注意電場故障率偏高的潛在問題，因為閘極氧化物應力場處於頗高的永久導通狀態(超過4MV/cm)。為此，電源晶片供應商便提出「溝槽概念」，以克服效能與耐用度之間的兩難。
溝槽結構式MOSFET可提升傳導性
以英飛凌旗下產品CoolSiC MOSFET為例，該產品使用溝槽結構，以提升通道傳導性，這是因為瑕疵較4H-SiC矽表面的平面通道更少。研究指出，溝槽側壁的方向不一樣，也將造成臨界值電壓些微不同，而通道移動率則會呈現大幅差異。
圖1為CoolSiC MOSFET電池草圖。在上述考量之下，鄰接溝槽的摻雜區域呈現非對稱型態。溝槽側壁左側包含MOS通道，與所謂的4H SiC A平面對齊；溝槽底部有一大部分嵌入p型區域之中，延伸至溝槽底部下方，同時作為內部續流本體二極體的p型射極。
這種MOSFET結構本身就會抑制理想的電容比。CGS較大時，米勒電容CGD會比較小，如此可實現動態損耗極低且能充分控制的切換特性。重點在於，這項功能是抑制不良寄生導通的關鍵所在。
若要確保SiC MOSFET閘極氧化物可靠性，決定性的條件在於限制閘極氧化物電場，才會有足夠的使用壽命及FIT比率；阻斷狀態的SiC溝槽MOS結構必須特別謹慎處理，因為溝槽形狀會增強溝槽角落的電場。
這項特定電池組態的電場峰值出現在左側溝槽角落。這種電場的局部最高值決定了閘極氧化物在阻斷狀態下的壽命。圖2為電場在最嚴峻情況下的2D模擬結果，亦即VDSS最高汲極源極電壓=1200V，VGS最小閘極電壓=-10V。模擬顯示，閘極氧化物電場值可加以限制並降低，以避免減損閘極氧化物應有的使用壽命。
單晶片裝置的典型導通電阻為45mΩ(VGS=+15V、ID=20A及T= 25℃)。臨界值電壓一般而言較平面SiC MOSFET高出4.5V。因此，零件能以一般IGBT的方式運作。在-40℃及175℃之間的指定溫度範圍內，導通電阻及臨界值電壓的溫度相依性如圖3所示。導通電阻在室溫下最低，會從RDSon=45mΩ開始增加，在175℃時一般可達到72mΩ。這表示物理上預期的電阻會隨MOSFET溫度增加(MOSFET通道區域瑕疵密度偏低)。
第三象限特性請參閱圖4，①為VGS=15V、IDS=20A；②為VGS=15V、IDS=40A；而③則是VGSth(在VGS=VDS、IDS=10mA情況下)。如前所述，MOSFET含有一組可用於硬式整流的本體二極體，因此並不須要新增昂貴的外部SiC二極體進行續流作業。閘極源極電壓為VGS=-5V的曲線，呈現了純粹的本體二極體運作，沒有MOS通道的寄生旁通。閘極電壓為零時，通道已對電流產生影響，進而降低源極汲極電壓VSD。
不過，只要在閘極施加+15V將通道導通，就會出現極低的VSD及線性特性。此時，相應的第三象限導通電阻分別在25℃及175℃降低至33mΩ及57mΩ。前述數值低於第一象限，因為負回饋對pn接面偏壓的影響導致JFET電阻降低。為使二極體模式維持低度靜態損耗，建議以適當的連鎖時間進行同步整流。
MOSFET的基本特性之一，即是導通及關斷電壓斜率可由外部閘極電阻完全控制，藉以配合系統所需的任何dv/dt限制。圖5證實了導通及關斷電壓斜率dv/dt可輕易由外部閘極電阻Rgext.調整。只要閘極電阻保持穩定，切換損耗幾乎不受溫度影響，這種行為與IGBT形成對比，因為少數載子不會影響MOSFET中的裝置行為。
動態行為主要取決於MOS系統電容或系統生成的空間電荷區域。兩者均位於一階，不受溫度影響。在半橋組態中，本體二極體會發揮作用，隨著負載電流增加和溫度升高而產生更大影響。顯然，這是因為正偏pn接面注入的少數載子產生逆復原電荷而導致的效應。不過，相較於二極矽晶片裝置的已知情況，額定電流20A的絕對值仍然合理偏低，因此只會對總損耗平衡造成微小影響。
降低外在瑕疵減少SiC MOSFET故障率
商用SiC MOSFET最大的顧慮之一，就是閘極氧化物的可靠性會受到外在瑕疵影響；而SiC MOSFET裝置閘極氧化物外在瑕疵的根本原因，主要出在基板材料、晶膜製程及後續的製程鏈瑕疵。因此，就SiC MOS裝置閘極氧化物的可靠性而言，挑戰在於如何確保故障率夠低(包括外在瑕疵)，以在特定運作條件下達到所需使用壽命，例如工業應用20年<1 FIT。
一些有誤導之虞的報告指出，高逆偏狀況下的氧化物不夠可靠，難以應付SiC MOSFET的實際應用挑戰；相較於此，本實驗則是針對大量裝置執行長時間的導通狀態閘極應力測試，藉以判定真實作業條件的外在閘極氧化物故障率。這項試驗將1,000個獨立裝置分為兩組進行，在150℃及穩定的閘極偏壓應力下測試3次，每次100天，當每100天的週期完成後，會將閘極源極電壓增加+5V，並且監控每次故障的時間戳記。
圖6顯示每100天流程結束後的故障總數。在G1組中，測試從閘極源極電壓+25V開始進行，100天後的故障數為零。G1組測試結束時為+35V，比建議使用電壓+15V高出+20V，300天的總故障率為2.9%。G2組從30V開始進行，期間保持35V，最終結束為40V，總故障率為6.5%。
故障統計數據非常符合線性E-Model，將此結果外推至裝置運作20年的壽命，模型預測故障率為0.2ppm。試驗結果證實，閘極氧化物具有近似IGBT的可靠性，使用故障率遠低於一般的工業需求規格(每晶片1FIT)。
此外，這項實驗也執行了高溫閘極應力測試(HTGS)。正偏溫度應力(PBTI)及負偏應力(NBTI)數值均顯示出可充分預測的類冪律臨界值電壓偏移，其具有ΔVGSth ~(時間)n形式，類似於矽MOSFET。在150℃下的1,000小時應力時間內，總臨界值電壓偏移達到約+0.3V(VGS=+20V)及 -0.1V(VGS=-10V)。
有別於矽，BTI在SiC MOSFET引發的臨界值電壓偏移是由可完全回復的開關遲滯所疊加。這項臨界值電壓遲滯是SiC/SiO2介面內部的非破壞性特色，最可能的原因是介面瑕疵部位發生極快的電荷設陷。就應用觀點而言，較為相關的臨界值電壓偏移元件(可永久或者是緩慢回復)，在一般交流應力的條件之下(1,000小時/+20 V/150℃)大約限制於100mV左右。
另外，BTI應力測試結束的時候，所剩餘的臨界值電壓偏移，最可能是因為鄰近SiC/SiO2介面的閘極氧化物內部瑕疵發生電荷設陷，在前述部位受到設陷的載子，並不會降低氧化物完整性，僅需要更多時間釋放。
(本文作者皆任職於英飛凌)
