陸得斯科技(Rudolph Technologies)產品協理蔡孟樵(圖1)表示，在先進封裝結構日益複雜，單一封裝體內整合的晶片數量不斷增加之際，封裝廠對個別晶片的事前檢測，以及封裝成品的檢測需求，也跟著提高。如果封裝廠沒有在事前對晶粒進行全面檢測，萬一把故障的晶粒包進封裝，則整個封裝好的產品都會報廢。
另一方面，在晶片或封裝製程中產生的小瑕疵，有可能會隨著時間經過而惡化，導致整個元件失效。為了提高產品的可靠度，封裝廠必須導入更先進的檢測設備，才能抓到這些很容易被忽略的製程瑕疵。
晶粒檢測聚焦三大類瑕疵
一般來說，封裝廠的晶片瑕疵檢測，主要聚焦在三大類瑕疵，一是晶片正面的髮絲裂縫，二是在晶圓切割後產生的邊牆(Side Wall)裂縫，三是晶粒背面的裂縫。其中，邊牆裂縫是最棘手的問題，因為這類裂縫位在晶粒的側面，很難用傳統可見光檢測發現，但這類裂縫在晶片封裝完成，上電運作後，會因為晶片不斷熱漲冷縮，導致裂縫越來越大，最終造成元件失效。
要精準抓到這類瑕疵，必須靠特殊的可見光設計並搭配紅外線檢測，但紅外線檢測的速度遠不如可見光，因此業界始終很難有效率地處理這類瑕疵。所幸，邊牆裂縫的出現，跟晶粒本身的線路布局有很高的關聯性，當晶粒中某些區域承受的應力特別大時，該區域出現邊牆裂縫的機率也會增加。因此，陸得斯發展出一套對應的工具，會針對晶粒中承受高應力的區域進行額外的紅外線輔助檢測，以便在對檢測速度影響最小的前提下，強化邊牆裂縫的檢出率。
至於晶粒背面的裂縫，則是雷射切割製程的衍生結果。雷射切割其實沒有真的把晶圓切割成一顆顆晶粒，而是用雷射讓切割線所在位置的晶圓材質變得較為脆弱，等晶圓背後貼上藍膜，進行晶圓擴張時，晶粒才會受力分割開來。這種新的切割法不會造成邊牆現象，但卻會使晶圓背面承受額外應力，進而導致晶粒背面出現裂縫。
因此，封裝廠如果採用雷射切割技術，雖然不需要擔心邊牆裂縫，卻得對晶粒的正反兩面都進行瑕疵檢測，以確保良率。針對背面檢測，有些檢測設備是採取雙面同步探測，但解析度不足是這類設備普遍存在的問題。因此，陸得斯並未採取這種設計架構，而是用把待測晶圓翻面的方法，以確保測試機台的解析度夠高，能準確偵測出這類瑕疵。
RDL日益複雜 螢光檢測讓問題一覽無遺
在完成晶粒檢測，進入封裝製程後，封裝廠目前在檢測方面所遇到的最主要挑戰，就是如何鎖定重布線層(RDL)的缺陷。特別是在RDL線寬間距(L/S)從10/10微米迅速微縮到2/2微米，且堆疊層數越來越多的情況下，有機聚合物材料(PI)上的光阻劑殘留跟金屬線路沉積殘留等缺陷偵測，都會變得更加困難。
針對這些問題，陸得斯使用獨特的螢光檢測方法一次解決。在某些特定波長的螢光照射下，光阻劑若有殘留，該區域會出現螢光反應，而在此同時，因為金屬材質不會反射螢光，在畫面上會形成黑暗區域，因此檢測人員可以很輕鬆地發現光阻劑跟金屬沉積的異常殘留。
矽中介層面積過大 精準對位要靠線掃描
如果封裝廠是使用矽中介層(Si-interposer)來進行先進封裝，例如台積電的CoWoS，要面對的技術挑戰，主要是在對位(Alignment)上。因為隨著晶片封裝尺寸越來越大，表面又缺乏可以參照對位的特徵，所以對AOI設備會是一個非常大的挑戰。
傳統的對位機台使用區域掃描技術，一次只能掃描固定面積的區域，也就是機台的FoV。但對大晶片而言，若FoV不夠大，則會導致檢測設備無法準確對位而導致量測結果產生誤差。是故，陸得斯採取線掃描的新作法，讓機台的FoV得以大幅擴張，並搭配自行研發的演算法讓提升對位的精準度並且進行有效量測。
檢測問題日益複雜 技術配套必須更全面
事實上，陸得斯是一家產品線涵蓋十分全面的公司，除了檢測跟計量(Metrology)相關設備外，該公司還提供後段封裝所需的微影設備、步進機到晶圓探針卡以及各種軟體配套方案。這使陸得斯可用非常宏觀的角度來看整個封測產業的趨勢。
陸得斯資深行銷總監Timothy Kryman(圖2)指出，建構廣泛的產品組合，是該公司的核心發展策略之一。藉由提供完整的產品組合，該公司可以滿足封測廠客戶各種製程的需求，同時也把自家公司全面嵌入到客戶的產線裡。因此，該公司在過去十年，一直透過各種購併來壯大產品線陣容，並創造更大綜效。
也因為陸得斯不僅提供檢測與計量，還提供高價的微影設備跟步進機台，因此公司可以很容易接觸到客戶的高層主管，進而在商業競爭中領先一步。技術領先與商業人脈等因素，不僅累積出公司現有的競爭優勢，也形成市場進入障礙。
