由於卓越的品質因數(FOM)，工業產業正廣泛地使用氮化鎵(GaN)場效應電晶體(FET)。 GaN能讓工程師設計以幾兆赫茲運作的高頻應用，並將整體功率密度提高至先前無法達到的水準。
在這個速度範圍下，除基本產品規格之外，選擇FET驅動器時仍須適當地考慮特定因素。這些隱藏的參數可能會嚴重影響高速運作加速系統的各種損耗機制的設計。
為實現高頻應用，能夠以最大限度地減少損耗非常重要，且需要對損耗進行準確分析以確定要改進的地方。在速度較慢的開關應用中，一些損耗區域通常被忽略，其中傳導損耗主導著總體FET損耗，但在頻率較高時，典範轉變(Paradigm Changes)和開關相關損耗居主導地位。此外，許多高速應用都使用小型FET，這可能會使FET驅動器中的開關損耗成為總損耗中的一大部分。為此，本文將探討上述損耗並說明FET驅動器的選擇會如何降低這些損耗，進而將設備推向更高頻率的操作領域。
第三象限損耗影響電源轉換效率
第三象限損耗與FET閘極低(FET處於關閉狀態)時，跟從源極(Source)到汲極(Drain)傳導電流有關。在每個開關週期中，兩個FET都處於關閉狀態的時間很短，因此電感電流可能流過第三象限模式中的一個FET，這會產生與頻率、電流和時間在死時內成正比的損耗。
在高頻率和低輸入或輸出電壓下運作的轉換器中，這種損耗會大幅降低效率。例如，在工作頻率為5MHz，輸出為10A的12V至1.8V降壓轉換器中，若死時從1ns延遲至10ns會使效率降低8.5%。
為了讓損耗最小化，驅動器的低側和高側傳播延遲(Propagation Delay)失配現象必須在裝置到裝置的變化中保持穩定，包含溫度、自舉電壓、高側針腳電壓(圖1中的HS)或HS擺率(Slew Rate)，但這些考量因素有許多並未在產品規格表中測量。
為此，電源晶片商便積極推出新一代閘極驅動器以減低損耗，本文便用德州儀器(TI)旗下驅動器LMG1210做為例子。
提高設計效率須了解損耗機制
為了提高高頻設計的效率，必須瞭解以下損耗機制：
．第三象限/死時(Dead Time)損耗
．自舉二極體反向恢復(Qrr)損耗
．驅動COSS損耗
圖1為一個基本的半橋原理圖，特別顯示驅動器COSS和自舉二極體的位置，該二極體可能產生Qrr損耗。其中有些驅動器具備內部引導程序，而其他驅動器則具備外部引導程序。
反向恢復損耗
死時不是受到驅動器影響的唯一損耗(表1)。儘管GaN裝置本身不具備Qrr，但如果使用二極體進行引導，則該二極體的Qrr將導致損失。如果有需要的話，使用肖特基(Schottky)或小型第三代GaN裝置作為同步引導可以消除此損耗。
一般而言，二極體的Qrr損耗取決於二極體在反轉前短暫時間內的電流。儘管陰極負載二極體中的平均電流可能非常低，但在電流流出的半橋轉換器中的二極體電壓反轉之前的死時內，突波電流可能會通過陰極負載二極體。
這種突波電流是由死時內開關節點電壓突然下降引起的，這會在自舉二極體兩端產生相同大小的正向壓降，並產生高電流。當二極體反轉時，電流的激增會導致大量的Qrr損耗。這種效應通常不會發生在升壓型轉換器中，因為開關節點在死時內不會下降。
LMG1210具備與自舉二極體串聯的開關，在低側FET導通後導通幾奈秒(Nanosecond)，並在低端 FET關閉之前關閉幾奈秒。這意味著自舉二極體在週期的死時內斷開，進而消除死時內通過自舉二極體的突波電流並減少相關的Qrr損耗。
因此，Qrr損耗現在與平均自舉二極體電流成正比，而不是突波電流；該自舉開關還可以消除自舉電壓電容器過充電現象。
圖2為具備開關節點電壓和自舉二極體電流的LMG1205的電晶體級模擬，包含兩種模擬情況：一種是LMG1205正常情況，其中自舉二極體存在於死時(以①顯示)，另一種情況是LMG1210(以②顯示)，模擬二極體在死時開始之前切換出來。如果自舉二極體沒有開關，則在死時內電流會激增至1.2A，反向恢復電流較大。
在此模擬中，Qrr每個週期為8nC，取自高壓匯流排電源。對於在1MHz運作的48V匯流排轉換器，這是額外384mW的損耗。此一損耗、頻率和匯流排電壓成線性比例關係。此外，電流和相關Qrr的突波電流會引起開關節點振鈴(Switch-node Ring)增加。
為了在工作台上測量上述影響，配置了一塊帶有EPC EPC8010 FET的LMG1210電路板作為降壓轉換器，採用12V至6V的5MHz開關頻率，並測試了兩個自舉二極體：一個300V的P型N型(PN)接面二極體(Diodes Inc BAV3004W-7-F)和150V肖特基二極體(Diodes Inc.的BAT46W-7-F)。使用1.5A負載和5ns死時，並測量了兩種配置的功耗。一種配置自舉開關正常工作，另一種自舉開關短路，並模擬LMG1205的性能，表2列出了結果。
肖特基和PN接面二極體之間的損耗差異可能是因使用肖特基二極體(由於較低的肖特基正向壓降)和Qrr降低而導致自舉電壓增加所引起。由此可知，PN接面二極體在死時之前關閉自舉二極體帶來的益處最大，因為它受Qrr損耗的影響最大。它並未符合先前的模擬，因其具備不同二極體特性與工作條件。
LMG1205具備一個內部PN接面二極體，因此毋需旁路內部自舉電壓鉗位即可使用外部肖特基來提高性能。帶有自舉開關的LMG1210可使用較便宜的PN接面二極體和較低的電容，且仍可實現良好的Qrr損耗，或者使用肖特基二極體進一步降低損耗。
QOSS效應
半橋驅動器具備從高側驅動極到低側接地的固定電容。LMG1210具備進階的架構，可降低此電容。此外，所有驅動器都具備自舉二極體的電容。LMG1205的二極體在內部，同時作為驅動器QOSS的一部分進行測量，但LMG1210的二極體在外部。
圖3為LMG1205和新型LMG1210的隔離電容，顯示兩代驅動器之間的巨大差異。然而，LMG1210需一個外部自舉二極體，這將增加其總量。QOSS會導致額外損耗，這將在下一節中介紹。
QOSS充電/放電損耗
在硬開關(Hard-switched)轉換器中，輸出電量在每次導通轉換時都會消耗在場效應電晶體中。這種損耗與QOSS、匯流排電壓和開關頻率成正比。GaN場效應電晶體的QOSS比矽低得多，進而減少每週期的輸出電量損耗，因此可實現更高的頻率。
總QOSS是FET的QOSS、驅動器、自舉二極體和電路板寄生電容的總和。由於採用矽技術，QOSS損耗主要由矽FET控制，因此幾乎不需要注意閘極驅動器的作用。當使用小型GaN FET(如EPC EPC8000系列、小於1nC的QOSS)時，閘極驅動器可能會構成損耗中的很大一部分。表3是兩個驅動器的0V~48V的QOSS，並簡單地將0V~48V整合至圖3中。
請注意，為了與LMG1205性能匹敵，可以考慮將外部自舉二極體的輸出電量增加到LMG1210。推薦的低電容二極體可能會使LMG1210的總電容增加250~800pC或更多，接面二極體通常位於低端，而肖特基二極體位於較高端。
在特定的應用中，請嘗試評估結合的驅動器和自舉QOSS與FET QOSS的比例，並盡量保持這個比例越小越好，以最大限度利用GaN的優勢。
綜上所述，許多設計人員通常會忽略上百赫茲應用的損耗機制，但對於以幾兆赫茲運作GaN的新應用來說卻變得非常重要。新一代閘極驅動器可解決這些損耗機制，並使這項新技術蓬勃發展，為使用GaN FET的未來應用帶來更多發展空間。
